SU1283782A1 - Устройство дл сопр жени ЭВМ с внешними устройствами - Google Patents

Устройство дл сопр жени ЭВМ с внешними устройствами Download PDF

Info

Publication number
SU1283782A1
SU1283782A1 SU853931202A SU3931202A SU1283782A1 SU 1283782 A1 SU1283782 A1 SU 1283782A1 SU 853931202 A SU853931202 A SU 853931202A SU 3931202 A SU3931202 A SU 3931202A SU 1283782 A1 SU1283782 A1 SU 1283782A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
register
outputs
Prior art date
Application number
SU853931202A
Other languages
English (en)
Inventor
Валентин Врамович Восканян
Владислав Михайлович Желинский
Сергей Владимирович Тарасов
Владимир Иванович Шоломов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU853931202A priority Critical patent/SU1283782A1/ru
Application granted granted Critical
Publication of SU1283782A1 publication Critical patent/SU1283782A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных системах . Целью изобретени   вл етс  сокращение аппаратурных затрат. Цель достигаетс  тем, что в устройстве, содержащем блок управлени , три регистра , три счетчика и два мультиплексора , первый-третий Информационные входы второго мультиплексора соединены соответственно с выходами первого и второго счетчиков и вторым выходом третьего регистра, второй вход которого соединен через вход устройства с выходом оперативной пам ти ЭВМ. 1 з.п. ф-лы, 2 ил. .

Description

(Л С
,Изобретение относитс  к области вычислительной техники и может быть использовано в вычислительных системах .
Цель изобретени  - сокращение аппаратурных затрат устройства.
.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональна  схема блока управлени .
Устройство 1, подключенное к процессору 2 и оперативной пам ти 3 ЭВМ CJдepжит первый регистр 4, мультиплексоры 5 и 6, первый счетчик 7, блок 8 управлени , третий счетчик 9, вторые регистр 10 и счетчик 1I, третий регистр 12, соединенный с внешними устройствами 13.
Блок 8 управлени  образуют первый дешифратор 14, первый элемент И 15, второй элемент ИЛИ 16, сдвиговые регистры 17 и 18, первый регистр 19, первый 20 и шестой 21 элементы ИЛИ, вторые дешифратор 22 и регистр 23, первый элемент НЕ 24, четвертый элемент ИЛИ 25, элемент 26 неравнозначности , второй элемент И 27, счетчик 28, второй элемент НЕ 29, третий 30 и четвертый 31 элементы И, генератор 32 тактовых сигналов, п тый 33 и.третий 34 элементы ИЛИ, линии 35-45 группы выходов блока управлени  и входы 46-48 блока управлени .
Устройство работает следующим образом .
Операци  ввода-вывода начинаетс  по специальной команде от процессора 2, котора  задаетс  инструкцией ввода-вывода (например, Начать ввод-вьюод, Остановить ввод-вывод и др.). Код инструкции записываетс  в регистр 4.
По инструкции Начать ввод-вывод из оперативной пам ти 3 адресное слово канала (АСК) записываетс  в счетчик 7. Затем следует обращение . к оперативной пам ти 3 командным словом канала (КСК) по адресу, хран щемус  в счетчике 7. КСК записываетс  в счетчике 9, регистре 10, счетчике П и регистре 12. Устройство 1 передает командное слово из регистра 12 во внешнее устройства 13.
Обмен данньши между оперативной пам тью 3 и внешним устройством 13 происходит в два этапа: обмен дан- йыми последовательным кодом между внещним устройством 13 и устройством 1; обмен данными параллельным
кодом между устройством 1 и оперативной пам тью 3.
Дл  обмена данными между устройством I и внешним устройством 13
служит регистр 12. При выводе данные из регистра 12 поступают во внешнее устройство 13. При вводе данные из внешнего устройства 13 поступают на регистр 12.
Обмен данными между устройством 1 и оперативной пам тью 3 происходит следующим образом: при выводе данных в оперативную пам ть 3 через мультиплексор 5 передаетс  адрес
данных из счетчика 11, а из оперативной пам ти 3 в регистр 12 передаютс  данные.
При вводе данных в оперативную пам ть 3 через мультиплексор 5 передаетс  адрес данных из счетчика 11, а через мультиплексор 6 - данные из регистра 12.
По окончании выполнени  операции ввода-Бьшода в устройстве 1, а также по инструкции процессора 2 Остановить ввод-вывод содержимое счетчиков 7 и 9, называемое словом состо ни  канала (ССК), через мультиплексор 6 записываетс  в оперативную пам ть 3.
Одним из режимов работы устройства 1  вл етс  работа в режиме зацеплени  по данным или команде, при этом блок 8 модифицирует адрес КСК
в счетчике 7 и производит запись нового КСК в счетчики 9 и 11 и регистры 10 и 12.
Блок 8 управлени  дешифрирует код инструкции, поступающий из регистра
4 по входу 46. Если код соответствует инструкции Начать ввод-вьшод, сигнал НВВ с дешифратора I4 через элемент ИЛИ 20 поступает на регистр 19, которьй вырабатьгеает сигналы управлени  мультиплексором 5 дл  обращени  в оперативную пам ть 3 за АСК, и на вход триггера 32, где на линии 35 формируетс  сигнал загрузки счетчика 7 (ЗГ АСК), который через элемент ИЛИ ЗЗ поступает на сдвиговый регистр 18, вырабатьшающий на лини х 37, 36 и 38 сигналы загрузки счетчиков 9 (ЗГСС) и 11 (ЗГАД) и регистров 10 (ЗГПР) и 12 (ЗГРС).
Если код соответствует инструкции
Остановить ввод-вывод, а также по окончании выполнени  операции ввода- вывода в устройстве 1, сигнал ОВВ с
дешифратора 14 или сигнал Конец программы ( КПР) с выхода элемента И 15 через элемент 1ШИ 16 поступает на сдвиговый регистр 17, вырабатывающий сигналы управлени  мультиплексорами , которые через элементы ИЛИ 20 и 2) и регистр 19 поступают на мультиплексоры 5 и 6 дл  записи содержимого счетчиков 7 и 9 (ССК) в пам ть 3, Блок 8 по входам 48 и 47 анализирует содержимое счетчика 9 и регистра 10 на элементе И 15, дешифраторе 22, регистре 23, элементах ИЛИ 25, И 27, НЕ 29, И 31 и в конце цикла обмена многоразр дными данными, который обеспечиваетс  счет чиком 28, вырабатывает в лини х 45 и 43 сигналы модификации адреса данных в счетчике 11 {+1АД) и количества слов в счетчике 9 () и обновл ет по линии 38 данные в регистре 12 (ЗГРС).
Если в регистре 10 присутствуют признаки зацеплени  по данным () или по команде (), блок 8 через элементы 26 и 30 по линии 44 модифицирует адрес КСК в счетчике 7 (+IACK) и через элемент ИЛИ 33, сдви говый регистр 18 и элемент ИЛИ 34 обеспечивает запись нового КСК в счетчики 9 и 11 и регистры 10 и 12.

Claims (2)

1. Устройство дл  сопр жени  ЭВМ с внешними устройствами, содержащее три регистра, три счетчика, два мультиплексора и блок управлени , группа выходов которого соединена со счетными входами с первого по третий счетчиков, управл ющими входами первого и второго мультиплексоров и входами записи второго и третьего регистров и с первого по третий счетчиков , причем информационный вход первого регистра  вл етс  входом устройства дл  подключени  командного выхода процессора ЭВМ, а выход подключен к входу инструкции блока управлени , первым и вторым входами признаков команд соединенного соответственно с выходами второго регистра и третьего счетчика, выходы второго и первого счетчиков соединены соответственно с первым и вторым информационными входами первого мультиплексора , выход которого  вл етс  выходом устройства дл  подключени  адресного входа оперативной пам ти
837824
ЭВМ, выход второго мультиплексора соединен с выходом устройства дл  подключени  информационного входа оперативной пам ти ЭВМ, информацион- . 5 ные входы с первого по третий счетчиков и второго регистра образуют вход устройства дл  подключени  выхода оперативной пам ти ЭВМ, первые информационные вход и выход третьего to регистра образуют соответственно вход и выход устройства дл  подключени  информационных выходов и входов внешних устройств, отличающеес  тем, что, с целью сокра- 5 щени  аппаратурных затрат устройства, первый, второй и третий информационные входы второго мультиплексора подключены соответственно к выходам первого и третьего счетчиков и второ- 20 му информационному выходу третьего регистра, вторьм информационным входом соединенного со входом устройства дл  подключени  к выходу оперативной пам ти ЭВМ, 5 ,
2. Устройство ПОП.1, отлича- ю щ е е с   тем, что блок управлени  содержит два дешифратора, триггер , шесть элементов ИЛИ, два регист- 30 ра, четыре элемента И, два сдвиговых регистра, два элемента НЕ, счетчик, генератор тактовых сигналов ,и элемент неравнозначности, причем вход первого дешифратора  вл етс  входом ин- 35 струкции блока управлени , первый выход которого соединен с информационным входом триггера и первым входом первого элемента ИЛИ, первый и второй входы первого элемента И соеди- 0 нены соответственно с первым и вторым входами признаков команд блока управлени , а выход - с первым входом второго элемента ИЛИ, второй вход которого подключен ко второму -5 выходу первого дешифратора, а выход - к информационному входу первого сдвигового регистра и через первый элемент НЕ - к первому входу второго элемента И, выходом соединенного с 0 входом счетчика, выход которого подключен к nepBb iM входам третьего ,и четвертого элементов И и третьего элемента ШШ, второй вход четвертого элемента И соединен через второй 5 элемент НЕ к второму входу признаков команд блока управлени  и второму входу третьего элемента И, третьим входом подключенного к выходу элемента неравнозначности, первый и
второй входы которого соединены с первым входом признаков команд блока управлени , второй и третий входы второго элемента И подключены соответственно к первому .входу признаков команд блока управлени  и выходу четвертого элемента ИЛИ, информационный вход второго сдвигового регистра соединен с выходом п того элемента ИЛИ, первьм и вторым входами подключенного соответственно к выходу триггера и третьего элемента И, первый выход второго сдвигового регистра соединен с первьм входом шестого элемента ИЛИ и вторым входом третьего элемента ИЛИ, вторые входы шестого и первого элементов ИЛИ подключены соответственно к первому и второму выходам первого сдвигового регистра , а выхода - соответственно к
первому и второму информационным входам первого регистра, третий и чет837326
вертый информационные входы которого соединены соответственно с первым и вторым выходами первого сдвигового регистра, первый и второй входы чет- 5 вертого элемента ИЛИ соединены соответственно с первьм и вторьш выходами второго регистра, первым и вторым входами соединенного соответственно с первым и вторым выходами 10 второго дешифратора, вход которого подключен к первому входу признаков команд блока управлени , четвертый вход втopo o элемента И и синхро- вход триггера соединены с выходом генератора тактовых сигналов, выходы триггера, третьего элемента КПИ, третьего и четвертого элементов И, первый и второй выходы второго регистра , с первого по четвертый вы- 20 ходы первого регистра и выход счетчика образуют группу выходов блока управлени .
15
Г
ФыгЛ
SU853931202A 1985-07-12 1985-07-12 Устройство дл сопр жени ЭВМ с внешними устройствами SU1283782A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853931202A SU1283782A1 (ru) 1985-07-12 1985-07-12 Устройство дл сопр жени ЭВМ с внешними устройствами

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853931202A SU1283782A1 (ru) 1985-07-12 1985-07-12 Устройство дл сопр жени ЭВМ с внешними устройствами

Publications (1)

Publication Number Publication Date
SU1283782A1 true SU1283782A1 (ru) 1987-01-15

Family

ID=21189783

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853931202A SU1283782A1 (ru) 1985-07-12 1985-07-12 Устройство дл сопр жени ЭВМ с внешними устройствами

Country Status (1)

Country Link
SU (1) SU1283782A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 913361, кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 847314, кл. G 06 F 3/04, 1979. *

Similar Documents

Publication Publication Date Title
GB933474A (en) Improvements in data-processing apparatus
JPH10303993A (ja) デジタル信号処理プロセッサーの非同期式直列データの送受信方法
SU1283782A1 (ru) Устройство дл сопр жени ЭВМ с внешними устройствами
SU1372328A1 (ru) Микропрограммный процессор с контролем
SU1277125A1 (ru) Устройство дл обмена данными между электронно-вычислительной машиной и абонентами
SU1205150A1 (ru) Имитатор внешнего устройства
SU576588A1 (ru) Устройство дл цифровой магнитной записи
SU1441374A1 (ru) Устройство дл вывода информации
JP2626526B2 (ja) 制御データ受信回路
SU886000A1 (ru) Устройство дл обработки прерываний
RU1795443C (ru) Устройство дл ввода информации
SU1418652A1 (ru) Устройство дл программного управлени
SU1531103A1 (ru) Устройство дл сопр жени между ЭВМ, оперативной пам тью и внешним запоминающим устройством
JPS5958988A (ja) 文字放送受信機
SU1734098A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств
SU690472A1 (ru) Селекторный канал
SU828196A1 (ru) Устройство дл формировани фотоизобра-жЕНий
SU1038944A1 (ru) Микропрограммное устройство управлени с контролем
SU1589288A1 (ru) Устройство дл выполнени логических операций
SU920696A1 (ru) Устройство дл вывода информации на дисплей
SU898437A1 (ru) Устройство дл сопр жени процессора с пам тью
RU1805548C (ru) Преобразователь последовательного кода в параллельный
SU1583933A1 (ru) Модуль однородной вычислительной среды
SU1213480A1 (ru) Устройство дл контрол микропроцессорной системы
SU1195364A1 (ru) Микропроцессор