JPH0664483B2 - パルス計数装置 - Google Patents
パルス計数装置Info
- Publication number
- JPH0664483B2 JPH0664483B2 JP60273913A JP27391385A JPH0664483B2 JP H0664483 B2 JPH0664483 B2 JP H0664483B2 JP 60273913 A JP60273913 A JP 60273913A JP 27391385 A JP27391385 A JP 27391385A JP H0664483 B2 JPH0664483 B2 JP H0664483B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- capture
- buffer
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control By Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサに内蔵され周辺機器の制
御などを行なう為のパルス計数装置（以下、タイマ／カ
ウンタ・ユニットという）に関する。
御などを行なう為のパルス計数装置（以下、タイマ／カ
ウンタ・ユニットという）に関する。
今日、マイクロコンピュータは、LSI技術の進歩によ
り、高集積化が進み、各種の周辺ハードウェアをワンチ
ップに搭載するようになってきた。なかでも、タイマ／
カウンタ・ユニットは、モータ，パルス発生装置などの
外部機器（以下外部機器と記す）の制御には不可欠なも
のである。タイマ／カウンタ・ユニットは外部機器の制
御をする場合、ある事象からある事象までの時間を計測
するために使われる事が多く、通常、タイマ／カウンタ
・ユニットに入力するパルス信号によってカウンタの値
を取り込むレジスタ（以下キャップチャ・レジスタと呼
ぶ）を備えている。
り、高集積化が進み、各種の周辺ハードウェアをワンチ
ップに搭載するようになってきた。なかでも、タイマ／
カウンタ・ユニットは、モータ，パルス発生装置などの
外部機器（以下外部機器と記す）の制御には不可欠なも
のである。タイマ／カウンタ・ユニットは外部機器の制
御をする場合、ある事象からある事象までの時間を計測
するために使われる事が多く、通常、タイマ／カウンタ
・ユニットに入力するパルス信号によってカウンタの値
を取り込むレジスタ（以下キャップチャ・レジスタと呼
ぶ）を備えている。
以下、第３図及び第４図を用いて従来の技術を説明す
る。
る。
第３図は、タイマ／カウンタ・ユニットのブロック図
で、タイマ／カウンタ・ユニットの計数基準信号（以
下、カウント・クロック）800、カウント・クロック800
を計数するカウンタ100、カウント・クロック800の反転
信号810、カウント・クロック800の反転信号810に同期
してカウンタ100の値を取り込むバッファ（以下、カウ
ンタ・バッファという）300、外部機器（本従来例で
は、略す）がタイマ／カウンタ・ユニットにカウンタ・
バッファ300の値の取り込みを指示する信号（以下、キ
ャプチャ信号）700、キャプチャ信号700がアクティブに
なるとカウンタ・バッファ300の値を取り込み保持する
レジスタ（以下、キャプチャ・レジスタという）250、
インバータ110および中央処理装置（以下、CPUという）
とデータのやりとりを行なうためのバス（以下、周辺バ
スという）400から成る。
で、タイマ／カウンタ・ユニットの計数基準信号（以
下、カウント・クロック）800、カウント・クロック800
を計数するカウンタ100、カウント・クロック800の反転
信号810、カウント・クロック800の反転信号810に同期
してカウンタ100の値を取り込むバッファ（以下、カウ
ンタ・バッファという）300、外部機器（本従来例で
は、略す）がタイマ／カウンタ・ユニットにカウンタ・
バッファ300の値の取り込みを指示する信号（以下、キ
ャプチャ信号）700、キャプチャ信号700がアクティブに
なるとカウンタ・バッファ300の値を取り込み保持する
レジスタ（以下、キャプチャ・レジスタという）250、
インバータ110および中央処理装置（以下、CPUという）
とデータのやりとりを行なうためのバス（以下、周辺バ
スという）400から成る。
次に第４図のタイミング・チャートを用いてカウンタの
動作を説明する。
動作を説明する。
カウンタ100はカウントクロック800が入力するごとにカ
ウンタ100の値をインクリメントする。t1〜t2、すなわ
ちカウント・クロック800がハイレベルの期間、カウン
タ100はインクリメント動作を行なうためカウンタ100の
値は遷移状態となる。したがってこの期間、カウンタ10
0の値は不定となる。t2でカウンタ100は、インクリメン
ト動作を完了するため、確定値をとり、次にカウント・
クロック800はハイレベルになるt3まで確定値を保持す
る。
ウンタ100の値をインクリメントする。t1〜t2、すなわ
ちカウント・クロック800がハイレベルの期間、カウン
タ100はインクリメント動作を行なうためカウンタ100の
値は遷移状態となる。したがってこの期間、カウンタ10
0の値は不定となる。t2でカウンタ100は、インクリメン
ト動作を完了するため、確定値をとり、次にカウント・
クロック800はハイレベルになるt3まで確定値を保持す
る。
カウンタ・バッファ300は、t2〜t3のカウント・クロッ
ク800がロウレベルの期間でカウンタ100の確定値を取り
込む。この動作を繰り返すことでカウンタ・バッファ30
0は常にカウンタ100の最新の確定値を保持する。CPU
が、カウンタ100をリードする場合は、カウンタ100の最
新の確定値を保持しているカウンタ・バッファ300を読
む。またキャプチャ・レジスタ250は、キャプチャ信号7
00がアクティブになるt3またはt4のタイミングに同期し
て、カウンタ100の最新の確定値を保持しているカウン
タ・バッファ300の値をキャプチャ・レジスタ250に取り
込む。
ク800がロウレベルの期間でカウンタ100の確定値を取り
込む。この動作を繰り返すことでカウンタ・バッファ30
0は常にカウンタ100の最新の確定値を保持する。CPU
が、カウンタ100をリードする場合は、カウンタ100の最
新の確定値を保持しているカウンタ・バッファ300を読
む。またキャプチャ・レジスタ250は、キャプチャ信号7
00がアクティブになるt3またはt4のタイミングに同期し
て、カウンタ100の最新の確定値を保持しているカウン
タ・バッファ300の値をキャプチャ・レジスタ250に取り
込む。
（１） 上述した従来のタイマ／カウンタユニットにお
いては、１チャネルにつきカウンタ・バッファとキャプ
チャ・レジスタとをもたねばならず多数のカウンタを持
つ場合などはハードウェア量が多くなる。ここで、キャ
プチャ・レジスタ250がカウンタ100の内容を直接取り込
むように構成することも考えられるが、この場合、前述
のとおりカウンタ100の値はクロック800のハイレベル期
間遷移状態となり、一方キャプチャ信号700はクロック8
00とは非同期に入力され、この結果、キャプチャ・レジ
スタ250が取り込む値が不定ないしは意味のないものと
なり得る場合がある。カウンタ・バッファ300を設けて
も、その内容の遷移期間はあるが同期間はカウンタ100
のそれに比してはるかに小さい。しかも、バッファ300
がないと、キャプチャ・レジスタ250はキャプチャ信号7
00に同期してカウンタ100の値を取り込むだけであるの
で、CPUはかかるユニットをキャプチャ信号にもとづく
時間計測としてしか使えない。
いては、１チャネルにつきカウンタ・バッファとキャプ
チャ・レジスタとをもたねばならず多数のカウンタを持
つ場合などはハードウェア量が多くなる。ここで、キャ
プチャ・レジスタ250がカウンタ100の内容を直接取り込
むように構成することも考えられるが、この場合、前述
のとおりカウンタ100の値はクロック800のハイレベル期
間遷移状態となり、一方キャプチャ信号700はクロック8
00とは非同期に入力され、この結果、キャプチャ・レジ
スタ250が取り込む値が不定ないしは意味のないものと
なり得る場合がある。カウンタ・バッファ300を設けて
も、その内容の遷移期間はあるが同期間はカウンタ100
のそれに比してはるかに小さい。しかも、バッファ300
がないと、キャプチャ・レジスタ250はキャプチャ信号7
00に同期してカウンタ100の値を取り込むだけであるの
で、CPUはかかるユニットをキャプチャ信号にもとづく
時間計測としてしか使えない。
（２） キャプチャレジスタにカウンタの値を取り込ん
だ後、取り込んだキャプチャの値をCPUがリードした後
もキャプチャ・レジスタは同じ値を保持し続けるため、
実際にキャプチャ・レジスタが有効データを保持してい
る時間は短く、ハードウェアの利用効率が低い。
だ後、取り込んだキャプチャの値をCPUがリードした後
もキャプチャ・レジスタは同じ値を保持し続けるため、
実際にキャプチャ・レジスタが有効データを保持してい
る時間は短く、ハードウェアの利用効率が低い。
本発明は、パルス信号を受けこのパルス信号の一方の反
転エッジが現れる毎に計数値を更新するカウンタと、こ
のカウンタに接続されたキャプチャレジスタと、前記パ
ルス信号および制御信号を受け前記制御信号がアクティ
ブレベルのときに前記パルス信号を前記キャプチャレジ
スタに与えて前記パルス信号の他方の反転エッジが現わ
れる毎に前記キャプチャレジスタに前記カウンタの計数
値を取り込み保持させるゲート回路と、キャプチャ信号
および読み出し信号を受けて前記制御信号を発生する制
御部であって前記キャプチャ信号に応答して前記制御信
号をインアクティブレベルにし前記読み出し信号に応答
して前記制御信号を前記アクティブレベルにする制御部
とを備えることを特徴としている。
転エッジが現れる毎に計数値を更新するカウンタと、こ
のカウンタに接続されたキャプチャレジスタと、前記パ
ルス信号および制御信号を受け前記制御信号がアクティ
ブレベルのときに前記パルス信号を前記キャプチャレジ
スタに与えて前記パルス信号の他方の反転エッジが現わ
れる毎に前記キャプチャレジスタに前記カウンタの計数
値を取り込み保持させるゲート回路と、キャプチャ信号
および読み出し信号を受けて前記制御信号を発生する制
御部であって前記キャプチャ信号に応答して前記制御信
号をインアクティブレベルにし前記読み出し信号に応答
して前記制御信号を前記アクティブレベルにする制御部
とを備えることを特徴としている。
次に、本発明の実施例について第１図及び第２図のタイ
ミング・チャートを参照して説明する。
ミング・チャートを参照して説明する。
第１図は、本発明の一実施例でカウント動作の基準信号
となるカウント・クロック800、カウント・クロック800
をカウントするカウンタ100、カウンタ100の値を取り込
み保持するキャプチャ・レジスタ200及び外部機器が出
力するキャプチャ信号700、CPU（第１図では略す）がキ
ャプチャ・レジスタ200をリードする信号（CAP RD信
号）710、カウント・クロック800の反転信号810、キャ
プチャ・レジスタ200にカウンタ100に値を毎時取り込む
動作を指示する信号（以下、バッファ信号という）72
0、初期化のためにCPUが出力するリセット信号900、キ
ャプチャ信号700とCAP RD信号710とリセット信号900に
よりバッファ信号720を発生する制御部（キャプチャ制
御部）500、インバータ110、ANDゲート120、周辺バス40
0から成る。
となるカウント・クロック800、カウント・クロック800
をカウントするカウンタ100、カウンタ100の値を取り込
み保持するキャプチャ・レジスタ200及び外部機器が出
力するキャプチャ信号700、CPU（第１図では略す）がキ
ャプチャ・レジスタ200をリードする信号（CAP RD信
号）710、カウント・クロック800の反転信号810、キャ
プチャ・レジスタ200にカウンタ100に値を毎時取り込む
動作を指示する信号（以下、バッファ信号という）72
0、初期化のためにCPUが出力するリセット信号900、キ
ャプチャ信号700とCAP RD信号710とリセット信号900に
よりバッファ信号720を発生する制御部（キャプチャ制
御部）500、インバータ110、ANDゲート120、周辺バス40
0から成る。
次にキャプチャ制御部500、及びキャプチャ・レジスタ2
00の動作を説明する。キャプチャ制御部500は、リセッ
ト信号900がアクティブになるとバッファ信号720をアク
ティブにする。これにより、キャプチャ・レジスタ200
はカウント・クロック毎にカウンタ100の値を取り込み
保持する。
00の動作を説明する。キャプチャ制御部500は、リセッ
ト信号900がアクティブになるとバッファ信号720をアク
ティブにする。これにより、キャプチャ・レジスタ200
はカウント・クロック毎にカウンタ100の値を取り込み
保持する。
キャプチャ制御部500は、キャプチャ信号700がアクティ
ブ“1"になるとバッファ信号720をインアクティブ“0"
にして、CAP RD信号710がアクティブ“1"になるとバッ
ファ信号720をアクティブ“1"にする。キャプチャ・レ
ジスタ200はバッファ信号720がアクティブ“1"になり、
且つカウント・クロックの反転信号810がハイレベル
“1"になるとカウンタ100の値を取り込む。バッファ信
号720が“0"の時は、キャプチャ・レジスタ200の値を保
持する。
ブ“1"になるとバッファ信号720をインアクティブ“0"
にして、CAP RD信号710がアクティブ“1"になるとバッ
ファ信号720をアクティブ“1"にする。キャプチャ・レ
ジスタ200はバッファ信号720がアクティブ“1"になり、
且つカウント・クロックの反転信号810がハイレベル
“1"になるとカウンタ100の値を取り込む。バッファ信
号720が“0"の時は、キャプチャ・レジスタ200の値を保
持する。
次に第２図を用いてカウンタの動作タイミングを説明す
る。
る。
カウンタ100はカウンタクロック800がハイレベルになる
とインクリメント動作を開始し、カウント・クロック80
0がハイレベルの期間中にインクリメント動作を完了す
る。バッファ信号720は、前述したように初期状態でア
クティブ・レベルになり、キャプチャ・レジスタ200
は、カウント・クロックの反転信号810がアクティブに
なるtbのタイミングでカウンタ100の確定値を取り込
む。これを繰り返す事によりバッファ信号720がアクテ
ィブの期間、キャプチャ・レジスタ200は、カウンタ100
の最新の確定値を保持しており、カウンタ・バッファと
しての機能を実現している。CPUはカウンタ100を直接リ
ードするのではなく、キャプチャレジスタ200をリード
することにより、カウンタ100の確定値を常時リードで
きる。次にtcのタイミングでキャプチャ信号700がアク
ティブになるとキャプチャ制御部500はバッファ信号720
をインアクティブにしてカウンタ100からキャプチャ・
レジスタ200への取り込みを抑える。その結果キャプチ
ャ・レジスタ200は、バッファ信号720がインアクティブ
の期間、tbのタイミングで取り込んだカウンタ100の値
を保持する。すなわち、バッファ信号720がインアクテ
ィブのときは、キャプチャ・レジスタ200は、通常のキ
ャプチャ・レジスタとして動作することになる。
とインクリメント動作を開始し、カウント・クロック80
0がハイレベルの期間中にインクリメント動作を完了す
る。バッファ信号720は、前述したように初期状態でア
クティブ・レベルになり、キャプチャ・レジスタ200
は、カウント・クロックの反転信号810がアクティブに
なるtbのタイミングでカウンタ100の確定値を取り込
む。これを繰り返す事によりバッファ信号720がアクテ
ィブの期間、キャプチャ・レジスタ200は、カウンタ100
の最新の確定値を保持しており、カウンタ・バッファと
しての機能を実現している。CPUはカウンタ100を直接リ
ードするのではなく、キャプチャレジスタ200をリード
することにより、カウンタ100の確定値を常時リードで
きる。次にtcのタイミングでキャプチャ信号700がアク
ティブになるとキャプチャ制御部500はバッファ信号720
をインアクティブにしてカウンタ100からキャプチャ・
レジスタ200への取り込みを抑える。その結果キャプチ
ャ・レジスタ200は、バッファ信号720がインアクティブ
の期間、tbのタイミングで取り込んだカウンタ100の値
を保持する。すなわち、バッファ信号720がインアクテ
ィブのときは、キャプチャ・レジスタ200は、通常のキ
ャプチャ・レジスタとして動作することになる。
次にCPUがtdのタイミングでCAP RD信号710をアクティブ
“1"にしてキャプチャ・レジスタ2200の値をリードする
と、キャプチャ制御部500tdのタイミングでバッファ信
号720を再びアクティブ“1"にする。バッファ信号720が
アクティブ“1"になるとキャプチャ・レジスタ200はte
のタイミングでカウンタ100の値を取り込みを再開し、
これをくりかえす。
“1"にしてキャプチャ・レジスタ2200の値をリードする
と、キャプチャ制御部500tdのタイミングでバッファ信
号720を再びアクティブ“1"にする。バッファ信号720が
アクティブ“1"になるとキャプチャ・レジスタ200はte
のタイミングでカウンタ100の値を取り込みを再開し、
これをくりかえす。
上記の動作によりキャプチャ・レジスタ200は、バッフ
ァ信号720がインアクティブ“0"の期間、すなわちキャ
プチャ信号700がアクティブになってからCPUがリードす
るまでの間はキャプチャ・レジスタとして動作し、バッ
ファ信号720がアクティブ“1"の期間、すなわち、CPUが
キャプチャ・レジスタ200をリードしてからキャプチャ
信号700がアクティブになるまでの期間、カウンタ・バ
ッファとして動作する。
ァ信号720がインアクティブ“0"の期間、すなわちキャ
プチャ信号700がアクティブになってからCPUがリードす
るまでの間はキャプチャ・レジスタとして動作し、バッ
ファ信号720がアクティブ“1"の期間、すなわち、CPUが
キャプチャ・レジスタ200をリードしてからキャプチャ
信号700がアクティブになるまでの期間、カウンタ・バ
ッファとして動作する。
かくしてキャプチャ・レジスタ200はキャプチャ信号700
にもとづき確定したカウンタ100のカウント値を取り込
む。また、このユニットをキャプチャ信号700にもとづ
く時間計測として使用する必要がないときは、CPUはレ
ジスタ200をカウントバッファとして用いたカウンタ100
の計数値を必要な毎に得ることができる。
にもとづき確定したカウンタ100のカウント値を取り込
む。また、このユニットをキャプチャ信号700にもとづ
く時間計測として使用する必要がないときは、CPUはレ
ジスタ200をカウントバッファとして用いたカウンタ100
の計数値を必要な毎に得ることができる。
以上説明した様に、本発明は、キャプチャ機能を有する
パルス計数装置において１組のレジスタにバッファ機能
とキャプチャ機能を兼ね備えたキャプチャ・レジスタを
用いることにより以下の効果が得られる。
パルス計数装置において１組のレジスタにバッファ機能
とキャプチャ機能を兼ね備えたキャプチャ・レジスタを
用いることにより以下の効果が得られる。
（１） カウンタ・ユニットのカウント値のバッファ機
能と、特定タイミングにおけるカウント値のキャプチャ
機能が１組のレジスタによって実現されるため、カウン
タ・ユニット内のハードウェアを著しく削減する事がで
きる。また、カウンタ・ユニットのビット長の増加、あ
るいはカウンタ・ユニットのチャネル数の増大に伴い、
本発明の効果は更に大きくなる。
能と、特定タイミングにおけるカウント値のキャプチャ
機能が１組のレジスタによって実現されるため、カウン
タ・ユニット内のハードウェアを著しく削減する事がで
きる。また、カウンタ・ユニットのビット長の増加、あ
るいはカウンタ・ユニットのチャネル数の増大に伴い、
本発明の効果は更に大きくなる。
（２） 本発明は、簡単な制御回路を付加することによ
りハードウェアが著しく削減され、これにより、パルス
計数装置を性能を低下させることなく安価に供給するこ
とができる。
りハードウェアが著しく削減され、これにより、パルス
計数装置を性能を低下させることなく安価に供給するこ
とができる。
（３） バッファ機能を持ち合わせたキャプチャ・レジ
スタは、常にバッファ、またはキャプチャとして有効な
データを保持している為、ハードウェアの利用効率は極
めて高い。
スタは、常にバッファ、またはキャプチャとして有効な
データを保持している為、ハードウェアの利用効率は極
めて高い。
第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を示すタイミングチャート、第３図は従来例の
ブロック図、第４図は第３図の動作を示すタイミングチ
ャートである。 100……カウンタ、110……インバータ、120……ANDゲー
ト、200……キャプチャ・レジスタ、250……キャプチャ
・レジスタ、300……カウンタ・バッファ、400……周辺
バス、500……キャプチャ制御部、700……キャプチャ信
号、710……キャプチャ・リード信号、720……バッファ
信号、800……カウント・クロック、810……カウント・
クロック反転信号。
図の動作を示すタイミングチャート、第３図は従来例の
ブロック図、第４図は第３図の動作を示すタイミングチ
ャートである。 100……カウンタ、110……インバータ、120……ANDゲー
ト、200……キャプチャ・レジスタ、250……キャプチャ
・レジスタ、300……カウンタ・バッファ、400……周辺
バス、500……キャプチャ制御部、700……キャプチャ信
号、710……キャプチャ・リード信号、720……バッファ
信号、800……カウント・クロック、810……カウント・
クロック反転信号。
Claims (1)
- 【請求項１】パルス信号を受けこのパルス信号の一方の
反転エッジが現われる毎に計数値を更新するカウンタ
と、このカウンタに接続されたキャプチャレジスタと、
前記パルス信号および制御信号を受け前記制御信号がア
クティブレベルのときに前記パルス信号を前記キャプチ
ャレジスタに与えて前記パルス信号の他方の反転エッジ
が現れる毎に前記キャプチャレジスタに前記カウンタの
計数値を取り込み保持させるゲート回路と、キャプチャ
信号および読み出し信号を受けて前記制御信号を発生す
る制御部であって前記キャプチャ信号に応答して前記制
御信号をインアクティブレベルにし前記読み出し信号に
応答して前記制御信号を前記アクティブレベルにする制
御部とを備えることを特徴とするパルス計数装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273913A JPH0664483B2 (ja) | 1985-12-04 | 1985-12-04 | パルス計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60273913A JPH0664483B2 (ja) | 1985-12-04 | 1985-12-04 | パルス計数装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131303A JPS62131303A (ja) | 1987-06-13 |
| JPH0664483B2 true JPH0664483B2 (ja) | 1994-08-22 |
Family
ID=17534314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60273913A Expired - Lifetime JPH0664483B2 (ja) | 1985-12-04 | 1985-12-04 | パルス計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664483B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2711111B2 (ja) * | 1988-07-29 | 1998-02-10 | 株式会社日立製作所 | データ処理装置、計測方法及び制御方法 |
| US5218693A (en) * | 1988-07-29 | 1993-06-08 | Hitachi, Ltd. | Timer unit and data processing apparatus including the same |
| FR2885990B1 (fr) * | 2005-05-23 | 2007-07-13 | Valeo Vision Sa | Dispositif d'eclairage et/ou de signalisation a diodes electroluminescentes pour vehicule automobile. |
| JP2008118969A (ja) * | 2006-10-19 | 2008-05-29 | Yanmar Co Ltd | コンバイン |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5515724B2 (ja) * | 1974-03-28 | 1980-04-25 | ||
| JPS5944649B2 (ja) * | 1979-10-26 | 1984-10-31 | 沖電気工業株式会社 | タイマ回路 |
| JPS6071957U (ja) * | 1983-10-21 | 1985-05-21 | 三菱電機株式会社 | リアルタイムクロツク |
-
1985
- 1985-12-04 JP JP60273913A patent/JPH0664483B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131303A (ja) | 1987-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595314B2 (ja) | 誤書き込み防止機能を備えたｉｃカ―ド | |
| JP4265195B2 (ja) | 半導体装置 | |
| KR100819720B1 (ko) | 온 칩 백그라운드 디버그 시스템 및 그 방법을 갖는데이터 처리 시스템 | |
| US6263450B1 (en) | Programmable and resettable multifunction processor timer | |
| JPH04304531A (ja) | エミュレーション装置とそれに使用するマイクロコントローラ | |
| JP2778222B2 (ja) | 半導体集積回路装置 | |
| JP2661222B2 (ja) | パルス出力装置 | |
| JPS6083166A (ja) | 半導体集積回路装置 | |
| JPH0664483B2 (ja) | パルス計数装置 | |
| JP3099927B2 (ja) | マイクロコンピュータ | |
| JP2007141255A (ja) | プロセッサの介入あり又はなしでのハードウェアの初期化 | |
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| JP3018404B2 (ja) | マイクロプロセッサ | |
| JPS6316711A (ja) | タイミング装置 | |
| US6092164A (en) | Microcomputer having division of timing signals to initialize flash memory | |
| US5091870A (en) | Apparatus for measuring the speed of transmission of digital characters | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| US5999742A (en) | Dual latch data transfer pacing logic using a timer to maintain a data transfer interval | |
| US7065669B2 (en) | System and method for providing a write strobe signal to a receiving element before both an address and data signal | |
| KR100237298B1 (ko) | 인터럽트 신호 발생 제어 장치 | |
| JP4097377B2 (ja) | マイクロコンピュータ | |
| JPH04115753A (ja) | エラスティックメモリ制御回路 | |
| WO2023079051A1 (en) | Real-time peripherals | |
| JP2692469B2 (ja) | データ制御装置 | |
| US6721897B1 (en) | Bus control circuit effecting timing control using cycle registers for respective cycles holding signal levels corresponding to bus control signals that are output by arrangement of signal level |