KR940003320B1 - 마이크로 프로세서에 있어 동작 안정화 회로 및 방법 - Google Patents

Abstract

내용 없음.

Description

마이크로 프로세서에 있어 동작 안정화 회로 및 방법

제1도는 종래의 회로도.

제2도는 제1도의 동작 파형도.

제3도는 본 발명의 따른 흐름도.

제4도는 제3도의 동작 파형도.

본 발명은 마이크로 프로세서를 사용하는 고속 통신 시스템에 있어서 상기 마이크로 프로세서 클럭 테이프 상승에 따른 동작 안정화 방법 및 회로에 관한 것으로, 특히 고속 마이크로 프로세서를 채용하는 멀티프로토콜 사용시 인터럽트 인식주기 시 웨이트를 주기로 삽입하는 동작을 안정화시키는 방법 및 회로에 관한 것이다.

멀티 프로토콜 프로세서는 비동기용 고속 통신 라인 인터페이싱을 위해 설계된 것으로 SDLC/HDLC의 프로토콜을 지원한다. 이는 I/O폴링 DMA 콘트롤러, 인터럽트처리 등을 실행한다. 그런데 데이타를 처리하여 전송하기 위해서는 마이크로 프로세서를 통해 사용해야 하므로 상기 멀티 프로토콜 프로세서와 결합된다.

종래의 회로도로 제1도와 같이 나타낼 수 있다. 상기 마이크로 프로세서(10)는 데이타 버스(D0-D7)를 통해 멀티 프로토콜 프로세서(20)를 공유하며, 인버터(N1)를 통해 양 인터럽트단(INT)이 연결된다. 그리고 상기 마이크로 프로세서(10)의 인터럽트 인식단(INIA)이 상기 멀티 프로토콜 프로세서(20)의 해당 인식단과 연결되어 지는데, 이의 기본 클럭은 최대 4MHZ으로 동작된다. 이 경우 (2a)와 같이 멀티 프로토콜 프로세서(20)에서 마이크로 프로세서(10)의 인터럽트 신호를 발생하면, 상기 마이크로 프로세서(10)에서는 인터럽트 벡터 값을 받아 들이기 위해 인터럽트 인식신호를 (2b)와 같이 발생하여(180186-8인 경우 t375ns) 멀티 프로토콜 프로세서(20)로 입력토록 처리한다. 상기 인터럽트 인식 신호를 받은 멀티 프로토콜 프로세서(20)는 (2b)의 인터럽트 인식 신호의 두번째 주기에서 (2c)와 같이 벡터 값을 출력한다. 이 값을 마이크로 프로세서(10)에서 취하여 사전에 설정한 벡터 영역으로 점프토록 되어 있다.

그러나 상기 마이크로 프로세서(10)를 사용하는데 있어서 클럭 레이트가 낮은 저속의 프로세서를 고속으로 사용하는 프로세서로 채용할 경우(29.4912MHZ) t203ns가 되어 상기 멀티 프로토콜 직렬 콘트롤러(20)가 tn250ns이므로 제대로 벡터 값을 출력하지 못하게 되어 동작의 불안정을 초래하는 문제점이 있었다.

따라서 본 발명의 목적은 인터럽트 인식주기 동안 프로토콜 직렬 콘트롤러가 정상적으로 벡터 값을 발생시키기 위해 웨이트 신호를 추가하여 동작의 안정화를 기할 수 있는 방법 및 회로를 제공함에 있다.

상기 목적을 실현하기 위한 본 발명은 마이크로 프로세서에 의해 인에이블 시키고 리세트 신호에 의해 초기값을 로딩시켜 상기 인터럽트 인식주기에서 클럭을 받아 카운트하여 상기 마이크로 프로세서의 프로세서의 비동기 준비상태 신호에 웨이트 신호를 추가하도록 구성됨을 특징으로 한다.

이하 본 발명의 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 회로도로서, 마이크로 프로세서(10)의 인터럽트 인에이블단(INTA)에 오아게이트(OR1) 및 카운터(INT)의 인에이블단(G)이 연결되고, 클럭단(CLK)이 상기 오아게이트(OR1)의 입력단에 연결되어 인터럽트 인식단(INTA)의 주기가“로우”상태에서 클럭단(CLK)의 클럭을 받아 카운터(CNT)의 카운팅 클럭으로 제공토록 구성되고, 리세트단(RESET)이 인버터(N1)를 통해 상기 카운터(CNT)의 로드단(LOAD)에 연결되어 입력단(A-D)의 상태로 초기 값으로 로딩한다. 상기 초기 값으로 부터 클럭을 운트하여 출력단(QA, QB)의 값을 오아게이트(OR2)에서 논리합 한다. 상기 오아게이트(OR2)의 출력에 의해 마이크로 프로세서(10)의 비동기 준비상태단(ARDY)으로 신호를 주어 웨이트 신호를 추가하도록 구성되어 있다.

제4도는 제3도의 동작 파형도이다.

따라서 본 발명의 구체적 일실시 예를 제3, 4도를 참조하여 상세히 설명하면, 마이크로 프로세서(10)의 비동기 준비상태단(ARDY)의 신호를 마이크로 프로세서(10)에서 메모리 리드/라이트 시 머신사이클에서 웨이트를 강제로 넣을 필요가 있다.

이를 위해 마이크로 프로세서(10)는 상기 머신 사이클이 상승에지에서 ARDY 상태를 마이크로 프로세서(10)가 체크하여“로우 ”이면 다시 웨이트를 추가한다. 따라서 1웨이트만 필요한 경우는 (4a)의 동기에 따라 (4g)와 같이 T2주기만“로우 ”인 ARDY신호를 출력한다. 마이크로 프로세서(10)의 ARDY 신호는 시스템 클럭(4a)이 T2주기 동안만“로우 ”인 신호를 만들도록 한다.

먼저 멀티 프로토콜 직렬 콘트롤러(20)에서 인터럽트 신호단(INT)을“로우 ”로 한다. 마이크로 프로세서(10)에서는 인터럽트신호(4b)(INT)가“로우 ”인 상태가 감지되면 인터럽트 인식신호(INTA)를“하이 ”에서“로우 ”로 만든다. 인터럽트 인식신호(4c)(INTA)가“로우 ”인 상태에서 카운터(CNT)의 클럭단(CLK)은“로우 ”에서“하이 ”로 변환하는 상승에지가 4개인 클럭이 입력된다. 카운터(CNT)는 전원 온시의 인버터(N1)을 통한 리세트단(RESET)의 신호에 의해 1111(ABCD)값이 로딩되어 오아게이트(OR1)의 출력신호에 의해 상승 카운팅을 하게 된다. 이때 카운트되는 값이 카운터(CNT)의 출력단(QA, QB, QC, QD)에 나타나게 된다. 여기에서 (4e, 4f)와 같이 QA와 QB를 취하여 오아게이트(OR2)를 통하면 T2클럭 동안만“로우 ”인 ARDY 신호가 만들어진다. 이때 만들어진 ARDY신호에 의해 TW가 추가되어 마이크로 프로세서(10)가 정상적으로 인터럽트 인식신호(INTA)의 2번째 주기에서 벡터값을 취하게 된다.

상술한 바와 같이 고속 프로세서를 사용하는 멀티 프로토콜 직렬 콘트롤러에 있어서 인터럽트 인식 구간에 웨이트 신호를 추가하여 정상 동작으로 동작을 안정화 할 수 있는 이점이 있다.

Claims (5)

1. 고속 통신 인터페이싱을 위한 멀티 프로토콜 직렬 콘트롤러와 연결되는 마이크로 프로세서의 기본 클럭 레이트 상승에 따른 동작 안정화 방법에 있어서, 상기 멀티 프로토콜 직렬 콘트롤러로 부터 데이타 처리를 위한 인터럽트 인식 주기에서 상기 마이크로 프로세서의 비동기 준비상태를 체킹하는 제1과정과, 상기 제1과정에서 비동기 준비상태 논리가 제1의 상태일때 마다 상기 마이크로 프로세서 상승된 클럭 레이트에 동기하여 중앙처리장치의 머신 웨이트 신호를 발생하여 추가하는 제2과정으로 구성됨을 특징으로 하는 마이크로 프로세서에 있어 동작 안정화 방법.
2. 제1항에 있어서, 제1의 상태가“로우”인 상태를 이용함을 특징으로 하는 마이크로 프로세서에 있어 동작 안정화 방법.
3. 멀티 프로토콜 직렬 콘트롤러와, 마이크로 프로세서를 구비한 시스템의 상기 마이크로 프로세서 기본 클럭 레이트 상승에 따른 동작 안정화 회로에 있어서, 상기 마이크로 프로세서로 부터 초기화 신호를 발생하는 제1수단과, 상기 마이크로 프로세서로 부터 기본 클럭 레이트를 발생하는 제2수단과, 상기 마이크로 프로세서로 부터 발생되어 상기 멀티 프로토콜 직렬 콘트롤러로 제공되는 인터럽트 인식 신호와 상기 제2수단의 출력으로 부터 비동기 준비를 위한 동기 클럭신호를 발생하는 제3수단과, 상기 인터럽트 인식 신호에 의해 인에이블의 상기 제1수단의 신호를 기준으로 초기값을 로딩하여 제3수단의 출력을 기준으로 카운트하는 제4수단과, 상기 제4수단의 출력에 따라 상기 마이크로 프로세서의 웨이팅 추가를 위한 비동기 준비 신호를 발생하는 제5수단으로 구성됨을 특징으로 하는 마이크로 프로세서에 있어서 동작 안정화 회로.
4. 제3항에 있어서, 제1수단이 상기 마이크로 프로세서 리세트단(RESET)과 클럭단(CLK)의 입력으로 하고 상기 각 출력단을 제4수단의 클럭 로딩단(LOAD)과 연결되는 인버터 임을 특징으로 하는 마이크로 프로세서에 있어 동작 안정화 회로.
5. 제3항에 있어서, 제3수단 또는 제5수단이 오아게이트 임을 특징으로 하는 마이크로 프로세서에 있어 동작 안정화 회로.