JPH0464319B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は一連の静電気の放電から運転中のタイ
プライタ又は類似の事務器を保護する方法とその
回路に関する。

タイプライタ等の事務器は今日普通の方法でい
わゆるプログラム可能な制御ユニツトを有する。
その際少なくとも１つのマイクロプロセツサを対
象とし、マイクロプロセツサはデータバス及びア
ドレスバスを介して制御プログラムを含むROM
と可変データを収容するRAMとに接続してい
る。プログラム可能な制御ユニツトは運転回路を
介して電気的駆動装置を制御し、駆動装置は例え
ば活字相体、活字相体キヤリツジ、紙支持体等の
ような機械的装置に作用する。冒頭に述べた機械
ではインクリボンカセツトの交換、活字相体の交
換等によつて大抵機械の内部で操作が実施されな
ければならないのでそのような機械の通常合成樹
脂からつくられるハウジングは開閉可能なカバを
有する。

（従来技術） 開閉可能なカバババと関連して、タイプライタ
等の事務器でいわゆるカバスイツチを設けること
が公知である。このカバスイツチはプログラム可
能な制御ユニツトはカバの開放の際に、従つて同
時に行われる操作の直前に実施中の制御プロセス
「中断」及びカバが開いている時間中その状態を
保持する。「中断」は例えばカバスイツチがカバ
の開放の際にその回路の切換によつてマイクロプ
ロセツサを間接的に始動させ、この交換から実施
中の制御プロセスが待期ループに分岐される。待
期ループはマイクロプロセツサがカバスイツチを
介して周期的に状態変化に応答するようにさせ
る。カバが閉じると、マイクロプロセツサはこの
状態を固持し、かつ同時にいわゆる投入ルーチン
の実施後に元の制御プロセスに戻される。理解の
ために説明すれば、投入ルーチンによつて同時に
操作の間元の位置から移動される可動部分（活字
相体、活字キヤリツジ等）がまた元の位置に戻さ
れる。

前記方法の基本は一方では損傷の危険を排除す
るためにカバの開放の際に手のとどく機械部分の
始動された運動を可能な範囲で阻止し、他方では
カバの閉鎖の後に制御プロセスを以つて、「中断
された」個所から続行されることができることが
達成される。

前記の種類の操作は操作者による静電気の放電
電流による機械のアース接続した部分への火花放
電によつて、電磁的妨害放射が生ずることにつな
がる。この電磁的妨害放射によつて度々制御プロ
セスが中断された状態がレジスタ及びバツフアに
付与されるデータ、アドレス又はフラグによつて
変えられる。その結果は制御プロセスの進行の際
に得られる印字結果が所望の印字結果と一致しな
いことである。

例えば静電気の放電から火花放電によつて生じ
うる電磁波による演算装置におけるプログラムプ
ロセスの終了と関連して演算装置又は少なくとも
その部分が電磁波に対して著しく感度が低いよう
に遮断されることが公知である。更にそのような
静電気放電が危険な部分（プロセツサ）の直ぐ近
くでは行われ得ないような措置を講ずることが公
知である。このことは例えば危険範囲にある接地
された全ての金属部分の絶縁によつて行われる。

前述の措置は問題を解決するが、著しいコスト
高につながり全ての場合に適用できるわけではな
い。

演算装置と関連して、特定の欠陥の発生の際、
例えば停電の際、所定の温度を越えた場合等実施
中のプログラムをプログラムの他の処理に必要な
全てのデータ、アドレス及びフラツグが外部メモ
リに記憶されるためのいわゆる求助ルーチンに分
岐し、その結果誤りの除去の後プログラムが中断
した個所から続行されることができることが公知
である。

前記の結論から出発して、本発明の課題は機械
の操作の際にカバの開放操作の際のように一連の
静電気の放電から運転中のタイプライタ等の事務
器を保護する方法を提供することである。この課
題の解決のための方法を実施するための回路を提
供すことでもある。

課題は特許請求の範囲第１項並びに第４項及び
第５項に記載の構によつて解決される。本発明に
よる方法の有利な構成は特許請求の範囲２，３項
に記載されている。

特許請求の範囲第１項による方法の主要な利点
は最小の制御技術的コストかつ無視できる回路コ
ストで、一連の静電気の放電の影響を殆んど完全
な遮断が達成されることができることにある。

特許請求の範囲第２項の特徴による方法の構成
は実施中の制御ステツプの遮断又は制御プロセス
の後からの再現のために必要なデータ、アドレス
の後からの再現のために必要なデータ、アドレス
及びフラグの記憶のために必要な時間が一定であ
る場合は常に有利である。

これに対して特に実施中の制御ステツプの遮断
のため、しかし制御プロセスの後からの再現に必
要なデータ、アドレス及びフラグの記憶のために
も必要な時間が事情に大きく左右される場合、特
許請求の範囲第３項の特徴による方法の形態が推
奨される。

特許請求の範囲第４項及び第５項は特許請求の
範囲第１項による方法又は特許請求の範囲第１項
と第２項並びに第１項と第３項の特徴の組合せに
よる方法の実施のための簡単かつ有利な回路を開
示する。

本発明による方法及び回路の実施例を説明す
る。

（実施例） 本発明による方法の詳しい説明のために明細書
の冒頭で一般的な形で記載したように電子タイプ
ライタからの説明から始める。方法の実施のため
の２つの相異なる回路を示す第１図及び第２図の
ブロツク図に基いて、次に方法の２つの実施形態
を説明する。

第１図はタイプライタで使用されるプログラム
可能な制御ユニツト１の１部分をブロツクで示
す。マイクロプロセツサ２はデータバス３及びア
ドレス４を介してタイプライタの制御のためのプ
ログラムを有するROM５、可変データを収容す
るRAM６、入出力ポート７及びその他の図示し
ないプログラム可能な制御ユニツト１の回路要素
と接続しており、またコントロールバス８を介し
て図示しないプログラム可能な制御ユニツト１の
要素への接続部を有する。マイクロプロセツサ２
のリセツト入力はリセツト導線９にあり、リセツ
ト導線は入出力ポート並びにプログラム可能な制
御ユニツト１の図示しない他の回路要素と接続し
ている。

プログラム可能な制御ユニツト１の前記の図示
しない回路要素は例えば別のマイクロプロセツ
サ、データ伝送インタフエイス他のメモリ、キー
ボード及び運転回路等に対するインタフエイスで
あり得、これらは前記タイプライタで使用されて
おり、一般に公知である。本発明による方法の理
解のための他の回路要素は関係ないので、これら
については詳述しない。

前述の入出力ポート７によつて１つの回路が握
され、その回路によつてプログラム可能な制御ユ
ニツト１は外部導線１０，１１に応答し又は信号
を入力されることができ、リセツト導線９のよう
な制御導線は直接外部回路部分と接続している。
信号による外部導線の応答又は入力はマイクロプ
ロセツサ２がアドレスバス４を介して各々所定の
アドレスを入出力ポートに設定することによつて
行われる。このことは特定のデータバス３と特定
の他の導線１０，１１とを接続させ、データバス
はマイクロプロセツサ２によつて応答され又は信
号を入力される。

入出力ポート７は既に述べたように導線１０，
１１と接続している。導線１１は本発明による方
法にとつては重要ではないので、これ以上言及し
ない。導線１０は入出力ポート７を外部回路の点
１３と接続する。点１３はカバスイツチ１４を介
して給電電圧＋Usにされ、抵抗１５を介して接
地され及び電子回路１６の入力と接続している。
点１３のポテンシヤルはカバスイツチ１４によ
る。カバスイツチ１４は、カバが閉じた際に同様
に閉接し、その結果点１３に＋Usが存在し、か
つカバが開くと開設し、点１３にアースポテンシ
ヤルが存在する。電子回路１６の出力は導線１２
及び入出力ポート７を介してリセツト導線９に導
かれている。

電子回路１６は入力の立下りが電子回路に含ま
れる時限素子１７をトリガーするように作用す
る。調整された遅延時間の経過後電子回路１６が
その出力を介して持続―、リセツト信号を導線１
２上、従つて導線９上へも付与する。入力の立上
りによつて電子回路１６は持続―、リセツト信号
が出力に現われるや否やその出力の持続―、リセ
ツト信号を消失させる。それによつてマイクロプ
ロセツサ２に、時限素子が調整された遅延時間の
経過後は常に立上りが遅延時間の経過前に電子回
路の入力に現われるか経過後に電子回路の入力に
現われるかに拘らずリセツト信号を供給する。

以上第１図による回路の作動原理を説明したの
で、次に第１図による回路を基いて方法の実施の
ための回路を説明する。その際プログラム可能な
制御ユニツト１がRAM６の部分でありうる入力
バツフアに記憶された文字シーケンスを説明する
ことが前提となる。文字シーケンスの下に印字文
字と命令から成るシーケンスが把握され、シーケ
ンスはキーボードによつて又はデータ伝送インタ
フエースを介して入力されかつ入力バツフアに記
憶される。更に制御プログラムにはROMに含ま
れる応答ルーチンがあり、応答ルーチンによつて
マイクロプロセツサ２が入出力ポート７を介して
外部回路の点のポテンシヤルに応答する。即ち制
御プログラムは特定の間隔をおいて応答ルーチン
によつて中断される。この応答ルーチンによつて
カバスイツチ１４が開いているか閉じているかが
確認される。

前述の文字シーケンスの実施のための制御プロ
セスの間にタイプライタのカバが開くと、カバス
イツチ１４も開く。それによつてまず２つの併行
するプロセスがスタートする。

即ちスイツチ１４の開接によつて点１３に立下
りが生ずる。この立下りは電子回路１６の時限素
子１７をトリガーする。時限素子１７が調整され
る遅延時間の経過後電子回路１６はその出力に持
続―、リセツト信号を付与する。

またマイクロプロセツサ２は前記応答ルーチン
によつて、点１３に低いポテンシヤルがあること
を確認する。実施中の文字の処理の後マイクロプ
ロセツサ２はROM５にあるサブルーチンに分岐
する。このサブルーチンによつてマイクロプロセ
ツサ２は文字シーケンスの実施に必要な全てのデ
ータ、アドレス及びフラグをそのために特別に準
備された範囲に記憶し、それから待期ループに分
岐する。

時限素子１７が調整される遅延時間の選択によ
つてマイクロプロセツサ２が既に待期ループにあ
る時点にマイクロプロセツサ２のリセツト入力に
電子回路１６から発せられるリセツト信号が生じ
る。それによつてマイクロプロセツサ２はリセツ
ト信号が存在する時間の間、その状態を保つリセ
ツト状態に達する。この状態においてマイクロプ
ロセツサ２は火花放電による静電気の放電に起因
する妨害電磁波に対して影響されない。

タイプライタのカバスイツチが閉じると、スイ
ツチ１４も閉じる。点１３従つて電子回路１６の
入力の信号はそれから立上りを示し、その結果リ
セツト信号が生ずるや否や電子回路１６はその出
力のリセツト信号を消去する。リセツト信号の消
去によつてマイクロプロセツサ２は再び作動す
る。即ちマイクロプロセツサは、ROM５にある
プログラムを作動させることを可能にする出発状
態に変えかつROM５に含まれるサブルーチンに
よつてマイクロプロセツサが中断されるような制
御プロセスを再構成し、この間マイクロプロセツ
サは全てのデータ、アドレス及びフラグをRAM
５の記憶された範囲から読出しかつレジスタ及び
バツフアに書込み、そこではデータ等は制御プロ
セスの中断前の状態にある。このことが行われた
後にマイクロプロセツサ２は再び制御プロセスの
再構成のためのサブルーチンから制御プロセス自
体に分岐しかつ入力バツフアに含まれる文字シー
ケンスの処理を伴つて運転される。

前述の運転プロセスに対して、遅延時間の経過
前に電子回路１６の入力に立上りが表われる場合
も、遅延時間の経過後に発生する短いリセツト信
号はマイクロプロセツサ２が待期ループを放置す
ることを保証する。

本発明による方法の他の構成は第２図によるブ
ロツク図に示すような回路によつて実現可能であ
る。この図に示すプログラム可能な制御ユニツト
は第１図のプログラム可能な制御ユニツトの構成
相応するので説明を省略する。次に第１図とは異
なる回路部分を説明する。

プログラム可能な制御ユニツト１の入出力ポー
ト７は導線１０を介して外部回路の点１９と接続
しており、外部回路はカバスイツチ１４を介して
＋Usであつて、電子回路２０の第１入力と接続
しておりかつ抵抗１５を介して接地している。点
１９のポテンシヤル経過はカバスイツチ１４の回
路に依存し、かつ第１図の点１３のポテンシヤル
経過と同一であり、その結果それ以上の説明を省
略する。電子回路２０の第２入力並びにその力は
導線１８又は１２を介して同様にプログラム可能
な制御ユニツト１の入出力ポート７に位置する。

電子回路２０はその第１入力の立下りで電子回
路２０に含まれる持続―、リセツト信号の発生の
ための回路２１が調製される。電子回路２０の第
２入力の最初の立上りによつて調製された回路２
１がセツトされ、その結果電子回路２０の出力に
持続―、リセツト信号が現われる。電子回路２０
の第１入力の立下りは電子回路２０が所定の遅延
時間の後調製回路２１を不作動とし、その結果リ
セツト信号は発生され得ず、又はセツトされた回
路２１はリセツトされ、それによつて電子回路２
０の出力における持続―、リセツト信号はなくな
る。

第２図による回路によつて実現されるような方
法の次の記載は同様に入力がバツフアに記憶され
ている文字シーケンスがマイクロプロセツサ２に
よつて実施されることから出発する。更にこのた
めに必要な制御プログラムに応答ルーチンが所属
し、応答ルーチンはカバースイツチの切換状態を
点１９でのポテンシヤルの判別によつて周期的に
判別する。従つて前提は第１図による例の場合と
同様である。

前述の文字ケーンスの実施のための制御プロセ
スの間、タイプライタのカバが開くと、カバスイ
ツチ１４が開き、それによつてまず２つの併行す
る過程がスタートする。

― カバスイツチ１４の開接によつて点１９に立
下りが生ずる。この立下りは電子回路２０に含
まれる回路２１を調製する。

― マイクロプロセツサ２は前記応答ルーチンに
よつて点１９に低いポテンシヤルがあることを
確認する。実施中の文字の処理の後マイクロプ
ロセツサ２はROM５に含まれるサブルーチン
に分岐する。このサブルーチンによつてマイク
ロプロセツサ２は文字シーケンスのそれ以上の
実施のために必要な全てのデータ、アドレス及
びフラグを特にこのためにRAM６に記憶され
た範囲に記憶させ、それから改めて入出力ポー
ト７及び導線１０を介して点１９のポテンシヤ
ルを判別する。この点１９のポテンシヤルの新
たな判別はカバ、従つてカバスイツチ１４が尚
開いているかどうかを確認するために役立つ。

点１９にアースポテンシヤルがある（カバーが
開く）と、マイクロプロセツサ２は入出力ポート
及び導線１８を介して電子回路２０の第２入力を
高いポテンシヤルにする。それと関連した立上り
が回路２１をセツトし、その結果電子回路２０の
出力に持続―、リセツト信号が現われ、この信号
は導線１２、入出力ポート７及び導線９を介して
マイクロプロセツサ２のリセツト入力に達する。
マイクロプロセツサ２はそのリセツト状態を占
め、かつ静電気の放電の際にこれに感じない状態
になるように電磁妨害放射に対抗する。

リセツト信号がスタートした後、カバ従つてカ
バスイツチ１４が閉じると、これと関連して電子
回路２０の立上りによつてセツトされた回路２１
の消失が行われる。それによつて電子回路２０の
出力で持続―、リセツト信号がなくなる。この点
から；第１図による例においてリセツト信号の低
下と関連して記載されたと同様にマイクロプロセ
ツサ２が作動するが、それ以後の説明は省略す
る。

リセツト信号が発せられる前にカバスイツチ１
４が閉じると、点１９又は電子回路２０の第１入
力の信号の立上りは回路２１の調製を消去する。
その上マイクロプロセツサ２は点１９の上記最後
の判別では高いポテンシヤルを認める。マイクロ
プロセツサ２はリセツトを迂回して制御プロセス
の再構成のためのサブルーチンに分岐する。他の
経過は制御プロセスの再構成のためのサブルーチ
ンと関連して第１図による例で記載した経過と同
一であり、従つてここでも省略する。電子回路２
０による回路２１の調製の消去が電子回路２０の
第１入力の立上りによつて直ちに行われるのでは
なく、むしろ電子回路２０の第２入力でのマイク
ロプロセツサ２によつて同時に発せられる立上り
によつて不特定の状態が生ずることを回避するた
めに所定の時間遅延されることのみが指摘され
る。結果が「同時性」であるとその後リセツトが
始動される。

第１図及び第２図と関連して記載された前記方
法は勿論タイプライタへの使用に限られず、これ
は冒頭に述べた装置を有する全てのタイプライタ
又は類似の事務器に使用されることができる。

入力バツフアに記憶された文字シーケンスの処
理と関連した方法の記載は同様に狭く解釈される
べきではない。方法は勿論キーボボードの応答、
外部機器へのデータの伝送等のようなすべての制
御プロセスに使用される。

前述の例において本発明による方法、これはマ
イクロプロセツサのプロセスであるが、就中詳細
ではなく、むしろ比較的高い論理平面上で取扱わ
れる。このことは本発明による方法が全ての普通
のマイクロプロセツサと関連して実現されうるこ
とによつて制約される。特定のマイクロプロセツ
サと関連した方法の使用はマイクロプロセツサ制
御のための当業者には直ちに可能であり、説明を
省略する。

最後に市販のマイクロプロセツサ従つてプログ
ラム可能な制御ユニツトが前記一連の静電気の放
電に感じないことを示す、リセツト状態はこの作
用を伴う単一の状態ではない。特に給電からのマ
イクロプロセツサの分離は匹敵する作用を有し、
その結果明細書のこの点からも実施例が記載され
ているに過ぎない。相応したことが、特に入力に
おける立上り又は立下りの反作用を考慮して電子
回路１６（第１図）及び２０（第２図）の構成に
も勿論通じる。

【図面の簡単な説明】

第１図は第１ブロツク図、そして第２図は第２
ブロツク図を示す。

Claims (1)

1. 【特許請求の範囲】 １ 一連の静電気の放電から運転中のタイプライ
   タ等の事務器を保護するための方法にして、タイ
   プライタ等の事務器はプログラム可能な制御ユニ
   ツトと、ハウジングと、少なくとも１つのハウジ
   ングカバーと、少なくとも１つのカバースイツチ
   とを有し、制御ユニツトは運転回路を介して、機
   械的装置に作用する電気的駆動装置を制御し、ハ
   ウジングには少なくともプログラム可能な制御ユ
   ニツト、運転回路及び電気的駆動装置があり、ハ
   ウジングカバーを介してプログラム可能な制御ユ
   ニツト及び又は運転回路及び又は電気的駆動装置
   に完全に又は部分的に手が届くようになつてお
   り、カバースイツチはカバーの開放の際に第１状
   態変化をそしてカバーの閉鎖の際に第２状態変化
   を生じさせる方法において、 プログラム可能な制御ユニツトは制御プロセス
   の実施の間カバースイツチの第１状態変化の際実
   施中の制御ステツプを終わり、それからプログラ
   ム可能な制御ユニツトはそれ以後の制御プロセス
   を中断し、かつ実施中の制御プロセスの処理のた
   めに必要な全てのデータアドレス及びフラグを印
   字メモリ、読み取りメモリの、このために設けら
   れている範囲に記憶し、カバースイツチの第１状
   態変化が電子回路を予備調製し、電子回路はデー
   タ、アドレス及びフラグの記憶に従つてセツトさ
   れ、電子回路はセツトされた後プログラム可能な
   制御ユニツトに、制御ユニツトが一連の静電気の
   放電に抗して安定した状態に達し、電子回路は電
   子回路がカバースイツチの第２状態変化に戻され
   るまでの間プログラム可能な制御ユニツトをこの
   安定した状態に保持し、プログラム可能な制御ユ
   ニツトはそれから印字メモリ、読み取りメモリに
   記憶されたデータ、アドレス及びフラグの記憶の
   直前に支配していた制御プロセスの状態を復元
   し、そしてプログラム可能な制御ユニツトはそれ
   から制御プロセスの実施を続行することを特徴と
   する方法。 ２ 電子回路のセツトは電子回路に含まれてい
   る、プログラム可能な制御ユニツトに依存し、カ
   バースイツチの第１状態変化によつてトリガされ
   る時限素子によつて行われる、特許請求の範囲第
   １項記載の方法。 ３ 電子回路のセツトはプログラム可能な制御ユ
   ニツトによつて行われる、特許請求の範囲第１項
   記載の方法。 ４ 一連の静電気の放電から運転中のタイプライ
   タ等の事務器を保護するためであつて、タイプラ
   イタ等の事務器はプログラム可能な制御ユニツト
   と、ハウジングと、少なくとも１つのハウジング
   カバーと少なくとも１つのカバースイツチとを有
   し、制御ユニツトは運転回路を介して、機械的装
   置に作用する電気的駆動装置を制御し、ハウジン
   グには少なくともプログラム可能な制御ユニツ
   ト、運転回路及び電気的駆動装置があり、ハウジ
   ングカバーを介してプログラム可能な制御ユニツ
   ト及び又は運転回路及び又は電気的駆動装置に完
   全に又は部分的に手が届くようになつており、カ
   バースイツチはカバーの開放の際に第１状態変化
   をそしてカバーの閉鎖の際に第２状態変化生じさ
   せる方法を実施するための回路にして、プログラ
   ム可能な制御ユニツトは少なくとも１つのマイク
   ロプロセツサを有し、マイクロプロセツサはデー
   タバス及びアドレスバスを介してRAM及び
   ROMと接続しているものにおいて、 カバースイツチは一方では給電装置の極と、及
   び他方では電子回路の入力及びマイクロプロセツ
   サの入力と接続しており、電子回路はマイクロプ
   ロセツサのリセツト入力と接続しており、電子回
   路の時限素子は電子回路の入力での信号の第１フ
   ランクによつてトリガされ、電子回路は時限素子
   に調整されている遅延時間の経過後にその出力を
   介してマイクロプロセツサのリセツト入力に持続
   信号、リセツト信号を供給し、電子回路は信号が
   その出力に存在するや否やその入力における信号
   の第２フランクによつて持続信号、リセツト信号
   を消去し、電子回路の時限素子のトリガから電子
   回路の出力の持続信号、リセツト信号の発信まで
   の遅延時間は、マイクロプロセツサがカバースイ
   ツチと結合したその入力における第１電圧レベル
   によつてスタートされて、実施中の制御プロセス
   の特定部分での中断を行わせることができるよう
   に設定されていることを特徴とする回路。 ５ カバースイツチは一方では給電装置の極と、
   そして他方では電子回路の第１入力と、並びにマ
   イクロプロセツサの入力と接続しており、マイク
   ロプロセツサの出力は電子回路の第２入力への接
   続部を有し、電子回路の出力はマイクロプロセツ
   サのリセツト入力と接続しており、電子回路はそ
   の第１入力における信号の第１フランクによつて
   調製され、調製された電子回路は信号の第１のフ
   ランクによつて第２入力にセツトされ、セツトさ
   れた電子回路はその出力を介してマイクロプロセ
   ツサのリセツト入力に持続信号、リセツト信号を
   供給し、調製され又はセツトされた電子回路は信
   号の第２フランクによつてその第１入力における
   出力状態に戻され、かつ必要な場合出力における
   持続信号、リセツト信号が消去され、マイクロプ
   ロセツサは、第１電圧レベルを備えた信号によつ
   てカバースイツチと接続した入力で始動される制
   御プロセスの特定部分での中断が行われ、そして
   カバースイツチと接続した入力には第１電圧レベ
   ルが存在することを特徴とする回路。