JPS5981721A - マイクロコンピユ−タ周辺装置をアクセスする方法 - Google Patents
マイクロコンピユ−タ周辺装置をアクセスする方法Info
- Publication number
- JPS5981721A JPS5981721A JP58180921A JP18092183A JPS5981721A JP S5981721 A JPS5981721 A JP S5981721A JP 58180921 A JP58180921 A JP 58180921A JP 18092183 A JP18092183 A JP 18092183A JP S5981721 A JPS5981721 A JP S5981721A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- preprogrammed
- lead
- microinstructions
- instruction cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
本発明はマイクロコンピュータに関し、特に、マイクロ
コンピュータのサイクルタイムよシも低速のアクセスタ
イムを持つ周辺装置をマイクロコンピュータが動作させ
るための制御回路に関する。
コンピュータのサイクルタイムよシも低速のアクセスタ
イムを持つ周辺装置をマイクロコンピュータが動作させ
るための制御回路に関する。
マイクロコンピュータは、多数の人力および出力リード
と、ある程度の内部メモリを持つよう設計されている。
と、ある程度の内部メモリを持つよう設計されている。
これらの素子は、他の複雑な装置の制御システムとして
用いられることが多い。単一のマイクロコンピュータが
広範囲のシステムへの応用に用いられるため、マイクロ
コンピュータの設計者は広い汎−用件を素子に与える必
要がある。
用いられることが多い。単一のマイクロコンピュータが
広範囲のシステムへの応用に用いられるため、マイクロ
コンピュータの設計者は広い汎−用件を素子に与える必
要がある。
マイクロコンピュータは、マイクロコンピュータ・メー
カによって定義された命令セット中よりユーザが選んだ
命令列を実行することによシ必要な仕事を行う。命令セ
ットの各命令ヲマイクロコンピュータが実行するとき、
内部クロックの制御のもとに幾つかの予め定めた内部機
械状態が出現する。この内部機械状態は、マイクロ命令
としても知られておシ、これがマイクロコンピュータに
も組込まれるようになった。ユーザが指定した命令の実
行を完了するまＣに多くのマイクロ命令が実行される。
カによって定義された命令セット中よりユーザが選んだ
命令列を実行することによシ必要な仕事を行う。命令セ
ットの各命令ヲマイクロコンピュータが実行するとき、
内部クロックの制御のもとに幾つかの予め定めた内部機
械状態が出現する。この内部機械状態は、マイクロ命令
としても知られておシ、これがマイクロコンピュータに
も組込まれるようになった。ユーザが指定した命令の実
行を完了するまＣに多くのマイクロ命令が実行される。
マイクロコンピュータによって実行するためにユーザが
用意する命令列は、内部プログラムメモリまたは外部プ
ログラムメモリまたはその両方に蓄えられる。
用意する命令列は、内部プログラムメモリまたは外部プ
ログラムメモリまたはその両方に蓄えられる。
マイクロコンピュータの重要な特徴は、これを外界とリ
ンクさせるための人出力（工、１０）リードの数でδる
。どのような仕事にせよ、マイクロコンピュータはデー
タおよび制御信号を、これらのリードを介し、て入力お
よび出力しなければならない。従って、これら−のリー
ドの数、およびこれの使用方法がマイクロコンピュータ
と他の装置とのインターフェイスの容易さを決定する。
ンクさせるための人出力（工、１０）リードの数でδる
。どのような仕事にせよ、マイクロコンピュータはデー
タおよび制御信号を、これらのリードを介し、て入力お
よび出力しなければならない。従って、これら−のリー
ドの数、およびこれの使用方法がマイクロコンピュータ
と他の装置とのインターフェイスの容易さを決定する。
通常、これらのリードは周辺装置に接続され、多くの信
号がマイクロコンピュータと装置との間で順次通信され
て、その外部装置に関する動作が遂行される。
号がマイクロコンピュータと装置との間で順次通信され
て、その外部装置に関する動作が遂行される。
あるマイクロコンピュータでは、リードのあるものは予
めプログラムされたリードであると呼ばれている。マイ
クロコンピュータでは、その基本命令セット内のある単
一の命令を予めプログラムしたリードの動作を伴う一連
の多数の動作に翻訳する。これらの予めプログラムされ
たリードを伴う一連の動作は、ある程度標準化されてお
シ、メモリのような市販されている種々の周辺装置はこ
の一連の動作によってアクセスできる。またこの一連の
動作は１命令サイクル中に実行される。
めプログラムされたリードであると呼ばれている。マイ
クロコンピュータでは、その基本命令セット内のある単
一の命令を予めプログラムしたリードの動作を伴う一連
の多数の動作に翻訳する。これらの予めプログラムされ
たリードを伴う一連の動作は、ある程度標準化されてお
シ、メモリのような市販されている種々の周辺装置はこ
の一連の動作によってアクセスできる。またこの一連の
動作は１命令サイクル中に実行される。
しかし、周辺装置がプロセッサのサイクルタイムよシも
低速でしか動作しないときに問題が生じる。
低速でしか動作しないときに問題が生じる。
これに対する典型的な解決策としては、マイクロコンピ
ュータを低速化あるいは一時停止させるもの、周辺装置
を２回アクセスして最初の応答は無視するもの、周辺装
置をマイクロコンピュータの汎用■、′０リードにａｔ
ｔし、数個の命令サイクルを用いたプログラム制御のも
とて一連の動作を行わせるもの、外部回路を用いて外部
装置に対するデータのバッファリングを行うもの、等が
ある。マイクロコンピュータを遅くするのは、現在のす
う勢に反し、このアクセスのみでなくすべての動作を遅
くしてしまう。マイクロコンピュータによっては一時停
止機能を持たないものもあるとともに、いずれにせよ外
部回路を必要とする。周辺装置によっては、２回アクセ
スできないものがある。汎用の人出力リードを用いる方
法は、通常よシ多数の汎用リード全必要とするために、
よシ多くの外部回路が必要となる。周辺装置のアクセス
制御のために外部回路を使用すると、複雑にがるととも
に高価につく。
ュータを低速化あるいは一時停止させるもの、周辺装置
を２回アクセスして最初の応答は無視するもの、周辺装
置をマイクロコンピュータの汎用■、′０リードにａｔ
ｔし、数個の命令サイクルを用いたプログラム制御のも
とて一連の動作を行わせるもの、外部回路を用いて外部
装置に対するデータのバッファリングを行うもの、等が
ある。マイクロコンピュータを遅くするのは、現在のす
う勢に反し、このアクセスのみでなくすべての動作を遅
くしてしまう。マイクロコンピュータによっては一時停
止機能を持たないものもあるとともに、いずれにせよ外
部回路を必要とする。周辺装置によっては、２回アクセ
スできないものがある。汎用の人出力リードを用いる方
法は、通常よシ多数の汎用リード全必要とするために、
よシ多くの外部回路が必要となる。周辺装置のアクセス
制御のために外部回路を使用すると、複雑にがるととも
に高価につく。
従って、当業者にとっては、予め定められたアクセス命
令を持つマイクロコンピュータの制御のもとて低速の周
辺装置をアクセスする機能の必要性が増大した。
令を持つマイクロコンピュータの制御のもとて低速の周
辺装置をアクセスする機能の必要性が増大した。
発明の要旨
マイクロコンピュータの内部メモリとプロケラムスペー
スが増大するにつれ、予めプログラムされた標準的なリ
ード群を必要とし、ない部分も増加した。特定のマイク
ロコンピュータをこれらの分野でよシ使い易くするため
に、製造業者は予めプログラムされたリード群のうちの
いくつかのリードについて、ユーザが独自の制御を与え
られるようにしはじめている。
スが増大するにつれ、予めプログラムされた標準的なリ
ード群を必要とし、ない部分も増加した。特定のマイク
ロコンピュータをこれらの分野でよシ使い易くするため
に、製造業者は予めプログラムされたリード群のうちの
いくつかのリードについて、ユーザが独自の制御を与え
られるようにしはじめている。
予めプログラムしたリードに対して独自の制御が可能に
なると、ある周辺装置は完全なユーザ制御の下でアクセ
スし、他の周辺装置は同じリードを用いて特定の単一命
令によってアクセスすることが可能となる。すなわち、
マイクロコンピュータにおいて、周辺装置をアクセスす
るために単一のマイクロコンピュータサイクル中に単一
の予め定めた命令を用いる代りに、同じマイクロコンピ
ュータリードを制御するためにユーザが数個の命令を用
いることが可能である。個々のリードを制御して動作を
完了するのにはいくつかのコンピュータサイクルを必要
とするが、低速の周辺装置を低速で動作させながら、コ
ンピュータの池の命令の実行は遅くしないという利点が
ある。この構成は標準的な予め定めた単一命令によるア
クセスと共存させることができるため、高速の装置は通
常の単一命令でアクセスすると同時に、低速の装置は同
じリードを用いて複数のユーザ命令の実行によってアク
セスすることができる。低速の装置のアクセスのタイミ
ングはユーザによって正確に制御できるため、マイクロ
コンピュータのクロックに周辺装置のアクセスタイムと
は全体として無関係になる。
なると、ある周辺装置は完全なユーザ制御の下でアクセ
スし、他の周辺装置は同じリードを用いて特定の単一命
令によってアクセスすることが可能となる。すなわち、
マイクロコンピュータにおいて、周辺装置をアクセスす
るために単一のマイクロコンピュータサイクル中に単一
の予め定めた命令を用いる代りに、同じマイクロコンピ
ュータリードを制御するためにユーザが数個の命令を用
いることが可能である。個々のリードを制御して動作を
完了するのにはいくつかのコンピュータサイクルを必要
とするが、低速の周辺装置を低速で動作させながら、コ
ンピュータの池の命令の実行は遅くしないという利点が
ある。この構成は標準的な予め定めた単一命令によるア
クセスと共存させることができるため、高速の装置は通
常の単一命令でアクセスすると同時に、低速の装置は同
じリードを用いて複数のユーザ命令の実行によってアク
セスすることができる。低速の装置のアクセスのタイミ
ングはユーザによって正確に制御できるため、マイクロ
コンピュータのクロックに周辺装置のアクセスタイムと
は全体として無関係になる。
マイクロコンピュータのＩｌｏを特定のユーザの要求に
合わせることができるため、マイクロコンピュータの高
性能の仕様は、低速でないアクセスにはそのまま通用す
ることができる。
合わせることができるため、マイクロコンピュータの高
性能の仕様は、低速でないアクセスにはそのまま通用す
ることができる。
本発明とそのいくつかの目的、特徴および利点について
は、以下の実施例の説明と図面とによってよシ明確とな
ろう。
は、以下の実施例の説明と図面とによってよシ明確とな
ろう。
詳細な説明
牙１図は、たとえばインテル社のマイクロコンピュータ
８０５１のような市販のマイクロコンピュータ（１０）
が高速および低速のアクセスを交互に行うために必要な
嵯気的接続を示している。このマイクロコンピュータは
、その予めプログラムされた１９本の人出力リードのう
ちの１８本について、ユーザがプログラム制御を行うこ
とが可能である。これら１８本のリード（そのすべては
図示していない）は、周辺装置アドレスの下位８ビツト
に対応するリードＡ Ｄ Ｏ−、Ａ Ｄ ７を含んでい
る。リードＡ３−Ａ１５（すべては図示していない）は
周辺装置アドレスの上位８ビツトに対応する。リードＲ
Ｄ＊は、入力サイクル中であることを示し、その立上が
り時においてマイクロコンピュータがデータを受信する
ことを知らせる。リードＷ几＊は出力サイクルを制御し
、その立上シ時においてデータが有効であることを周辺
装置に知らせる。
８０５１のような市販のマイクロコンピュータ（１０）
が高速および低速のアクセスを交互に行うために必要な
嵯気的接続を示している。このマイクロコンピュータは
、その予めプログラムされた１９本の人出力リードのう
ちの１８本について、ユーザがプログラム制御を行うこ
とが可能である。これら１８本のリード（そのすべては
図示していない）は、周辺装置アドレスの下位８ビツト
に対応するリードＡ Ｄ Ｏ−、Ａ Ｄ ７を含んでい
る。リードＡ３−Ａ１５（すべては図示していない）は
周辺装置アドレスの上位８ビツトに対応する。リードＲ
Ｄ＊は、入力サイクル中であることを示し、その立上が
り時においてマイクロコンピュータがデータを受信する
ことを知らせる。リードＷ几＊は出力サイクルを制御し
、その立上シ時においてデータが有効であることを周辺
装置に知らせる。
これらの信号は、図の４つの装置で共用される。これら
のうちの２１固の１２と１５は十分高速で１命令アクセ
スで扱うことができるが、他の２つ、１１および１４は
低速である。
のうちの２１固の１２と１５は十分高速で１命令アクセ
スで扱うことができるが、他の２つ、１１および１４は
低速である。
注意すべきことは、これらのうちの１つの装置中の内部
位置を指定するのに８ビツトアドレスＡＤ Ｏ−ＡＤ
７ Ｌか必要としないことで６、Ｄ、マイクロコンピュ
ータ１０の上位アドレスビットの１つが所定の周辺装置
の１つを選択するのに用いられ、その装置のＯ８人力に
信号として印加されるみ リードＡＤＯ７７のプルアッ
プ低抗几〇−几７はこのマイクロコンピュータの独自の
設計のために、これらのリードをプログラム可能モード
で用いるのに必要なものである。
位置を指定するのに８ビツトアドレスＡＤ Ｏ−ＡＤ
７ Ｌか必要としないことで６、Ｄ、マイクロコンピュ
ータ１０の上位アドレスビットの１つが所定の周辺装置
の１つを選択するのに用いられ、その装置のＯ８人力に
信号として印加されるみ リードＡＤＯ７７のプルアッ
プ低抗几〇−几７はこのマイクロコンピュータの独自の
設計のために、これらのリードをプログラム可能モード
で用いるのに必要なものである。
予めプログラムされたリードＡＬＥ上の信号は、リード
ＡＤＤ−７上のアドレスが有効であることを示すもので
、この信号はユーザがプログラムできない。従って、こ
のリードは高速の装置１２および１６のみに接続されて
いる。低速のため、単一の、予め決、められている命令
ではアクセスできない装置１１および１４のリードＡＬ
Ｅには、プログラム可能汎用リードの１つであるＰｌ、
０が接続されている。別の低速または高速の周辺装置も
同様にしてマイクロコンピュータに接続できる。
ＡＤＤ−７上のアドレスが有効であることを示すもので
、この信号はユーザがプログラムできない。従って、こ
のリードは高速の装置１２および１６のみに接続されて
いる。低速のため、単一の、予め決、められている命令
ではアクセスできない装置１１および１４のリードＡＬ
Ｅには、プログラム可能汎用リードの１つであるＰｌ、
０が接続されている。別の低速または高速の周辺装置も
同様にしてマイクロコンピュータに接続できる。
牙２図は、マイクロコンピュータの累算レジスタの内容
を、高速装置１２の位置８６１（ＥＸ（１６進）に出力
するのに、ユーザが使用する単一ステップのマイクロコ
ンピュータ命令を示している。マイクロコンピュータ１
０内の別のレジスタ（ＤＰＴ几）（図示していない）の
内容は、リードＡＩＯを高レベルにするような１６ピツ
ト値に予めセットされている。この結果、装置１２０入
力Ｏ８が高レベルになる。このレジスタの他のビットは
アドレス８６ ＨＥＸ （８６Ｈ）を表わしており、リ
ードＡＬＥが高レベルになったときにリードＡＤ Ｏ−
Ａｇ ７に現われる。
を、高速装置１２の位置８６１（ＥＸ（１６進）に出力
するのに、ユーザが使用する単一ステップのマイクロコ
ンピュータ命令を示している。マイクロコンピュータ１
０内の別のレジスタ（ＤＰＴ几）（図示していない）の
内容は、リードＡＩＯを高レベルにするような１６ピツ
ト値に予めセットされている。この結果、装置１２０入
力Ｏ８が高レベルになる。このレジスタの他のビットは
アドレス８６ ＨＥＸ （８６Ｈ）を表わしており、リ
ードＡＬＥが高レベルになったときにリードＡＤ Ｏ−
Ａｇ ７に現われる。
第６図は、数個のマイクロ命令（ユーザが指定した単一
の命令の結果として実行される）の動作を単一のマイク
ロコンピュータアクビスタイム内で示すタイミング図で
ある。時刻１人において、リードＡＤＩ、ＡＤ２．およ
びＡＤｌｏが高レベルになって、装置１２の位置８６Ｈ
が指定される（リードＡ１０は装置１２のＯ８入力に接
続されている）。時刻１Ｂにおいて、リードＡＬＦＪが
高レベルになり、すぐその後でこのリードが低レベルに
戻るときにアドレスが装置１２に取シ込まれる。
の命令の結果として実行される）の動作を単一のマイク
ロコンピュータアクビスタイム内で示すタイミング図で
ある。時刻１人において、リードＡＤＩ、ＡＤ２．およ
びＡＤｌｏが高レベルになって、装置１２の位置８６Ｈ
が指定される（リードＡ１０は装置１２のＯ８入力に接
続されている）。時刻１Ｂにおいて、リードＡＬＦＪが
高レベルになり、すぐその後でこのリードが低レベルに
戻るときにアドレスが装置１２に取シ込まれる。
次に１０において、アドレスピットがリードＡＤ１．Ａ
Ｄ２から構成される装置１２に書き込むデータビットが
リードＡＤＣＩ−ＡＤ７上に出力される。累算レジスタ
が値０３Ｈを含んでいるものとすると、１Ｄにおいてり
一ドＡＤＯおよびＡＤｌが高レベルになる。時刻１Ｅに
おいて、データの書き込み準備のためにリードＷ几＊が
低レベルになる。時刻１ＦにおいてリードＷ几＊が高レ
ベルになシ、これによってデータ（リードＡＤＯ−ＡＤ
７）が装置１２の位置８６Ｈに取シ込まれる。これらの
動作は１．予め用意され足単−の命令の制御のもとで、
１命令サイクル内に処理される。
Ｄ２から構成される装置１２に書き込むデータビットが
リードＡＤＣＩ−ＡＤ７上に出力される。累算レジスタ
が値０３Ｈを含んでいるものとすると、１Ｄにおいてり
一ドＡＤＯおよびＡＤｌが高レベルになる。時刻１Ｅに
おいて、データの書き込み準備のためにリードＷ几＊が
低レベルになる。時刻１ＦにおいてリードＷ几＊が高レ
ベルになシ、これによってデータ（リードＡＤＯ−ＡＤ
７）が装置１２の位置８６Ｈに取シ込まれる。これらの
動作は１．予め用意され足単−の命令の制御のもとで、
１命令サイクル内に処理される。
第４図および第５図は、ユーザが用意した一連の命令を
示しておシ、これらは上記のマイクロ命令の動作を模擬
するものであるが、はるかに低速で行われるため、低速
の装置１１へのアクセスを可能としている。サイクル１
内の第１の命令によって、リードＡ８が高レベルになシ
、これによって装置１１のＯＳリードが付勢される。サ
イクル２における第２の命令によシ、所定の位置のアド
レス（８６Ｈ）がバスＡＤＯ−７に出力される。命令３
および４によシ、リードＰ１．０がオン・オフし、装置
１１のＡＬｇリードに対しバス上に有効なアドレスが存
在することが知らされる。
示しておシ、これらは上記のマイクロ命令の動作を模擬
するものであるが、はるかに低速で行われるため、低速
の装置１１へのアクセスを可能としている。サイクル１
内の第１の命令によって、リードＡ８が高レベルになシ
、これによって装置１１のＯＳリードが付勢される。サ
イクル２における第２の命令によシ、所定の位置のアド
レス（８６Ｈ）がバスＡＤＯ−７に出力される。命令３
および４によシ、リードＰ１．０がオン・オフし、装置
１１のＡＬｇリードに対しバス上に有効なアドレスが存
在することが知らされる。
命令５は、書き込むべきデータ（累算レジスタの内容＝
０３Ｈ）をバスＡＤＤ−７に出力する。命令６および７
はリードＷ几＊をオフ・オンにし、装置１１に対してデ
ータが存在することを知らせる。命令８は装置１１の選
択を解除する。Ｉ１０リードに影響を与えない他の命令
（たとえばＮＯＰ ）を上記の命令内に挿入することに
よシ、上のアクセスシーケンスの時間を任意に引き伸ば
すこともできる。
０３Ｈ）をバスＡＤＤ−７に出力する。命令６および７
はリードＷ几＊をオフ・オンにし、装置１１に対してデ
ータが存在することを知らせる。命令８は装置１１の選
択を解除する。Ｉ１０リードに影響を与えない他の命令
（たとえばＮＯＰ ）を上記の命令内に挿入することに
よシ、上のアクセスシーケンスの時間を任意に引き伸ば
すこともできる。
低速の装置へのアクセスを制御する命令は、マイクロコ
ンピュータの内部メモリ（１（Ｓ）に入れる必要がある
。これはＩ 、／ ０部の命令の取シ出しと、多ステッ
プ周辺装置アクでスルーチンとの干渉を防止するためで
ある。これらの命令群は、単一のユーザ命令または複数
個のユーザ命令によって使われる。マイクロコンピュー
タは工、７０部の使用を制御し、複数命令のアクセスと
の干渉を防止する。
ンピュータの内部メモリ（１（Ｓ）に入れる必要がある
。これはＩ 、／ ０部の命令の取シ出しと、多ステッ
プ周辺装置アクでスルーチンとの干渉を防止するためで
ある。これらの命令群は、単一のユーザ命令または複数
個のユーザ命令によって使われる。マイクロコンピュー
タは工、７０部の使用を制御し、複数命令のアクセスと
の干渉を防止する。
結論
低速の装置へのアクセスを制御するのに用いられるユー
ザ定義の命令群の個々の命令は、その順序で実行される
必要のないことに注意すべきでおる。部分的なアクセス
を行い、これを後で完成させるものとし、その間にマイ
クロコンピュータの動作を入れて、ユーザのプログラム
または予め定めたプログラム制御の下でリードを用いる
こともできる。
ザ定義の命令群の個々の命令は、その順序で実行される
必要のないことに注意すべきでおる。部分的なアクセス
を行い、これを後で完成させるものとし、その間にマイ
クロコンピュータの動作を入れて、ユーザのプログラム
または予め定めたプログラム制御の下でリードを用いる
こともできる。
ここでは、マイクロコンピュータのリードをユーザプロ
グラム可能モードで動作させるために、アドレスデータ
バスに外部プルアップ抵抗を必要としたが、バスをユー
ザプログラム可能モードで用いるのに、外部回路を全く
必要トしないマイクロコンピュータを設計することも可
能である。また、ＡＬＥリードを含むすべての予めプロ
グラムされたリードに対して、ユーザがプログラム制御
を行うことを可能とすることもできる。
グラム可能モードで動作させるために、アドレスデータ
バスに外部プルアップ抵抗を必要としたが、バスをユー
ザプログラム可能モードで用いるのに、外部回路を全く
必要トしないマイクロコンピュータを設計することも可
能である。また、ＡＬＥリードを含むすべての予めプロ
グラムされたリードに対して、ユーザがプログラム制御
を行うことを可能とすることもできる。
第１図は、マイクロコンピュータと周辺装置に接続され
たその人出力リードの回路図、牙２図は、マイクロコン
ピュータが高速の装置に出力するのに必要な単一の命令
を示す図、 第６図は、単一の命令の実行中の入出力リードの状態を
示す図、 第４図および第５図は低速の装置に出力するのに必要な
複数の命令と、その実゛朽中の人出力リードの状態を示
す図である。 〔主要部分の符号の説明〕
たその人出力リードの回路図、牙２図は、マイクロコン
ピュータが高速の装置に出力するのに必要な単一の命令
を示す図、 第６図は、単一の命令の実行中の入出力リードの状態を
示す図、 第４図および第５図は低速の装置に出力するのに必要な
複数の命令と、その実゛朽中の人出力リードの状態を示
す図である。 〔主要部分の符号の説明〕
Claims (1)
- 【特許請求の範囲】 １、 アクセスタイムがマイクロコンピュータの通常の
命令サイクルタイムよシも低速であるような装置を含む
周辺装置に対してあらかじめプログラムされたリードを
介して該マイクロコンピュータからアクセスする方法に
おいて、 該装置のあるものについては、該マイクロコンピュータ
の単一命令サイクル内において該マイクロコンピュータ
の内部クロックに従ったタイミングを持つアクセス制御
信号を該あらかじめプログラムされたリードに印加する
ステップと、 池の低速の該装置については、第１のマイクロコンピュ
ータ命令サイクルにおいて第１のアクセス制御信号部分
群を該あらかしめプログラムされたリードに印加し、ま
たこれに続く該マイクロコンピュータ命令サイクルにお
いて他の部分群の該アクセス制御信号を該あらかじめプ
ログラムされたリードに印〃ｌするステップとを特徴と
する方法。 ２、特許請求の範囲第１項に従った方法において、最初
に述べた該印加ステップ中に、あらかじめ定めた一群の
マイクロ命令が実行され、該マイクロ命令の各々が該あ
らかじめプログラムされたリード上の信号を制御し、か
つ該あらかじめ定めた一群のマイクロ命令が単一の命令
サイクル中に実行されることを特徴とする方法。 ６、 特許請求の範囲第２項に従った方法において、該
あらかじめ定めた一群のマイクロ命令が該マイクロコン
ピュータ内に蓄えられ、外部信号制御に従って呼び出さ
れることを特徴とする方法。 ４、 特許請求の範囲第１項に従った方法において、該
アクセス制御信号部分群が、別々に用意されたユーザ命
令の制御のもとで、別々のマイクロコンピュータクロッ
クサイクル中に該マイクロコンピュータによって順次作
られることを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/674,020 US4583473A (en) | 1983-09-30 | 1984-11-21 | Pattern cam selecting device of a sewing machine |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/428,874 US4486833A (en) | 1982-09-30 | 1982-09-30 | Microprocessor peripheral control circuit |
| US428874 | 1989-10-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5981721A true JPS5981721A (ja) | 1984-05-11 |
Family
ID=23700741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180921A Pending JPS5981721A (ja) | 1982-09-30 | 1983-09-30 | マイクロコンピユ−タ周辺装置をアクセスする方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4486833A (ja) |
| JP (1) | JPS5981721A (ja) |
| CA (1) | CA1193744A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163132A (en) * | 1987-09-24 | 1992-11-10 | Ncr Corporation | Integrated controller using alternately filled and emptied buffers for controlling bi-directional data transfer between a processor and a data storage device |
| US5305452A (en) * | 1987-10-23 | 1994-04-19 | Chips And Technologies, Inc. | Bus controller with different microprocessor and bus clocks and emulation of different microprocessor command sequences |
| US5247636A (en) * | 1990-05-31 | 1993-09-21 | International Business Machines Corporation | Digital processor clock circuit |
| GB2265480B (en) * | 1992-03-24 | 1995-11-01 | Technophone Ltd | Microprocessor controlled apparatus |
| US5280587A (en) * | 1992-03-31 | 1994-01-18 | Vlsi Technology, Inc. | Computer system in which a bus controller varies data transfer rate over a bus based on a value of a subset of address bits and on a stored value |
| US5481675A (en) * | 1992-05-12 | 1996-01-02 | International Business Machines Corporation | Asynchronous serial communication system for delaying with software dwell time a receiving computer's acknowledgement in order for the transmitting computer to see the acknowledgement |
| US5752216A (en) * | 1994-07-06 | 1998-05-12 | Dimensions International, Inc. | Non-intrusive data interface system for air traffic control |
| US5913075A (en) * | 1997-03-25 | 1999-06-15 | International Business Machines Corporation | High speed communication between high cycle rate electronic devices using a low cycle rate bus |
| US6101561A (en) * | 1998-02-06 | 2000-08-08 | International Business Machines Corporation | System for providing an increase in digital data transmission rate over a parallel bus by converting binary format voltages to encoded analog format currents |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4050096A (en) * | 1974-10-30 | 1977-09-20 | Motorola, Inc. | Pulse expanding system for microprocessor systems with slow memory |
-
1982
- 1982-09-30 US US06/428,874 patent/US4486833A/en not_active Expired - Lifetime
-
1983
- 1983-09-26 CA CA000437526A patent/CA1193744A/en not_active Expired
- 1983-09-30 JP JP58180921A patent/JPS5981721A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4486833A (en) | 1984-12-04 |
| CA1193744A (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| US5701417A (en) | Method and apparatus for providing initial instructions through a communications interface in a multiple computer system | |
| US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| CA1193026A (en) | Variable cycle-time microcomputer | |
| JPS62180427A (ja) | プログラム制御回路 | |
| JPS6053899B2 (ja) | デ−タ処理システム | |
| JPS5981721A (ja) | マイクロコンピユ−タ周辺装置をアクセスする方法 | |
| US4667285A (en) | Microcomputer unit | |
| US4628450A (en) | Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor | |
| EP0335502A2 (en) | Microcontroller and associated method | |
| JPH0391195A (ja) | メモリ回路 | |
| KR940011045B1 (ko) | 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법 | |
| JPH0626305B2 (ja) | ダブルメモリ構成のパルスプログラマ− | |
| JP3036590B2 (ja) | 外部デバイス制御回路 | |
| JPH05334234A (ja) | 高速ｄｍａ転送装置 | |
| JPS59189435A (ja) | デ−タ転送制御装置 | |
| JPH0635794A (ja) | コンピュータシステムにおけるタイミング制御方法及びその装置 | |
| EP0419904A2 (en) | Method and system for controlling CPU wait time in computer capable of connecting externally provided input/output controller | |
| JPH05225045A (ja) | シーケンスコントローラ | |
| JPH02245826A (ja) | 命令制御装置 | |
| JPH0287254A (ja) | 外部メモリアクセスシステム | |
| JPS636654A (ja) | Ｃｐｕの待ち制御回路 | |
| JPH02176959A (ja) | バス選択回路 | |
| JPH0750157B2 (ja) | パタ−ン発生器 | |
| JPH04227551A (ja) | アクセス制御回路 |