JP2559639Y2

JP2559639Y2 - 電源供給制御装置

Info

Publication number: JP2559639Y2
Application number: JP1991044461U
Authority: JP
Inventors: 秀行安藤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-06-13
Filing date: 1991-06-13
Publication date: 1998-01-19
Anticipated expiration: 2006-06-13
Also published as: JPH04136726U

Description

【考案の詳細な説明】

【０００１】

【考案の属する技術分野】本考案は、画像処理装置等の
電子機器への電源供給を制御する電源供給制御装置に関
し、更に詳しくは、電源スイッチに並列接続された電磁
リレーを有するもので電源遮断時における誤動作を防止
する電源供給制御装置に関する。

【０００２】

【従来の技術】例えば、この種の電源供給制御装置は図
４に示す様な回路構成をとることにより電源遮断時の誤
動作を防止している。即ち、電源スイッチ(１１)をＯＮ
すると制御部(３)はパワーオンリセット信号をフリップ
フロップ回路(６)のクロック端子Ｋへ入力させて、当該
フリップフロップ回路の出力端子Ｑは、ハイレベルに保
持される。従ってフリップフロップ回路(６)に接続され
ているダーリントントランジスタ(７)をＯＮ状態にし
て、これに接続されている電磁リレー(１０)の制御コイ
ル(１０ａ)へ電流を流してリレー接点(１０ｂ)を閉じ
る。これ以後はリレー接点(１０ｂ)の閉状態が保持され
ているので、電源スイッチを誤ってＯＦＦにしても電源
供給部(２)への電源は遮断されず、不所望なスイッチ操
作による回路の誤動作を防止している。そして電源遮断
時には、電源スイッチをＯＦＦした後、制御部３の制御
プログラムでフリップフロップ回路(６)のクリア端子Ｃ
をローレベルにすることにより、ダーリントントランジ
スタ(７)をＯＦＦ状態にして制御コイル(１０ａ)への電
流を遮断してリレー接点(１０ｂ)を開いて電源供給部
(２)への電源を遮断している。

【０００３】

【考案が解決しようとする課題】しかしながら、制御プ
ログラムでフリップフロップ回路(６)のクリア端子Ｃを
ローレベルにして、フリップフロップ回路(６)の出力端
子Ｑはローのレベルとなり、ダーリントントランジスタ
(７)をＯＦＦ状態にして制御コイル(１０ａ)への電流を
遮断してリレー接点(１０ｂ)を開いた場合、回路電圧が
徐々に低下していき、何らかの原因でパワーオンリセッ
ト信号が出力されるとパワーオンリセット信号の立ち上
がり変化が立ち上がり信号としてフリップフロップ回路
(６)のクロック端子Ｋに入力され、クロック端子Ｋがハ
イレベルになり、前述した電源ＯＮ時と同様に出力端子
Ｑがハイのレベルになるので、ダーリントントランジス
タ(７)がＯＮ状態になる結果、電磁コイル(１０ａ)に電
流が流れリレー接点(１０ａ)が閉じるというような誤動
作が発生する。これは、短期間での電源ON、ＯＦＦの繰
り返しと同様の状態であって、電源回路内の突入電流保
護回路の破壊等の好ましくない影響が発生する。

【０００４】本考案は上記問題点に鑑みてなされたもの
であって、電源遮断時に電磁リレー(１０)のリレー接点
(１０ｂ)が閉じるというような誤動作を起さない電源供
給制御装置を提供するものである。

【０００５】

【課題を解決するための手段】本考案に係る電源供給制
御装置は、電磁リレーのリレー接点が電源スイッチに並
列接続され、電子機器への電源供給を制御する電源供給
制御装置において、前記電子機器各部へ電源供給する電
源供給部と、前記電源スイッチに備えられた電源スイッ
チのＯＮ、ＯＦＦ操作の状態を検出する検出手段と、前
記電磁リレーのリレーＯＦＦを指示する為の信号が入力
されるクリア端子を有するフリップフロップ回路と、前
記フリップフロップ回路の出力端子に接続されたダーリ
ントントランジスタと、前記検出手段によって電源スイ
ッチのＯＦＦ操作が検出された場合には、前記フリップ
フロップ回路のクロック端子Ｋをローレベルに制御する
制御部と、を具備して、前記ダーリントントランジスタ
の出力端子は、電源スイッチと並列接続された前記電磁
リレーの制御コイルに接続されて、前記電磁リレーのリ
レー接点を制御することを特徴とするものである。また
前記フリップフロップ回路のクロック端子には２入力の
ＮＡＮＤゲートの出力端子が接続され、前記制御部は、
前記NANDゲートへパワーオンリセット信号とスイッチ検
出信号とを出力するように制御する制御部であることを
特徴とするものである。また前記制御部は、前記フリッ
プフロップ回路のデータ端子にスイッチ検出信号が入力
されるように制御する制御部である、ことを特徴とする
ものである。

【０００６】

【作用】本考案の電源供給制御装置は電源スイッチのＯ
ＦＦ時にフリップフロップ回路のクロック端子Ｋをロー
レベルに制御するように構成したので、電源ＯＦＦ時に
パワーオンリセット信号が発生してもトランジスタは非
導通状態を保持するので電磁リレーのリレー接点は開状
態を保持する。

【０００７】

【実施例】図1は本考案の第1の実施例を示すブロック
図、図2は第1の実施例における信号のタイミングチャー
ト示すブロック図、及び図3は本考案の第２の実施例を
示すブロック図である。図1において、(１)は交流電
源、(２)は電子機器各部への電源供給を行う電源供給部
で、各種の電源回路から構成される。(３)は電子機器全
体の制御を行う制御部、(４)は2つの接点(４ａ)、(４
ｂ)を有する電源スイッチで、その一方の接点(４ａ)を
閉じることにより交流電源(１)から電源供給部(２)へ電
源が供給される。また本実施例では電源スイッチ(４)の
他方の接点(４ｂ)を電源スイッチ(４)のＯＮ、ＯＦＦ状
態の検出手段として用いており、該検出結果は、制御部
(３)で利用される。(５) は2入力の、ＮＡＮＤゲート
で、出力側をフリップフロップ回路(６)のクロック端子
Ｋに接続され、フリップフロップ回路(６)はハイレベル
の信号が入力されるとその立ち上がり変化でセット動作
される。またそのクリア端子Ｃはアクティブローで動作
するものであり、電磁リレー(１０)のＯＦＦを指示する
場合に、制御部(３)によりフリップフロップ回路(６)の
クリア端子Ｃに信号が入力されてリセット動作するよう
になっている。またかかるフリップフロップ回路(６)の
出力端子Ｑはダーリントントランジスタ(７)に接続され
ている。そしてダーリントントランジスタ(７)は、ダイ
オード(８)及びコンデンサー(９)を介して電源スイッチ
(４)と並列接続された電磁リレー(１０)の制御コイル
(１０ａ)に接続され、電磁リレー(１０)のリレー接点
(１０ｂ)の一端を交流電源に接続するとともに他端を電
源供給部(２)に接続している。即ち電源スイッチ(４)を
ＯＦＦにしてもリレー接点(１０ｂ)が閉状態である限り
電源が遮断されないようになっている。以下、図2を参
照して前述したように構成された本考案の実施例装置の
回路動作を説明する。電源スイッチ(4)をＯＮにして接
点(４ａ)を閉じると、接点(４ｂ)が電源スイッチ(４)の
ＯＮ状態を検出して制御部(３)に通知する。制御部(３)
は、スイッチ検出信号(アクティブローレベル)及びパワ
ーオンリセット信号(アクティブローレベル)とを、ＮＡ
ＮＤゲート(５)に入力するので、ＮＡＮＤゲート(５)
の入力信号はともにハイレベルで受け付けられてＮＡＮ
Ｄゲート(５)の出力信号がローレベル(ハイレベルの否
定)となって、フリップフロップ回路(６)のクロック端
子Ｋは先ずローレベルに設定される。パワーオンリセッ
ト終了後は、パワーオンリセット信号はインアクティブ
ハイとなり、ＮＡＮＤゲート(５)の出力信号がハイレベ
ル(入力信号がともにローではないので)となって、フリ
ップフロップ回路(６)のクロック端子Ｋはハイレベルに
反転するので、この時の立ち上がり変化によりフリップ
フロップ回路(６)の出力端子Qはハイレベルに変わり、
その結果ダーリントントランジスタ(７)がＯＮ状態にな
り、従って、制御コイル(１０ａ)に電流が流れてリレー
接点(１０ｂ)が閉じる。次に電源スイッチ(４)をＯＦＦ
にした場合には、制御部(３)によりフリップフロップ回
路(６)のクリア端子Ｃにローレベル信号を入力してフリ
ップフロップ回路(６)をリセットすると、フリップフロ
ップ回路(６)のクリア端子Ｃはローレベルになるのでフ
リップフロップ回路(６)の出力端子Ｑはローレベルとな
る。従って、ダーリントントランジスタ(７)がＯＦＦに
なる結果、制御コイル(１０ａ)へ電流が流れず、リレー
接点(１０ｂ)が開き、電源供給部（２）への電源が遮断
される。電源が遮断されると回路電圧が徐々に低下して
いき、この時何らかの原因でパワーオンリセット信号が
発生してパワーオンリセット信号が変化しても、電源ス
イッチ(４)が既にＯＦＦ状態であるのでスイッチ検出信
号はインアクティブハイレベルである。従って、フリッ
プフロップ回路(６)のクロック端子Ｋはローレベルに保
持され、フリップフロップ回路(６)の出力端子Ｑはロー
レベルに保持されて、ダーリントントランジスタ(７)が
ＯＦＦ状態であり、よって電磁リレー(１０)のリレー接
点(10ｂ)は開状態に保持されたままとなり、電源は遮断
された状態を保持している。図３は本考案の第２の実施
例を示すブロック図である。第２の実施例では、電源ス
イッチ(４)をＯＮにするとスイッチ検出信号はフリップ
フロップ回路(６)のデータ端子Ｄに、パワーオンリセッ
ト信号はクロック端子Ｋに入力される。パワーオンリセ
ット信号は、パワーオンリセット終了後インアクティブ
ハイレベルになる。その時の立ち上がり変化が立ち上が
り信号としてフリップフロップ回路(６)のクロック端子
Ｋへ入力され、クロック端子Ｋはハイレベルになるの
で、出力端子Ｑはハイレベルになる。従ってダーリント
ントランジスタ(７)がＯＮ状態になり、制御コイル(10
ａ)に電流が流れて、リレー接点(10ｂ)が閉じる。電源
スイッチ(４)をＯＦＦにした場合には、第1の実施例と
同様に電源が遮断され回路電圧が低下していくが、何ら
かの原因でパワーオンリセット信号が発生してパワーオ
ンリセット信号がインアクティブハイからアクティブロ
ーレベルへと変化しても、スイッチ検出信号は電源スイ
ッチ(４)が既にＯＦＦ状態であってインアクティブハイ
レベルであり、フリップフロップ回路(６)のデータ端子
Ｄはローレベルである。従って、フリップフロップ回路
(６)のクロック端子Ｋはローレベルに保持され、フリッ
プフロップ回路(６)の出力端子Ｑはローレベルに保持さ
れて、ダーリントントランジスタ(７)はＯＦＦ状態であ
る。よってリレー接点(10ｂ)は開状態を保持し、電源は
遮断されたままである。

【０００８】

【考案の効果】以上説明してきたように、本考案によれ
ば、電源遮断時にパワーオンリセット信号が発生した場
合でも、電磁リレーのリレー接点が閉じられるというよ
うな誤動作を防止するので、電子機器の電源遮断時の安
全性を確保できるものである。

【図面の簡単な説明】

【図１】本考案の第1の実施例を示すブロック図であ
る。

【図２】本考案の第1の実施例における信号のタイミン
グチャートを示す模式図である。

【図３】本考案の第２の実施例を示すブロック図であ
る。

【図４】従来例を説明するブロック図である。

【符号の説明】

１交流電源２電源供給部３制御部４電源スイッチ４ａ接点ａ４ｂ接点ｂ５ＮＡＮＤゲート６フリップフロップ回路７ダーリントントランジスタ８ダイオード９コンデンサー１０電磁リレー１０ａ制御コイル１０ｂリレー接点

Claims

(57)【実用新案登録請求の範囲】

【請求項１】電磁リレーのリレー接点が電源スイッチ
に並列接続され、電子機器への電源供給を制御する電源
供給制御装置において、前記電子機器各部へ電源供給する電源供給部と、前記電源スイッチに備えられた電源スイッチのＯＮ、Ｏ
ＦＦ操作の状態を検出する検出手段と、前記電磁リレーのリレーＯＦＦを指示する為の信号が入
力されるクリア端子を有するフリップフロップ回路と、前記フリップフロップ回路の出力端子に接続されたダー
リントントランジスタと、前記検出手段によって電源スイッチのＯＦＦ時に、前記
フリップフロップ回路のクロック端子をローレベルに制
御する制御部と、を具備して、前記ダーリントントランジスタの出力端子は、電源スイ
ッチと並列接続された前記電磁リレーの制御コイルに接
続されて、前記電磁リレーのリレー接点を制御すること
を特徴とする電源供給制御装置。
【請求項２】前記フリップフロップ回路のクロック端子
には２入力のＮＡＮＤゲートの出力端子が接続され、前
記制御部は、前記NANDゲートへパワーオンリセット信号
とスイッチ検出信号とを出力するように制御することを
特徴とする請求項１記載の電源供給制御装置。
【請求項３】前記制御部は、前記フリップフロップ回路
のデータ端子にスイッチ検出信号が入力されるように制
御する、ことを特徴とする請求項１記載の電源供給制御装置。