JPH01310421A - 誤信号出力防止回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の電源から電力の供給を受けている電
子回路が、この電源の変動の影響を受けて誤信号を出力
するのを防止する回路に関する。

〔従来の技術〕

電子回路では、この回路に使用している半導体素子の種
類や定格に対応して、たとえば直流５ボルトや直流１５
ボルトなど複数の電圧が使用され、またこの電子回路で
処理された信号に対応したリレーを駆動するために直流
２４ボルトを使用するなど、各種の電圧を必要とし、こ
れらの電圧を発生するべく、別個の電源を用意しなけれ
ばならない。

また各種の信号相互間、あるいは入力と出力との間を絶
縁する必要がある場合には、たとえ電圧が同一であって
も、この絶縁の前と後とでは別個のｆｉｉｌｌＸを用意
しなければならない。

第４図は２つの電源装置を備えた電子回路の従来例を示
した回路図である。

この第４図に示す従来例回路において、第１信号処理手
段としての信号ランチ回路３にはデータバス信号Ａと書
込み信号Ｂとが入力され、当該信号ラッチ回路３におい
て信号処理がなされたのち、Ｃなる信号を出力するので
あるが、この信号ラノ千回路３を動作させるために、直
流５ボルトの電力が第】電源装置２から供給されるよう
になっている。

一方、この信号Ｃを接点信号に変換するために、第２信
号処理手段としての出力トランジスタ５と出力リレー６
との直列回路が設けられていおり、この信号Ｃに対応し
て出力リレー６の接点７がオンまたはオフとなるのであ
るが、この出力トランジスタ５と出力リレー６とを動作
させるために、直流２４ボルトを出力する第２電源装置
を設けている。また信号ラッチ回路３と出力トランジス
タ５との間を絶縁するために、両者の間にはホトカプラ
４を設けている。

この第４図に示す従来例回路の動作は次のとおりである
。すなわち、データバス信号Ａと書込み信号Ｂとは、図
示していないマイクロプロセンサで制御されていて、書
込み信号Ｂが論理Ｈの状態で、かつデータバス信号Ａが
論理Ｈの場合に、信号ラッチ回路３の出力は論理Ｈの状
態になって、その後に書込み信号Ｂが論理りになると、
データバス信号Ａの状態には無関係にこの信号ランチ回
路３の出力は論理Ｈの状態を保持する。また書込み信号
Ｂが論理トＩの状態でデータバス信号Ａが論理りの場合
には、信号ランチ回路３の出力は論理りの状態となり、
その後に書込み信号Ｂが論理りになると、データバス信
号Ａには無関係に論理りの状態を保持することになる。

この信号ラッチ回路３の出力が論理りになると、ホトカ
プラ４の１次側にあるホトダイオードに電流が流れて、
２次側にあるホトトランジスタが導通するので、出力ト
ランジスタ５が導通して出力リレー６を駆動し、リレー
接点７がオンとなる。

また信号ラッチ回路３の出力が論理Ｈの状態にあれば出
力リレー６は駆動されず、従ってリレー接点７はオフで
ある。

ｒ発明が解決しようとする課題〕 上述の第４図に示す回路は、それぞれの電源装置の出力
電圧が正常である場合には正規の動作をするのであるが
、これら電源装置への入力電源を開路したり、入力電源
が停電した場合などでは、これら電ｔＡ装置の出力電圧
が低下する。この電圧低下が信号ラッチ回路３を構成し
ている素子、たとえば集積回路の動作保証値以下になる
と、これらの回路が正常に動作することは期待できない
。

更にこのときに第２ｉｉｔ源装置日の出力電圧が出力リ
レー６の最低動作電圧よりも高い値に維持されているよ
うな場合には、リレー接点７からは誤まった接点信号を
出力してしまう重大な欠点を有している。

第５図は第４図に示す従来例回路で電源電圧低下時に誤
１３号を出力する一例をあられしたタイムチャートであ
って、第５図（イ）は第１電源装置２と第２電源装置８
の電圧の変化、第５図（ロ）は信号ランチ回路３の出力
信号Ｃの変化、第５図（ハ）は出力リレー６の電圧の変
化、第５図（ニ）はリレー接点７の動作を、それぞれが
あられしている。

二の第５図において、第１電源装置２と第２電源装置８
とに電力を供給している電源が、時刻Ｔ１に停電すると
、それぞれの電源装置の出力電圧は徐々に低下するが、
この低下の度合いは、負荷の大小や電源装置時定数の差
などにより一様ではない。しかしこの停電により、デー
タバス信号Ａまたは書込み信号Ｂに異常を生じ、あるい
は信号ラッチ回路３が誤動作をして、Ｔ２なる時刻にこ
の信号ラッチ回路３の出力信号Ｃが論理１、に変化をし
たときに、第２電源回路８の出力電圧の低下が僅かであ
って出力リレー６を動作させるに十分な値であると、こ
の出力リレー６が励磁されてリレー接点７がオンとなる
誤信号を出力することとなる。

このような不都合を回避するために、たとえば電源を投
入する場合にはまず第２電源装置８の出力電圧である２
４ボルトが確立したのちに第１電源装置２の出力電圧５
ポルトを確立させる手順にするとともに、電源切りの場
合は電源停電の場合も含めて、直流２４ボルトが消滅し
たことを確認したのちに、直流５ボルトが断となる手順
の制御回路を構成していた。そのためにこのような制御
回路が余分に大要であり、装置を複雑高価なものにする
欠点を有している。

そこでこの発明の目的は、複数の電源装置を有する電子
回路で、供給電源の入・切や停電に伴って誤まった信号
を出力するのを簡単な装置で回避できるようにすること
にある。

〔課題を解決するための手段〕

上記の目的を達成するために、この発明の誤信号出力防
止回路は、アナログまたはデジタル信号を入力してこれ
を処理する第１信号処理手段と、この第１信号処理手段
が出力する信号を入力してこれを処理する第２信号処理
手段と、これら信号処理手段に動作電力を供給する別個
の電源装置とを備えた回路において、常時は入力端と出
力端との間は低いインピーダンスであるが、この第１信
号処理手段用の電源装置電圧が所定値以下に低下すれば
、入出力間のインピーダンスが高い値に変化するトライ
ステートロジックを前記第１信号処理手段の信号出力回
路に直列に挿入するものとする。

（作用〕 この発明は、電源の入・切や停電などの過渡的な状態で
電圧が所定値以下に低下したことを検出すると、制御信
号を伝送する回路を強制的に高いインピーダンスに変化
させることで、この回路の前段の電子装置に誤動作が生
じても、それによる誤信号が次段へ伝達されないように
して、誤信号が出力してしまうのを防止するものとする
。

〔実施例〕

第１図は本発明の第１の実施例をあられした制ｊｎ回路
図である。

この第１図において、第１信号処理手段としての信号ラ
ンチ回路３は第１電ａ装置２から電力の供給を受けて、
データバス信号Ａと書込み信号Ｂとを入力し、その結果
としての制御信号Ｃを出力していることと、第２信号処
理手段としての出力トランジスタ５と出力リレー６との
回路は第２電源装置Ｂからの電力の供給を受けるととも
に、前述の制御信号Ｃをホトカプラ４を介して入力し、
その結果がリレー接点７のオンまたはオフで出力される
ようになっているのは、第４図で既述の従来例回路の場
合と同じである。

本発明においては、信号ラッチ回路３とホトカプラ４と
の間にトライステートロジック　１２が挿入されており
、このトライステートロジック１２の入力端と出力端と
の間のインピーダンスが、第１電源装置２の出力電圧を
検出している電圧検出回路１１　の信号によって変化す
るようになっている。

すなわち、このトライステートロジック　１２の入出力
間インピーダンスは、常時は低い値となっているので、
信号Ｃが論理りの状態になれば、ホトカプラ４を介して
出力トランジスタ５にこの信号が送出される。しかし第
１電源装置２の出力電圧を監視している電圧検出回路１
１が電圧の低下を検出すると、トライステートロジック
　１２に信号を送ってこれのインピーダンスを高い値に
変化させるので、信号ラッチ回路３が出力する信号Ｃが
誤まって論理りに変化しても、このトライステートロジ
ック　１２の出力信号りは論理りとはならない。従って
リレー接点７もオフ状態を継続することになり、誤信号
が出力するのを防止している。

第２図は第１図に示す第１実施例回路の動作をあられし
たタイムチャートであって、第２図（イ）は第１電源装
置２と第２電源装置８の電圧の変化１、第２図（ロ）は
信号ラッチ回路３の出力信号Ｃの変化、第２図（ハ）は
トライステートロジック　１２の出力信号りの変化、第
２図（ニ）は出力リレー６の電圧の変化、第２図（ホ）
はリレー接点７の動作を、それぞれがあられしている。

この第２図であきらかなように、たとえばＴ１なる時刻
に停電が発生して第１・第２電源装置の電圧低下が生し
て、Ｔ２なる時刻に信号ラッチ回路３から誤まって論理
り信号が出力されても、その時点ではトライステートロ
ジック　１２は既に高インピーダンスとなっているので
、出力リレー６に電圧は印加されず、従ってリレー接点
７はオフ状態を維持して、誤信号の出力を阻止している
ことがわかる。

第３圓は本発明の第２の実施例をあられした制′４′ｎ
回路図であるが、この第２実施例回路ではダイオード１
３がトライステートロジック　１２に直列に接続されて
いるのを除けば、これ以外のもの、すなわち第１電源装
置２）信号ラッチ回路３、ホトカプラ４、出力トランジ
スタ５、出力リレー６、リレー接点７、第２電源装置８
、電圧検出回路１１およびトライステートロジック　１
２の名称・用途・機能は、すべて第１図で既述の第１実
施例回路と同しであるから、これらの説明は省略する。

第３図に示すように、トライステートロジック１２にダ
イオード１３を直列接続することで、このトライステー
トロジック　１２が当８亥ダイオード１３の順電圧降下
分によりも高い電圧で正常に動作すればよいことになる
ので、このトライステートロジック　１２の構成を簡単
にすることができる。

なお上述の第１図と第３図の実施例回路に使用する電圧
検出回路１１　とトライステートロジック１２　とは、
電圧の大幅な低下に対しても正常な動作ができるように
しておくことは勿論であり、このトライステートロジッ
ク１２　として、たとえば電界効果トランジスタ（ＦＥ
Ｔ）を利用したアナログスイッチを通用できる。また電
圧検出回路１１を第１電源装置２の出力側に接続する代
りに、この第１電源装置２へ電力を供給する電源側に接
続することもできる。

〔発明の効果］ この発明によれば、電子回路の信号処理部と、その出力
段との間にトライステートロジックを挿入し、電源電圧
の低下が所定値以下になれば、このトライステートロジ
ックの出力インピーダンスを高くして、この電子回路か
ら誤信号が出力されても、この誤信号が次段へ伝達され
るのを阻止することができるので、複数の電源装置間に
インタロツタ回路を設ける必要がなくなり、回路を複雑
高価にするおそれを回避しつつ、確実に誤信号の出力を
防止できる効果が得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例をあられした制御回路図
、第２図は第１図に示す第１実施例回路の動作をあられ
したタイムチャート、第３図は本発明の第２の実施例を
あられした制御回路図であり、第４図は２つの電源装置
を備えた電子回路の従来例を示した制御回路図、第５図
は第４図に示す従来例回路で電源電圧低下時に誤信号を
出力する一例をあられしたタイムチャートである。 ２・・・第１電源装置、３・・・第１信号処理手段とし
ての信号ランチ回路、４・・・ホトカプラ、５・・・第
２信号処理手段としての出力トランジスタ、６・・・第
２信号処理手段としての出力リレー、７・・・リレー接
点、８・・第２電源装置、１１・・・電圧検出回路、１
２・・・トライステートロジック、１３・・・ダイオー
ド。 ３３　図 （ニ）辻７カ几−６電、玉　　　　　　ｏ−一一一一一
一一一一一、−一一一一一一一一一一一一−−一一一一
−ｌフ　Ｖ （ホ）゛ルー３燕７ 第　２　図 第　４　図 ｉ−ｉ２

Claims (1)

1. 【特許請求の範囲】 １）アナログまたはデジタル信号を入力してこれを処理
   する第１信号処理手段と、この第１信号処理手段が出力
   する信号を入力してこれを処理する第２信号処理手段と
   、これら信号処理手段に動作電力を供給する別個の電源
   装置とを備えた回路において、常時は入力端と出力端と
   の間は低いインピーダンスであるが、この第１信号処理
   手段用の電源装置電圧が所定値以下に低下すれば、入出
   力間のインピーダンスが高い値に変化するトライステー
   トロジックを前記第１信号処理手段の信号出力回路に直
   列に挿入することを特徴とする誤信号出力防止回路。 ２）特許請求の範囲第１項記載の誤信号出力防止回路に
   おいて、前記トライステートロジックに、ダイオードを
   その順電圧降下を利用する極性方向で直列接続すること
   を特徴とする誤信号出力防止回路。