JP2011130077A - デジタル信号出力回路 - Google Patents

Abstract

【課題】スイッチ素子を用いて電源を負荷に接続また切り離し、出力端子の電圧を測定して故障を判定する構成のデジタル信号出力回路を２台並列接続して２重化する構成では、待機側デジタル信号出力部のスイッチ素子が故障すると制御側が故障であると誤検出する。この発明では、このような故障を防止することを目的にする。
【解決手段】スイッチ素子５１ａ（５１ｂ）に直列にスイッチ素子５２ａ（５２ｂ）を接続し、これらのスイッチ素子の接続点の電圧を電圧リードバック部５４ａ（５４ｂ）で測定してスイッチ素子の故障を判定するようにした。待機側デジタル信号出力部５０ｂの状態に影響されずスイッチ素子５１ａの故障を判定でき、かつスイッチ素子５１ｂのオン故障を判定できる。このため、誤検出が発生することがなく、かつ切り換える前に待機側デジタル信号出力部５０ｂの故障を判定できる。
【選択図】図２

Description

本発明は、内部診断を行うことができるデジタル信号出力回路に関し、特に２重化システムに用いて好適なデジタル信号出力回路に関するものである。

図５に、プロセス制御分野における、高信頼性、高稼働率を要求される機能安全アプリケーションが動作するシステムで用いられるデジタル信号出力回路の構成を示す。図５において、１０はデジタル信号出力回路であり、スイッチ素子１１、このスイッチ素子１１のオン・オフを制御するＳＷ制御部１２、このデジタル信号出力回路１０の出力電圧を測定する電圧リードバック部１３、出力端子１４、１５、電源端子１６、１７で構成される。

スイッチ素子１１の一端は電源端子１６に、他端は出力端子１４に接続される。ＳＷ制御部１２にはデジタル信号が入力される。ＳＷ制御部１２はこの入力されたデジタル信号に基づいて、スイッチ素子１１のオン・オフを制御する。

電圧リードバック部１３には、出力端子１４の接続点の電圧が入力される。電圧リードバック部１３は入力された電圧を測定し、図示しない制御部に出力する。また、出力端子１４、１５には負荷２１が接続され、電源端子１６、１７には定電圧源あるいは定電流源の電源２０が接続される。電源２０の出力電圧をＶ２とする。

このような構成において、スイッチ素子１１がオンになると、電源端子１６から供給された電流はスイッチ素子１１、出力端子１４を経由して負荷２１に流れる。電圧リードバック部１３には、電源２０の出力電圧Ｖ２が入力される。スイッチ素子１１がオフになると負荷２１には電流が流れないので、電圧リードバック部１３に入力される電圧は０Ｖになる。このようにして、デジタル信号が負荷２１に印加される。

電圧リードバック部１３を用いて、スイッチ素子１１の故障を診断することができる。ＳＷ制御部１２によってスイッチ素子１１をオフにしたときに、電圧リードバック部１３が電圧Ｖ２を検出すると、スイッチ素子１１がオフにならないオン故障であると判定できる。

同様に、ＳＷ制御部１２によってスイッチ素子１１をオンにしたときに、電圧リードバック部１３が０Ｖを検出すると、スイッチ素子１１がオンにならないオフ故障であると判定できる。

プロセス制御分野では、特に高信頼性を達成するために、同じ回路を２つ並列に用いる２重化構成を行う場合がある。図６に、このような２重化されたデジタル信号出力回路の構成を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図６において、３０ａ、３０ｂはそれぞれ制御側デジタル信号出力部、待機側デジタル信号出力部であり、いずれも図５のデジタル信号出力回路と同じ構成を有している。３１ａ、３１ｂはそれぞれ制御側デジタル信号出力部３０ａ、待機側デジタル信号出力部３０ｂ内のスイッチ素子、３３ａ、３３ｂはそれぞれ制御側デジタル信号出力部３０ａ、待機側デジタル信号出力部３０ｂ内の電圧リードバック部である。

制御側デジタル信号出力部３０ａ、待機側デジタル信号出力部３０ｂは並列に接続される。すなわち、それらの出力端子は共通接続され、この共通接続部に負荷２１が接続される。また、電源２０によって電源が供給される。

このような構成において、通常は制御側デジタル信号出力部３０ａが動作し、スイッチ素子３１ｂはオフにされて待機側デジタル信号出力部３０ｂは不動作にされる。制御側デジタル信号出力部３０ａに故障が発生すると、待機側デジタル信号出力部３０ｂに切り替えられる。

なお、デジタル信号出力部３０ａ、３０ｂの動作を確認するために、スイッチ素子３１ａを短時間オン、オフし、そのときの電圧を電圧リードバック部３３ａ、３３ｂで測定するオンパルス診断、オフパルス診断が行われる。

特開２００６−２０９６１８号公報

しかしながら、このデジタル信号出力回路は、図６のように２重化接続を行った場合に、故障を検出できず、また誤検出してしまう故障モードがあるという課題があった。なお、スイッチ素子３１ａ、３１ｂはそれぞれ制御側デジタル信号出力部３０ａ、待機側デジタル信号出力部３０ｂ内のスイッチ素子である。

スイッチ素子３１ａがオンであると、スイッチ素子３１ｂの状態に拘わらず、電圧リードバック部３３ａ、３３ｂはいずれも電圧Ｖ２を検出する。このため、スイッチ素子３１ａがオンしているときは、スイッチ素子３１ｂの故障を検出することができない。

スイッチ素子３１ａがオンのときに短時間オフにしてスイッチ素子３１ｂの異常をチェックするオフパルス診断では、スイッチ素子３１ｂがオン故障（オフしない）であると、電圧リードバック部３３ａはＶ２を検出するので、スイッチ素子３１ａがオン故障であると誤認する。このため、制御側デジタル信号出力部３０ａから待機側デジタル信号出力部３０ｂに切り替わるが、スイッチ素子３１ｂはオン故障なので、両方のデジタル信号出力部とも動作しない。また、スイッチ素子３１ｂのオフ故障（オンしない）を検出することはできない。

スイッチ素子３１ａがオフのときは、スイッチ素子３１ｂのオン故障は検出できるが、オフ故障（オンしない）は検出できない。スイッチ素子３１ａを短時間オンにするオンパルス診断を行っても同じである。

本発明の目的は、待機側デジタル信号出力部内のスイッチ素子の故障を検出することができるデジタル信号出力回路を提供することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
その一端に電源が供給される第１のスイッチ素子と、
前記第１のスイッチ素子の他端にその一端が接続され、他端が出力端子に接続される第２のスイッチ素子と、
前記第１、第２のスイッチ素子のオン、オフを制御するＳＷ制御部と、
前記第１、第２のスイッチ素子の接続点の電圧が入力され、この入力された電圧を測定して、その測定値を出力する第１の電圧リードバック部と、
を具備したものである。出力端子に印加される電圧に影響されず第１のスイッチ素子の故障を判定でき、かつ第２のスイッチ素子によって出力をオフにすることができる。

請求項２記載の発明は、請求項１に記載の発明において、
前記出力端子の電圧が入力され、この入力された電圧を測定して、その測定値を出力する第２の電圧リードバック部と、
を具備したものである。第２のスイッチ素子の故障を判定できる。

請求項３記載の発明は、
請求項１若しくは請求項２に記載のデジタル信号出力回路と同じ構成を有する第１のデジタル信号出力部と、
前記第１のデジタル信号出力部と並列に接続され、請求項１若しくは請求項２に記載のデジタル信号出力回路と同じ構成を有する第２のデジタル信号出力部と、
を具備したものである。待機側のデジタル信号出力部の故障を判定できる。

本発明によれば以下のような効果がある。
請求項１、および２の発明によれば、電源を出力端子に接続し、また切り離す第１のスイッチ素子に直列に第２のスイッチを接続し、これらのスイッチ素子の接続点の電圧を第１の電圧リードバック部で測定するようにした。また、請求項３の発明によれば、このデジタル信号出力回路を２台並列に接続し、２重化した構成とした。

第２のスイッチ素子をオフにすることにより、第１のスイッチ素子を出力端子から切り離すことができる。このため、出力端子に印加される電圧に影響されず、第１のスイッチ素子の故障を判定することができ、かつ第２のスイッチ素子で出力をオフにすることができるという効果がある。また、出力端子の電圧を測定する第２の電圧リードバック部を設けることにより、第２のスイッチ素子の故障を判定することができるという効果もある。

さらに、請求項１または２のデジタル信号出力回路を２台並列接続した２重化されたデジタル信号出力回路では、故障の誤検出を防止し、また待機側デジタル信号出力部の故障を判定することができる。このため、制御側デジタル信号出力部が正常であるにも拘わらず異常と誤検出することがなくなり、また待機側デジタル信号出力部が正常であることを確認してから待機側に切り換えることができる。このため、システムの稼働率を高め、かつ信頼性を向上させることができるという効果がある。

本発明の一実施例を示した構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 本発明の他の実施例を示す構成図である。 従来のデジタル信号出力回路の構成図である。 従来の２重化したデジタル信号出力回路の構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るデジタル信号出力回路の一実施例を示した構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。

図１において、４０はデジタル信号出力回路であり、スイッチ素子４１および４２、ＳＷ制御部４３、電圧リードバック部４４、出力端子４５および４６、電源端子４７および４８で構成される。スイッチ素子４１、４２はそれぞれ第１、第２のスイッチ素子に相当し、電圧リードバック部４４は第１の電圧リードバック部に相当する。

スイッチ素子４１の一端は電源端子４７に接続され、他端はスイッチ素子４２の一端に接続される。スイッチ素子４２の他端は出力端子４５に接続される。スイッチ素子４１、４２は、ＳＷ制御部４３によってそのオン・オフが制御される。

スイッチ素子４１と４２の共通接続点の電圧は電圧リードバック部４４に入力される。電圧リードバック部４４は入力された電圧を測定して、測定値を出力する。出力端子４６と電源端子４８は共通接続され、この共通接続点に電圧リードバック部４４の他端が接続される。電圧リードバック部４４は、その入力端子が開放になったときに、０Ｖを検出するものとする。

出力端子４５と４６には負荷２１が接続される。また、電源端子４７と４８には電源２０が接続される。電源２０として、定電圧源あるいは定電流源が用いられる。

ＳＷ制御部４３には出力するデジタル信号が入力される。ＳＷ制御部４３はこの入力されたデジタル信号に基づいてスイッチ素子４１のオン、オフを制御する。この実施例は、図５のデジタル信号出力回路１０にスイッチ素子４２を追加した構成を有している。

ＳＷ制御部４３は図示しない制御部で制御される。また、この制御部には電圧リードバック部４４が測定した電圧が入力される。制御部はＳＷ制御部４３を介してスイッチ素子４１、４２のオン、オフを制御し、このときの電圧リードバック部４４の出力からスイッチ素子４１の故障を判定する。通常使用状態ではスイッチ素子４２はオンにしておき、負荷２１に電流を流すか流さないかはスイッチ素子４１で制御する。

デジタル信号出力回路４０を負荷２１から切り離すときに、スイッチ素子４２をオフにする。スイッチ素子４２をオフすることにより、出力端子４５、４６に印加される電圧に拘わらず、スイッチ素子４１の故障を検出することができる。

スイッチ素子４１がオンのとき電圧リードバック部４４は電源電圧２０の出力電圧Ｖ２を検出し、スイッチ素子４１がオフのとき０Ｖを検出する。これによって、スイッチ素子４１のオン故障（オフにならない）、オフ故障（オンにならない）を検出することができる。スイッチ素子４２をオフにすることにより、出力端子４５、４６に印加される電圧に影響されず、スイッチ素子４１の故障を判定することができる。また、スイッチ素子４２をオフにすることにより、スイッチ素子４１の状態に拘わらず、出力をオフにすることができる。

スイッチ素子４１がオンのときにそのオン故障を検出するときは、スイッチ素子４１を短時間オフにするオフパルス診断を行い、スイッチ素子４１がオフのときにそのオフ故障を検出するときは、スイッチ素子を短時間オンにするオンパルス診断を行う。

図２に、図１のデジタル信号出力回路を２重化した実施例の構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。

図２において、５０ａ、５０ｂはそれぞれ制御側デジタル信号出力部、待機側デジタル信号出力部であり、いずれも図１のデジタル信号出力回路４０と同じ構成を有している。スイッチ素子５１ａ、５１ｂは第１のスイッチ素子に相当し、スイッチ素子５２ａ、５２ｂは第２のスイッチ素子に相当する。また、制御側デジタル信号出力部５０ａは第１のデジタル信号出力部に相当し、待機側デジタル信号出力部５０ｂは第２のデジタル信号出力部に相当する。

制御側デジタル信号出力部５０ａはスイッチ素子５１ａおよび５２ａ、ＳＷ制御部５３ａ、電圧リードバック部５４ａ、出力端子５５ａおよび５６ａ、電源端子５７ａおよび５８ａで構成される。スイッチ素子５１ａと５２ａは直列接続され、この直列回路は電源端子５７ａおよび出力端子５５ａに接続される。ＳＷ制御部５３ａはスイッチ素子５１ａ、５２ａのオン、オフを制御し、電圧リードバック部５４ａはスイッチ素子５１ａと５２ａの接続点の電圧を測定してその測定値を出力する。

待機側デジタル信号出力部５０ｂはスイッチ素子５１ｂおよび５２ｂ、ＳＷ制御部５３ｂ、電圧リードバック部５４ｂ、出力端子５５ｂおよび５６ｂ、電源端子５７ｂおよび５８ｂで構成される。スイッチ素子５１ｂと５２ｂは直列接続され、この直列回路は電源端子５７ｂおよび出力端子５５ｂに接続される。ＳＷ制御部５３ｂはスイッチ素子５１ｂ、５２ｂのオン、オフを制御し、電圧リードバック部５４ｂはスイッチ素子５１ｂと５２ｂの接続点の電圧を測定してその測定値を出力する。

制御側デジタル信号出力部５０ａと待機側デジタル信号出力部５０ｂは並列に接続される。すなわち、電源２０は電源端子５７ａと５７ｂおよび５８ａと５８ｂに接続され、負荷２１は出力端子５５ａと５５ｂおよび５６ａと５６ｂに接続される。

通常は制御側デジタル信号出力部５０ａが動作する。制御側デジタル信号出力部５０ａの故障を検出すると、待機側デジタル信号出力部５０ｂが正常であることを確認した後、待機側デジタル信号出力部５０ｂに切り替える。

電源２０の出力電圧をＶ２とする。制御側デジタル信号出力部５０ａが動作しているときはスイッチ素子５２ａはオンにされ、待機側デジタル信号出力部５０ｂ内のスイッチ素子５１ｂ、５２ｂはいずれもオフに制御される。

スイッチ素子５１ａがオンのときは、電圧リードバック部５４ａはＶ２の電圧を検出する。この電圧が０Ｖのときは、スイッチ素子５１ａはオフ故障であると判定できる。スイッチ素子５１ａがオフのときは、電圧リードバック部５４ａは０Ｖを検出する。この電圧がＶ２のときは、スイッチ素子５１ａがオン故障であると判定できる。

図６従来例では、スイッチ素子３１ｂがオン故障であると、スイッチ素子３１ａがオン故障であると誤検出した。この実施例ではスイッチ素子５２ｂによってスイッチ素子５１ｂの影響を排除できるので、スイッチ素子５１ａの故障を正確に判定することができる。従って、制御側デジタル信号出力部５０ａが正常であるにも拘わらず待機側デジタル信号出力部５０ｂに切り替わるトラブルを防止することができる。

スイッチ素子５２ａはオン、５１ｂと５２ｂはオフなので、スイッチ素子５１ａの状態に拘わらず、電圧リードバック部５４ｂは０Ｖを検出する。スイッチ素子５１ａがオンのときに電圧リードバック部５４ｂがＶ２を検出すると、スイッチ素子５１ｂまたは５２ｂがオン故障であると判定できる。スイッチ素子５１ａがオフのときに電圧リードバック部５４ｂがＶ２を検出すると、スイッチ素子５１ｂがオン故障であると判定できる。

このように、スイッチ素子５１ｂ、５２ｂのオン故障を判定することができる。このため、待機側デジタル信号出力回路５０ｂが正常であることを確認してから、切り替えることができる。従って、図２のデジタル信号出力回路は、図６の従来例に比べて２．９２倍信頼性を高めることができる。

図１実施例では、スイッチ素子４２の故障を判定することができないという欠点がある。図３にこのような欠点を解消したデジタル信号出力回路の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。

図３において、６０はデジタル信号出力回路であり、スイッチ素子４１および４２、ＳＷ制御部４３、電圧リードバック部４４および６１、出力端子４５および４６、電源端子４７および４８で構成される。電圧リードバック部６１は電圧リードバック部４４と同じ機能を有し、出力端子４５の電圧が入力される。

スイッチ素子４１がオンのときに、スイッチ素子４２がオンであると電圧リードバック部４４と６１は共に電圧Ｖ２を検出し、スイッチ素子４２がオフであると電圧リードバック部４４は電圧Ｖ２を、電圧リードバック部６１は０Ｖを検出する。

スイッチ素子４１と４２をオンにしたときに、スイッチ素子４１と４２が共に正常であると、電圧リードバック部４４、６１は共に電圧Ｖ２を検出する。スイッチ素子４１がオフ故障（オンしない）のときは電圧リードバック部４４、６１は共に０Ｖを検出し、スイッチ素子４１が正常でスイッチ素子４２がオフ故障のときは電圧リードバック部４４はＶ２、６１は０Ｖを検出する。

スイッチ素子４１と４２をオフにしたときに、スイッチ素子４１と４２が共に正常であるとき、およびスイッチ素子４２のみオン故障（オフしない）のときは、電圧リードバック部４４、６１は共に０Ｖを検出する。スイッチ素子４１がオフ故障でスイッチ素子４２が正常のときは、電圧リードバック部４４はＶ２を、６１は０Ｖを検出する。スイッチ素子４１、４２共にオン故障のときは、電圧リードバック部４４、６１は共にＶ２を検出する。

このように、スイッチ素子４１、４２を共にオン、またはオフに制御することにより、電圧リードバック部４４、６１の測定値からこれらのスイッチ素子のオン故障、オフ故障を個々に判定することができる。

図４に、図３のデジタル信号出力回路を２重化した実施例の構成を示す。なお、図３と同じ要素には同一符号を付し、説明を省略する。

図４において、７０ａ、７０ｂはそれぞれ制御側デジタル信号出力部、待機側デジタル信号出力部であり、それぞれ図３のデジタル信号出力回路６０と同じ構成を有している。制御側デジタル信号出力部７０ａは第１のデジタル信号出力部に相当し、待機側デジタル信号出力部７０ｂは第２のデジタル信号出力部に相当する。

制御側および待機側デジタル信号出力部７０ａ、７０ｂには電源２０から電源が供給され、またその出力端子には負荷２１が接続される。通常は制御側デジタル信号出力部７０ａが動作し、待機側デジタル信号出力部７０ｂ内のスイッチ素子はオフに制御されて不動作にされる。

制御側デジタル信号出力部７０ａに異常が発生すると、待機側デジタル信号出力部７０ｂが正常に動作するかを確認後、待機側デジタル信号出力部７０ｂに切り換えられる。

図３で説明したように、制御側、待機側デジタル信号出力部７０ａ、７０ｂ内のスイッチ素子に故障が発生していないかは個々に判定できるので、待機側デジタル信号出力部７０ｂが正常であるかの判定をより正確に行うことができる。このため、待機側デジタル信号出力部７０ｂ切り換えた途端に動作異常になるというトラブルを未然に防止できる。

なお、スイッチ素子４１、４２、５１ａ、５２ａ、５１ｂ、５２ｂはＭＯＳＦＥＴやトランジスタを用いるが、用途によっては光ＭＯＳリレーやメカニカルリレーを用いることもできる。

また、図１と図３のデジタル信号出力回路を組み合わせて２重化されたデジタル信号出力回路を構成することもできる。

２０ 電源
２１ 負荷
４０、６０ デジタル信号出力回路
４１、４２、５１ａ、５２ａ、５１ｂ、５２ｂ スイッチ素子
４３、５３ａ、５３ｂ ＳＷ制御部
４４、５４ａ、５４ｂ、６１ 電圧リードバック部
４５、４６、５５ａ、５６ａ、５５ｂ、５６ｂ 出力端子
４７、４８、５７ａ、５８ａ、５７ｂ、５８ｂ 電源端子
５０ａ、７０ａ 制御側デジタル信号出力部
５０ｂ、７０ｂ 待機側デジタル信号出力部

Claims (3)

1. その一端に電源が供給される第１のスイッチ素子と、
   前記第１のスイッチ素子の他端にその一端が接続され、他端が出力端子に接続される第２のスイッチ素子と、
   前記第１、第２のスイッチ素子のオン、オフを制御するＳＷ制御部と、
   前記第１、第２のスイッチ素子の接続点の電圧が入力され、この入力された電圧を測定して、その測定値を出力する第１の電圧リードバック部と、
   を具備したことを特徴とするデジタル信号出力回路。
2. 前記出力端子の電圧が入力され、この入力された電圧を測定して、その測定値を出力する第２の電圧リードバック部と、
   を具備したことを特徴とする請求項１記載のデジタル信号出力回路。
3. 請求項１若しくは請求項２に記載のデジタル信号出力回路と同じ構成を有する第１のデジタル信号出力部と、
   前記第１のデジタル信号出力部と並列に接続され、請求項１若しくは請求項２に記載のデジタル信号出力回路と同じ構成を有する第２のデジタル信号出力部と、
   を具備したことを特徴とするデジタル信号出力回路。

Images