JP2015012621A

JP2015012621A - マルチレベル電力変換回路

Info

Publication number: JP2015012621A
Application number: JP2013133659A
Authority: JP
Inventors: 滝沢　聡毅; Akitake Takizawa; 聡毅滝沢
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-06-26
Filing date: 2013-06-26
Publication date: 2015-01-19
Also published as: DE102014211207A1; US20150003127A1; CN104253555A

Abstract

【課題】フライングキャパシタを用い、直流電源の中間点と半導体スイッチを用いた変換回路との間に双方向スイッチを用いるマルチレベル変換回路においては、双方向スイッチが短絡故障すると、他の半導体スイッチやコンデンサの破壊につながるという問題がある。
【解決手段】フライングキャパシタを用い、直流電源の中間点と半導体スイッチを用いた変換回路との間に双方向スイッチを用いるマルチレベル変換回路において、双方向スイッチを２個直列接続し、さらにゲート駆動回路にオフ信号時に双方向スイッチを構成する半導体スイッチ素子の短絡を検出する短絡故障検出回路を設け、短絡故障を検出した時には、全ての半導体スイッチ素子を遮断し、システムを停止する。
【選択図】図３

Description

本発明は、交流電動機駆動などを目的としたマルチレベル電力変換回路の回路方式に関し、特に双方向スイッチを使用したフライングキャパシタ形マルチレベル電力変換回路において、双方向スイッチを構成する半導体スイッチ素子が故障した場合の保護に関する。

図６に、特許文献１、２などに記載されている直流を交流に変換する電力変換回路である，５レベルインバータの回路例を示す。ＤＰ１，ＤＰ２はそれぞれの電圧が２Ｅｄの直流電源で、直列に接続され，正側電位をＰ，負側電位をＮ，中点電位をＭとしている。一般に本直流電源を交流電源システムより構成する場合は，図示していない整流器と大容量のコンデンサを直列接続などによって構成することが可能である。

Ｓ１ａ〜Ｓ１ｃ、Ｓ２、Ｓ３、Ｓ４ａ〜Ｓ４ｃがＰ側電位とＮ側電位間に８個直列接続されているダイオードを逆並列したＩＧＢＴからなる半導体スイッチである。Ｓ１ａ〜Ｓ１ｃの半導体スイッチの直列回路は第１の半導体スイッチ群で、Ｓ４ａ〜Ｓ４ｃの半導体スイッチの直列回路は第２の半導体スイッチ群で、Ｓ２が第１の半導体スイッチ、Ｓ３が第２の半導体スイッチである。第１の半導体スイッチ群（Ｓ１ａ〜Ｓ１ｃ）と、第１の半導体スイッチＳ２と、第２の半導体スイッチＳ３と、第２の半導体スイッチ群（Ｓ４ａ〜Ｓ４ｃ）とは直列接続され、第１の半導体スイッチ直列回路となる。

第１の半導体スイッチ群の中の半導体スイッチＳ１ｃと第１の半導体スイッチＳ２との接続点と，第２の半導体スイッチＳ３と第２の半導体スイッチ群の中の半導体スイッチＳ４ａとの接続点間には半導体スイッチＳ５とＳ６との直列回路とコンデンサＣ１との並列回路が接続される。直流電源ＤＰ１とＤＰ２との直列接続点であるＭ点と，半導体スイッチＳ５とＳ６との直列接続点との間には逆阻止形ＩＧＢＴＳ１１とＳ１２とを逆並列接続して構成した双方向性のスイッチングが可能な双方向スイッチが接続される。双方向スイッチとしては、図６に示す回路構成の他に、図７（ａ），（ｂ）に示すような逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせで構成できる。図７（ａ）はダイオードを逆並列接続した半導体スイッチＳａ、Ｓｂをコレクタを共通にして逆直列接続した回路構成で、図７（ｂ）はダイオードを逆並列接続した半導体スイッチＳａ、Ｓｂをエミッタを共通にして逆直列接続した回路構成である。

また、コンデンサＣ１はフライングキャパシタと呼ばれるコンデンサで，その両端の平均的な電圧は１単位の電圧Ｅｄに制御され，その充放電現象を利用して直流電源の中間電位の出力を実現する。ここでＰ電位またはＮ電位と，フライングキャパシタの正側電位又は負側電位間に接続されている第１及び第２の半導体スイッチ群が３直列となっている理由は，この間に印加される電圧の最大値に応じて，全ての半導体スイッチを構成する素子の耐圧を同一電圧定格（１単位の電圧Ｅｄに対応する電圧定格，一般的には２Ｅｄ程度の電圧定格が必要）としたためである。本箇所に３倍電圧定格のスイッチ素子を適用すれば直列接続は不要となる。

また、ＧＤＵ−Ｓ１ａ、ＧＤＵ−Ｓ４ｃはゲート駆動回路で、制御回路ＣＮＴからのオンオフ信号を各ＩＧＢＴのゲートに供給し、またゲート駆動回路で検知した短絡故障信号を制御回路ＣＮＴへ送出する機能を有する。図には２個のゲート駆動回路のみが記載されているが、実際には全てのＩＧＢＴに対して設けられるが、省略している。従って制御回路ＣＮＴから、１相当り１２個の信号が供給されることになる。

これら回路群が１相分（Ｕ相）となり，３台接続することで３相（Ｕ相、Ｖ相、Ｗ相）のインバータが構成可能となる。ＬＭが本システムの負荷例である交流電動機である。本回路構成とすることで，変換器の交流出力端子の電位は，Ｐ電位，Ｎ電位，Ｍ電位，およびスイッチ素子のオンオフとコンデンサＣ１の電圧を利用してＰ−ＥｄとＮ＋Ｅｄの電位を出力することが可能となるため，５レベル出力のインバータとなる。図７に出力電圧（Ｖｏｕｔ）波形例を示す。本方式は一般的な２レベルタイプのインバータに対して，低次の高調波成分が少ないことや，スイッチ素子のスイッチング損失が低減することから，高効率システムの構築が可能となる。

また図９，図１０には，図６の５レベルの変換回路などのマルチレベル変換回路の基本形となる回路を示す。図９は図６の回路における半導体スイッチＳ２とＳ３とを除き，半導体スイッチＳ１ａ〜Ｓ１ｃとＳ４ａ〜Ｓ４ｃをそれぞれ一つのスイッチ（Ｑ１、Ｑ４）とした構成である。また図１０は，図６における半導体スイッチＳ５とＳ８の機能を双方向スイッチＢＳ１に、また半導体スイッチＳ６とＳ７の機能を双方向半導体スイッチＢＳ２とした構成である。図９の端子部ＴＡ１，ＴＢ１，または図１０の端子部ＴＡ２，ＴＢ２に，半導体スイッチ素子などからなる変換回路を追加することで５レベル以上のマルチレベル化が可能となる（図６は半導体スイッチＳ２とＳ３を接続した例である）。

図１５にはその応用回路として，半導体スイッチの電圧定格（１単位の電圧Ｅｄに対応する電圧定格，一般的には２Ｅｄ程度の電圧定格が必要）を全て等しくした場合の７レベルインバータの１相分の回路例を示す。
ＤＰ１，ＤＰ２はそれぞれの電圧が３Ｅｄの直流電源で、直列に接続され，正側電位をＰ，負側電位をＮ，中点電位をＭとしている。
Ｓ１ａ〜Ｓ１ｄ、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ａ〜Ｓ６ｄが正側電位Ｐと負側電位Ｎ間に１２個直列接続されているダイオードを逆並列したＩＧＢＴからなる半導体スイッチである。Ｓ１ａ〜Ｓ１ｄの半導体スイッチの直列回路は第１の半導体スイッチ群、Ｓ６ａ〜Ｓ６ｄの半導体スイッチの直列回路は第２の半導体スイッチ群、Ｓ２が第１の半導体スイッチ、Ｓ３が第２の半導体スイッチ、Ｓ４が第３の半導体スイッチ、Ｓ５が第４半導体スイッチである。第１の半導体スイッチ群（Ｓ１ａ〜Ｓ１ｄ）と、第１の半導体スイッチＳ２と、第２の半導体スイッチＳ３と、第３の半導体スイッチＳ４と、第４の半導体スイッチＳ５と、第２の半導体スイッチ群（Ｓ６ａ〜Ｓ６ｄ）とは直列接続され、第１の半導体スイッチ直列回路となる。

第１の半導体スイッチ群の中の半導体スイッチＳ１ｄと第１の半導体スイッチＳ２との接続点と，第４の半導体スイッチＳ５と第２の半導体スイッチ群の中の半導体スイッチＳ６ａとの接続点との間には半導体スイッチＳ７〜Ｓ１０の直列回路（第２の半導体スイッチ直列回路）とコンデンサＣ１との並列回路が、第２の半導体スイッチＳ３と第３の半導体スイッチＳ４との直列回路と並列にコンデンサＣ３が、半導体スイッチＳ８とＳ９との直列回路と並列にコンデンサＣ２が、それぞれ接続される。直流電源ＤＰ１とＤＰ２との直列接続点である中点電位Ｍと，半導体スイッチＳ８とＳ９との直列接続点との間には逆阻止形ＩＧＢＴＳ１１とＳ１２とを逆並列接続して構成した双方向性のスイッチングが可能な双方向スイッチが接続される。双方向スイッチとしては、図１５に示す回路構成の他に、図７（ａ）、図７（ｂ）に示すような逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせても構成できる。

直流電源電圧（３Ｅｄ×２）に対して半導体スイッチＳ３のコレクタと半導体スイッチＳ４のエミッタと間に接続されるコンデンサＣ３の電圧を１単位の電圧（Ｅｄ）に，また半導体スイッチＳ２のコレクタと半導体スイッチＳ５のエミッタとの間に接続されるコンデンサＣ１の電圧を２単位の電圧（２Ｅｄ）に，また半導体スイッチＳ８のコレクタと半導体スイッチＳ９のエミッタとの間に接続されるコンデンサＣ３の電圧を１単位の電圧（Ｅｄ）に、それぞれ充電することにより、交流端子には７レベルの電位の出力が可能となる。
図１５に示すように、全ての半導体スイッチを同一電圧定格とした場合，半導体スイッチＳ１とＳ６はそれぞれ４個（Ｓ１ａ〜Ｓ１ｄ、Ｓ６ａ〜Ｓ６ｄ）直列接続することになる。

特表２００９−５２５７１７号公報特開２０１２−１８２９７４号公報

通常図６に示す主回路の動作中に，システム遮断を行うために全てのＩＧＢＴをオフすると，図１１に破線で示すように半導体スイッチＳ１（Ｓ１ａ〜Ｓ１ｃ）又はＳ４（Ｓ４ａ〜Ｓ４ｃ）のダイオードのみが導通する電流経路となり，負荷のインダクタンス（Ｌｕ，Ｌｖ、Ｌｗ）に蓄積されているエネルギーが直流電源側に回生する。その結果，電流がゼロとなり，最終的にシステム遮断となる。

ところが何かの原因で双方向スイッチを構成するＩＧＢＴＳ１２が短絡状態で破壊した場合，半導体スイッチＳ４ａ〜Ｓ４ｃがオンした時，図１２に破線で示すように，フライングキャパシタＣ１を経由して直流電源ＤＰ２を短絡する電流が流れる。この電流は直流電源ＤＰ２→ＩＧＢＴＳ１２→半導体スイッチＳ５のダイオード→コンデンサＣ１→半導体スイッチＳ４ａ〜Ｓ４ｃ→直流電源ＤＰ２の経路となる。また、ＩＧＢＴＳ１１が短絡状態で破壊した場合は、図１３に破線で示すように，半導体スイッチＳ１ａ〜Ｓ１ｃがオンした時に，フライングキャパシタＣ１を経由した直流電源ＤＰ１を短絡する電流が流れる。この電流は直流電源ＤＰ１→ＩＧＢＴＳ１ａ〜Ｓ１ｃ→コンデンサＣ１→半導体スイッチＳ６のダイオード→ＩＧＢＴＳ１１→直流電源ＤＰ１の経路となる。

一般的な２レベル変換回路の主回路方式では，上下アームのいずれかの素子が短絡破壊し，電源短絡電流が流れた場合は，正常なアーム側のスイッチ素子のゲート駆動回路で短絡電流を検知し，その後，全ゲートを遮断（全てのＩＧＢＴを強制オフ）し，システムを遮断する動作を行う。

一方，図６に示すマルチレベル変換回路を用いた主回路方式では，図１２又は図１３に示すような短絡電流を半導体スイッチＳ４ａ〜４ｃを構成するＩＧＢＴ又は半導体スイッチＳ１ａ〜１ｃを構成するＩＧＢＴのゲート駆動回路（ＧＤＵ−Ｓ４ｃ又はＧＤＵ−Ｓ１ａで代表して記載）で検知して，制御回路ＣＮＴに短絡故障が発生したことを送信して、全てのＩＧＢＴをゲートオフしても，負荷のインダクタンス（Ｌｕ、Ｌｖ、Ｌｗ）のエネルギーによって，本エネルギーが消失するまで，電流が流れ続ける。図１４は、Ｕ相において双方向スイッチを構成するＩＧＢＴＳ１２が短絡破壊している時にすべてのＩＧＢＴを遮断した場合の例である。ＩＧＢＴＳ１２が短絡状態となっているためフライングキャパシタＣ１を充電する電流が流れ続け，コンデンサＣ１が過充電となる。その結果、コンデンサＣ１と並列に接続されている半導体スイッチＳ２にも過電圧が印加されるといった問題が発生する。このように，これら半導体スイッチ（ＩＧＢＴ又はダイオード）やコンデンサが破壊されるといった２次被害が発生するおそれがある。

これら２次被害を防止するために，半導体スイッチを構成するＩＧＢＴとダイオード，コンデンサの電圧定格を高くすれば解決できるが、コストアップ要因となる。また、負荷側のインダクタンス値を事前に把握することはできないため，設計的に解決することは現実的には困難である。
従って、本発明の課題は、双方向スイッチを構成するＩＧＢＴが短絡故障した場合に他の半導体スイッチを構成するＩＧＢＴとダイオード、又はコンデンサが破壊されない保護手段を提供することである。

上述の課題を解決するために、第１の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、ダイオードが逆並列接続された半導体スイッチ素子からなる半導体スイッチを複数個使用して構成され、１相分の回路として、正極端子と負極端子と中間端子を備えた直流電源回路の正側端子と負側端子との間に接続された、前記半導体スイッチを複数個直列接続した第１の半導体スイッチ群と、第１の半導体スイッチと、第２の半導体スイッチと、半導体スイッチを複数個直列接続した第２の半導体スイッチ群と、をこの順に直列に接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の前記第１の半導体スイッチ群と第１の半導体スイッチとの接続点と前記第２の半導体スイッチと前記第２の半導体スイッチ群との接続点との間に接続された第３の半導体スイッチと第４の半導体スイッチとを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路と並列接続されたコンデンサと、前記第２の半導体スイッチ直列回路の直列接続点と前記直流電源回路の中間端子との間に接続された双方向性のスイッチングが可能な双方向スイッチと、を備え、前記第１の半導体スイッチと前記第２の半導体スイッチとの直列接続点を交流端子としたマルチレベル電力変換回路において、前記双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続する。

第２の発明においては、直流から交流、もしくは交流から直流に変換する電力変換回路であって、ダイオードが逆並列接続された半導体スイッチ素子からなる半導体スイッチを複数個使用して構成され、１相分の回路として、正極端子と負極端子と中間端子を備えた直流電源回路の正側端子と負側端子との間に接続された、前記半導体スイッチを複数個直列接続した第１の半導体スイッチ群と、第１〜第４の半導体スイッチと、半導体スイッチを複数個直列接続した第２の半導体スイッチ群と、をこの順に直列に接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の前記第１の半導体スイッチ群と第１の半導体スイッチとの接続点と第４の半導体スイッチと前記第５の半導体スイッチ群との接続点との間に接続された第５〜第８の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路と並列接続された第１のコンデンサと、前記第２の半導体スイッチと第３の半導体スイッチとの直列回路と並列に接続された第２のコンデンサと、前記第６の半導体スイッチと第７の半導体スイッチとの直列回路と並列に接続された第３のコンデンサと、前記第６の半導体スイッチと第７の半導体スイッチとの直列接続点と前記直流電源回路の中間端子との間に接続された双方向性のスイッチングが可能な双方向スイッチと、を備え、前記第２の半導体スイッチと前記第３の半導体スイッチとの直列接続点を交流端子としたマルチレベル電力変換回路において、前記双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続する。

第３の発明においては、第１又は第２の発明に記載のマルチレベル電力変換回路において、少なくとも２個同じ通流方向に直列接続して構成した前記双方向性スイッチにおいて、オフ信号時における主端子間に印加されている電圧を検出する電圧検出手段を設け、オフ信号時において電圧検出手段により検出された電圧がゼロ近辺であった場合に、前記双方向スイッチを構成する半導体スイッチ素子が故障であると判断し、システムを停止する手段を設ける。

第４の発明においては、第３の発明に記載のマルチレベル電力変換回路において、前記電圧検出手段は、オフ信号時において前記双方向スイッチを駆動するゲート駆動回路から前記双方向スイッチを構成する半導体スイッチ素子の主端子に流れ込む電流の有無を検出して、電圧がゼロ近辺であると判断する。

第５の発明においては、第１〜第４の発明の何れかに記載のマルチレベル変換回路を、９レベル以上のマルチレベル電力変換回路に適用する。

本発明では、フライングキャパシタを用いたマルチレベル電力変換回路において、直流電源の中間端子に接続される双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続し、双方向スイッチを構成する１個の半導体スイッチが短絡故障した場合にはこれを検知してシステムを停止するようにしている。
この結果、双方向スイッチを構成する半導体スイッチ素子の１個が短絡故障した場合には、他の半導体スイッチやコンデンサが破壊することなく安全にシステムを停止させることが可能となる。

本発明の第１の実施例を示す回路図である。第１の実施例に使用可能な双方向スイッチ回路例である。本発明の第１の実施例のシステム構成図である。本発明の第１の実施例の回路動作例である。本発明の第２の実施例を示す回路図である。従来例としての５レベル変換回路によるインバータ回路例である。従来例における双方向スイッチ回路例である。従来例としての５レベル変換回路によるインバータ回路の出力波形例である。マルチレベル変換回路の基本形１である。マルチレベル変換回路の基本形２である。５レベル変換回路を用いたインバータ回路での全素子遮断時の電流経路例を示す。双方向スイッチを構成する半導体スイッチＳ８短絡時の短絡電流経路を示す。双方向スイッチを構成する半導体スイッチＳ７短絡時の短絡電流経路を示す。半導体スイッチＳ８故障時における全素子遮断時の電流経路例である。従来例としての７レベル変換回路の１相分の回路を示す。オフ時短絡故障検知機能を備えたゲート駆動回路例を示す。

本発明の要点は、正極端子と負極端子と中間端子を備えた直流電源回路の正側端子と負側端子との間に、半導体スイッチを複数個直列接続した第１の半導体スイッチ群と、第１の半導体スイッチと、第２の半導体スイッチと、半導体スイッチを複数個直列接続した第２の半導体スイッチ群と、をこの順に直列に接続した第１の半導体スイッチ直列回路を接続し、さらに前記第１の半導体スイッチ群と第１の半導体スイッチとの接続点と前記第２の半導体スイッチと前記第２の半導体スイッチ群との接続点との間に第３の半導体スイッチと第４の半導体スイッチとを直列接続した第２の半導体スイッチ直列回路とコンデンサとの並列回路を、前記第２の半導体スイッチ直列回路の直列接続点と前記直流電源回路の中間端子との間に双方向スイッチを、それぞれ接続し、前記第１の半導体スイッチと前記第２の半導体スイッチとの直列接続点を交流端子とした５レベルのマルチレベル電力変換回路又はこの回路を７レベルに拡張したマルチレベル電力変換回路において、前記双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続する点である。

図１に、本発明の第１の実施例を示す。５レベル電力変換回路の１相分の回路構成であるが、この回路を２台用いると単相インバータ回路を、３台用いると３相インバータ回路を構成できる。また、交流端子に負荷を接続すると直流−交流変換回路として、交流端子に交流電源とリアクトルなどを接続すると交流−直流変換回路としての動作が可能となる。

ＤＰ１，ＤＰ２はそれぞれの電圧が２Ｅｄの直流電源で、直列に接続され，正側電位をＰ，負側電位をＮ，中点電位をＭとしている。
Ｓ１ａ〜Ｓ１ｃ、Ｓ２、Ｓ３、Ｓ４ａ〜Ｓ４ｃが正側電位Ｐと負側電位Ｎ間に８個直列接続されているダイオードを逆並列したＩＧＢＴからなる半導体スイッチである。Ｓ１ａ〜Ｓ１ｃの半導体スイッチの直列回路は第１の半導体スイッチ群、Ｓ４ａ〜Ｓ４ｃの半導体スイッチの直列回路は第２の半導体スイッチ群、Ｓ２が第１の半導体スイッチ、Ｓ３が第２の半導体スイッチである。第１の半導体スイッチ群（Ｓ１ａ〜Ｓ１ｃ）と、第１の半導体スイッチＳ２と、第２の半導体スイッチＳ３と、第２の半導体スイッチ群（Ｓ４ａ〜Ｓ４ｃ）とは直列接続され、第１の半導体スイッチ直列回路となる。

第１の半導体スイッチ群の中の半導体スイッチＳ１ｃと第１の半導体スイッチＳ２との接続点と，第２の半導体スイッチＳ３と第２の半導体スイッチ群の中の半導体スイッチＳ４ａとの接続点との間には半導体スイッチＳ５とＳ６との直列回路（第２の半導体スイッチ直列回路）とコンデンサＣ１との並列回路が接続される。直流電源ＤＰ１とＤＰ２との直列接続点であるＭ点と，半導体スイッチＳ５とＳ６との直列接続点との間には逆阻止形ＩＧＢＴＳ１１ａとＳ１２ａを逆並列接続して構成した双方向性のスイッチングが可能な第１の双方向スイッチと逆阻止形ＩＧＢＴＳ１１ｂとＳ１２ｂを逆並列接続して構成した第２の双方向スイッチとの直列回路が接続される。

双方向スイッチとしては、図１に示す回路構成の他に、図２（ａ）〜図２（ｄ）に示すような逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせても構成できる。図２（ａ）は、ダイオードを逆並列接続した半導体スイッチＳａとＳｂをコレクタを共通にして逆直列接続した回路と半導体スイッチＳｃとＳｄをコレクタを共通にして逆直列接続した回路とを直列した構成である。図２（ｂ）は、ダイオードを逆並列接続した半導体スイッチＳａとＳｂをエミッタを共通にして逆直列接続した回路と半導体スイッチＳｃとＳｄをエミッタを共通にして逆直列接続した回路を直列接続した構成である。図２（ｃ）は、ダイオードを逆並列接続した半導体スイッチＳｂとＳｄの直列回路と半導体スイッチＳａとＳｃの直列回路とをエミッタを共通にして逆直列接続した回路構成である。図２（ｄ）は、ダイオードを逆並列接続した半導体スイッチＳａとＳｃの直列回路と半導体スイッチＳｂとＳｄの直列回路とをコレクタを共通にして逆直列接続した回路構成である。

コンデンサＣ１はフライングキャパシタと呼ばれるコンデンサで，その両端の平均的な電圧は１単位の電圧Ｅｄに制御され，その充放電現象を利用して直流電源の中間電位の出力を実現する。ここで直流電源の正側電位Ｐ又は負側電位Ｎと，フライングキャパシタの正側電位又は負側電位間に接続されている第１及び第２の半導体スイッチ群が３直列となっている理由は，この間に印加される電圧の最大値に応じて，全ての半導体スイッチを構成する素子の耐圧を同一電圧定格（１単位の電圧Ｅｄに対応する電圧定格，一般的には２Ｅｄ程度の電圧定格が必要）としたためである。本箇所に３倍電圧定格のスイッチ素子を適用すれば直列接続は不要となる。

図３に、本発明の動作を説明するためのシステム構成を示す。主回路構成は図１と同じである。各半導体スイッチには、ゲート駆動回路が接続され、制御回路ＣＮＴから駆動信号が各ゲート駆動回路に伝送される。図３には１個のゲート駆動回路ＧＤＵのみが記載されているが、実際には全ての半導体スイッチを構成するＩＧＢＴに対して設けられる。従って制御回路ＣＮＴから、１相当り１４個の信号が供給されることになる。またゲート駆動回路は、半導体スイッチの短絡故障を検出した時故障信号を制御回路ＣＮＴへ送出する機能を備えている。

これら回路群が１相分となり，３台接続することで３相（Ｕ相、Ｖ相、Ｗ相）のインバータが構成可能となる。交流端子に負荷が接続される場合には、直流−交流変換回路として、交流端子に交流電源、リアクトルなどが接続される場合には、交流−直流変換回路として動作させることが可能となる。本回路構成とすることで，変換回路の交流端子の電位は，Ｐ電位，Ｎ電位，Ｍ電位，及びスイッチ素子のオンオフとコンデンサＣ１の電圧を利用してＰ−ＥｄとＮ＋Ｅｄの電位を出力することが可能となるため，５レベル出力のインバータとなる。

このような構成において、双方向スイッチを構成する逆阻止形ＩＧＢＴＳ１２ｂが短絡故障した場合の保護動作を説明する。また保護動作としては，直列接続されているＩＧＢＴそれぞれに接続されているゲート駆動回路に内蔵されているオフ時における故障検知回路によって，短絡故障状態であることを検知し，制御回路ＣＮＴ側にその情報を伝達することにより，全体のシステムを速やかに停止することが可能となる。

すなわち，双方向スイッチを構成する半導体スイッチ素子を２個直列接続することにより，２個直列接続された半導体スイッチ素子の内どちらか一方の半導体スイッチ素子が短絡破壊（図３においては半導体スイッチ素子Ｓ１２ｂ）しても，本半導体スイッチ素子（Ｓ１２ｂ）用のゲート駆動回路ＧＤＵによって短絡故障を検知し，その後，制御回路ＣＮＴを介して全ての半導体スイッチのゲート信号の遮断を行うことで，図１４に示すような電流経路でのコンデンサの過充電（過放電）現象を発生させずに，図１１に示すような回路動作にてシステムを停止することが可能となる。そのために，本ゲート駆動回路ＧＤＵにはオフ時において短絡状態（短絡故障している状態）であることを検知する機能を設けている。

ゲート駆動回路による一般的な短絡電流検知回路や，オフ時における故障検知（短絡故障状態検知）回路，及びその後のシステム遮断方法については，出願人が先に提出した出願資料（特願２０１２−２２３８４２）に記載されている。図１６にオフ時における故障検知（短絡故障状態検知）の基本回路図を示す。図１６（ａ）が通常オン時の動作を、図１６（ｂ）が通常オフ時の動作を、図１６（ｃ）が短絡故障時の動作を、それぞれ示す。

ＰＣ１がゲート駆動機能つきフォトカプラで，１次側からのオン，オフ指令信号によってＩＧＢＴをオン，オフさせる。ＰＣ２は半導体スイッチとしてのＩＧＢＴＳが短絡故障したことを制御回路に知らせるフォトカプラ、ＧＰ１とＧＰ２がゲート駆動用の正負電源，ＲＧがゲート抵抗でＩＧＢＴのスイッチング速度を調整する。ＤＤがＩＧＢＴと同等の耐圧を有するダイオードである。トランジスタＱＴはオン信号時に故障検出用フォトカプラＰＣ２を動作させないようにするための回路でベース端子には抵抗Ｒ１とＲ２が、コレクタには抵抗Ｒ３とフォトカプラＰＣ２が接続される。ここで、Ｒ３はフォトカプラＰＣ２の電流を制限するための抵抗である。

図１６（ａ）の通常オン時においては，電流ＩＧＦによってＩＧＢＴＳがオンし，同時にトランジスタＱＴがオンして電流ＩＱが流れる。この状態ではフォトカプラＰＣ２のフォトダイオードには電流が流れないので、信号は出力されない。
図１６（ｂ）の通常オフ時においては，電流ＩＧＲによってＩＧＢＴＳがオフする。この状態では、ダイオードＤＤが逆バイアス状態であるので、フォトカプラＰＣ２には電流は流れないので、信号は出力されない。

図１６（ｃ）において，ＩＧＢＴＳがオフしているにも関わらずＩＧＢＴのコレクタ−エミッタ間に電圧が印加されない状態（短絡故障時）では，電流ＩＧＲと，正電源ＧＰ１から供給される電流ＩＳＤが流れる。この時ダイオードＤＤと直列に接続されているフォトカプラＰＣ２の１次側ダイオード（フォトダイオード）に電流が流れるため，２次側を制御回路側とすれば，故障状態であることを制御回路側に伝達することが可能となる。但し，正常時におけるデッドタイム期間中など，ＩＧＢＴＳと逆並列接続されているダイオード側に電流が流れているような状態でも同じ動作となるので，制御回路側で負荷電流の極性を判別するなどにより，このような時は故障状態でないと判定するようなマスキングをする必要がある。

図５に、本発明の第２の実施例を示す。図１５に示した７レベル変換回路への適用例である。ＤＰ１，ＤＰ２はそれぞれの電圧が３Ｅｄの直流電源で、直列に接続され，正側電位をＰ，負側電位をＮ，中点電位をＭとしている。
Ｓ１ａ〜Ｓ１ｄ、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６ａ〜Ｓ６ｄが正側電位Ｐと負側電位Ｎとの間に１２個直列接続されているダイオードを逆並列したＩＧＢＴからなる半導体スイッチである。Ｓ１ａ〜Ｓ１ｄの半導体スイッチの直列回路は第１の半導体スイッチ群、Ｓ６ａ〜Ｓ６ｄの半導体スイッチの直列回路は第２の半導体スイッチ群、Ｓ２が第１の半導体スイッチ、Ｓ３が第２の半導体スイッチ、Ｓ４が第３の半導体スイッチ、Ｓ５が第４半導体スイッチである。第１の半導体スイッチ群（Ｓ１ａ〜Ｓ１ｄ）と、第１の半導体スイッチＳ２と、第２の半導体スイッチＳ３と、第３の半導体スイッチＳ４と、第４の半導体スイッチＳ５と、第２の半導体スイッチ群（Ｓ６ａ〜Ｓ６ｄ）とは直列接続され、第１の半導体スイッチ直列回路となる。

第１の半導体スイッチ群の中の半導体スイッチＳ１ｄと第１の半導体スイッチＳ２との接続点と，第４の半導体スイッチＳ５と第２の半導体スイッチ群の中の半導体スイッチＳ６ａとの接続点との間には半導体スイッチＳ７〜Ｓ１０の直列回路（第２の半導体スイッチ直列回路）とコンデンサＣ１との並列回路が、第２の半導体スイッチＳ３と第３の半導体スイッチＳ４との直列回路と並列にコンデンサＣ３が、半導体スイッチＳ８とＳ９との直列回路と並列にコンデンサＣ２が、それぞれ接続される。直流電源ＤＰ１とＤＰ２との直列接続点であるＭ点と，半導体スイッチＳ８とＳ９との直列接続点との間には逆阻止形ＩＧＢＴＳ１１ａとＳ１２ａを逆並列接続して構成した双方向性のスイッチングが可能な第１の双方向スイッチと逆阻止形ＩＧＢＴＳ１１ｂとＳ１２ｂを逆並列接続して構成した第２の双方向スイッチとの直列回路が接続される。双方向スイッチとしては、図５に示す回路構成の他に、図２（ａ）〜図２（ｄ）に示すような逆耐圧を有しないＩＧＢＴとダイオードとを組み合わせても構成できる。詳細は第１の実施例と同様であるので、説明は省略する。

直流電源電圧（３Ｅｄ×２）に対して半導体スイッチＳ３のコレクタと半導体スイッチＳ４のエミッタと間に接続されるコンデンサＣ３の電圧を１単位の電圧（Ｅｄ）に，また半導体スイッチＳ２のコレクタと半導体スイッチＳ５のエミッタとの間に接続されるコンデンサＣ１の電圧を２単位の電圧（２Ｅｄ）に，また半導体スイッチＳ８のコレクタと半導体スイッチＳ９のエミッタとの間に接続されるコンデンサＣ３の電圧を１単位の電圧（Ｅｄ）に、それぞれ充電することにより、７レベルの電位の出力が可能となる。
図５に示すように、全ての半導体スイッチを同一電圧定格とした場合，半導体スイッチＳ１とＳ６はそれぞれ４個（Ｓ１ａ〜Ｓ１ｄ、Ｓ６ａ〜Ｓ６ｄ）直列接続することになる。

短絡保護のためのシステム構成は、第１の実施例と同様であり、双方向スイッチを２回路直列接続し、ゲート駆動回路にオフ時短絡故障検出回路を備えることにより、双方向スイッチを構成する半導体スイッチ素子が短絡故障した場合、これをゲート駆動回路内で検出して、この検出信号を制御回路に送出して、制御回路から全ての半導体スイッチに対して遮断信号を送ることにより、他の健全な半導体スイッチ素子やコンデンサを破壊させることなくシステムを停止させることが可能となる。ゲート駆動回路は実施例１と同様で、図１６に示す回路構成と動作である。
尚、上記実施例には、５レベル変換回路と７レベル変換回路とについて説明したが、双方向スイッチを用いた９レベル以上のマルチレベル変換回路においても適用可能である。また、半導体スイッチ素子としてＩＧＢＴを用いた例を説明したが、ＭＯＳＦＥＴ、ＧＴＯなどでも同様に適用可能である。

本発明は、双方向スイッチを用いたマルチレベル変換回路の保護に関する技術であり、高電圧電動機駆動装置、系統連系用変換装置などへの適用が可能である。

ＤＰ１、ＤＰ２・・・直流電源Ｃ１〜Ｃ３・・・コンデンサ
Ｓ１ａ〜Ｓ１ｄ、Ｓ２〜Ｓ５、Ｓ６ａ〜Ｓ６ｄ、Ｓ７〜Ｓ１０・・・半導体スイッチ
Ｓａ〜Ｓｄ、Ｑ１〜Ｑ４・・・半導体スイッチ
Ｓ１１、Ｓ１１ａ、Ｓ１１ｂ、Ｓ１２、Ｓ１２ａ、Ｓ１２ｂ・・・逆阻止形ＩＧＢＴ
ＣＮＴ・・・制御回路ＢＳ、ＢＳ１、ＢＳ２・・・双方向スイッチ
ＧＤＵ、ＧＤＵ−Ｓ１ａ、ＧＤＵ−Ｓ４ｃ・・・ゲート駆動回路
ＬＭ・・・交流電動機

Claims

直流から交流、もしくは交流から直流に変換する電力変換回路であって、ダイオードが逆並列接続された半導体スイッチ素子からなる半導体スイッチを複数個使用して構成され、１相分の回路として、正極端子と負極端子と中間端子を備えた直流電源回路の正側端子と負側端子との間に接続された、前記半導体スイッチを複数個直列接続した第１の半導体スイッチ群と、第１の半導体スイッチと、第２の半導体スイッチと、半導体スイッチを複数個直列接続した第２の半導体スイッチ群と、をこの順に直列に接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の前記第１の半導体スイッチ群と第１の半導体スイッチとの接続点と前記第２の半導体スイッチと前記第２の半導体スイッチ群との接続点との間に接続された第３の半導体スイッチと第４の半導体スイッチとを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路と並列接続されたコンデンサと、前記第２の半導体スイッチ直列回路の直列接続点と前記直流電源回路の中間端子との間に接続された双方向性のスイッチングが可能な双方向スイッチと、を備え、前記第１の半導体スイッチと前記第２の半導体スイッチとの直列接続点を交流端子としたマルチレベル電力変換回路において、前記双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続することを特徴とするマルチレベル電力変換回路。
直流から交流、もしくは交流から直流に変換する電力変換回路であって、ダイオードが逆並列接続された半導体スイッチ素子からなる半導体スイッチを複数個使用して構成され、１相分の回路として、正極端子と負極端子と中間端子を備えた直流電源回路の正側端子と負側端子との間に接続された、前記半導体スイッチを複数個直列接続した第１の半導体スイッチ群と、第１〜第４の半導体スイッチと、半導体スイッチを複数個直列接続した第２の半導体スイッチ群と、をこの順に直列に接続した第１の半導体スイッチ直列回路と、前記第１の半導体スイッチ直列回路の前記第１の半導体スイッチ群と第１の半導体スイッチとの接続点と第４の半導体スイッチと前記第５の半導体スイッチ群との接続点との間に接続された第５〜第８の半導体スイッチを直列接続した第２の半導体スイッチ直列回路と、前記第２の半導体スイッチ直列回路と並列接続された第１のコンデンサと、前記第２の半導体スイッチと第３の半導体スイッチとの直列回路と並列に接続された第２のコンデンサと、前記第６の半導体スイッチと第７の半導体スイッチとの直列回路と並列に接続された第３のコンデンサと、前記第６の半導体スイッチと第７の半導体スイッチとの直列接続点と前記直流電源回路の中間端子との間に接続された双方向性のスイッチングが可能な双方向スイッチと、を備え、前記第２の半導体スイッチと前記第３の半導体スイッチとの直列接続点を交流端子としたマルチレベル電力変換回路において、前記双方向スイッチを構成する半導体スイッチ素子を少なくとも２個同じ通流方向に直列接続することを特徴とするマルチレベル電力変換回路。
請求項１又は２に記載のマルチレベル電力変換回路において、少なくとも２個同じ通流方向に直列接続して構成した前記双方向性スイッチにおいて、オフ信号時における主端子間に印加されている電圧を検出する電圧検出手段を設け、オフ信号時において電圧検出手段により検出された電圧がゼロ近辺であった場合に、前記双方向スイッチを構成する半導体スイッチ素子が故障であると判断し、システムを停止する手段を設けることを特徴とするマルチレベル電力変換回路。
請求項３に記載のマルチレベル電力変換回路において、前記電圧検出手段は、オフ信号時において前記双方向スイッチを駆動するゲート駆動回路から前記双方向スイッチを構成する半導体スイッチ素子の主端子に流れ込む電流の有無を検出して、電圧がゼロ近辺であると判断することを特徴とするマルチレベル電力変換回路。
請求項１〜４の何れかに記載のマルチレベル変換回路を、９レベル以上のマルチレベル電力変換回路に適用することを特徴とするマルチレベル電力変換回路。