JP7127223B2 - マルチレベル電力変換回路 - Google Patents

マルチレベル電力変換回路 Download PDF

Info

Publication number
JP7127223B2
JP7127223B2 JP2021566578A JP2021566578A JP7127223B2 JP 7127223 B2 JP7127223 B2 JP 7127223B2 JP 2021566578 A JP2021566578 A JP 2021566578A JP 2021566578 A JP2021566578 A JP 2021566578A JP 7127223 B2 JP7127223 B2 JP 7127223B2
Authority
JP
Japan
Prior art keywords
switch
voltage
switches
voltage source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021566578A
Other languages
English (en)
Other versions
JP2022531616A (ja
Inventor
アバーカ，マルコ エステバン リベラ
アリ ホセインザデ，モハマド
サルバンザデ，マリアム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universidad de Talca
Original Assignee
Universidad de Talca
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=73050467&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7127223(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Universidad de Talca filed Critical Universidad de Talca
Publication of JP2022531616A publication Critical patent/JP2022531616A/ja
Application granted granted Critical
Publication of JP7127223B2 publication Critical patent/JP7127223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/0077—Plural converter units whose outputs are connected in series
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/49—Combination of the output voltage waveforms of a plurality of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Ac-Ac Conversion (AREA)

Description

本発明は、パワー・エレクトロニクスおよび非線形制御の分野に関し、より詳細には、カスケードブリッジ型のマルチレベル電力回路に関する。
パワー・エレクトロニクス技術の進展により、電力変換器の用途はますます広がっている。マルチレベル変換器は、低い高調波電圧および出力電流並びにスイッチの低い逆電圧に起因して、クリーンエネルギーの生成に加えて、速度の調整および中高電圧の用途で広く使用されている。
マルチレベル・インバータ（ＭＬＩ）は、産業用途において選ばれる主要な電力変換装置である。これらの用途は、主に、全電圧および電力範囲用のモータ・ユニットを含む。マルチレベル・インバータは、また、数ある中でも、ネットワークに接続されたシステム、無停電電源システム（ＵＰＳ）、電気自動車およびＦＡＣＴＳにおいて応用されている。
当該技術分野では、マルチレベル・インバータのための種々のトポロジーの先例が存在する。例えば、文献ＣＮ２７６８３０３は、多段階カスケード・インバータを提供する実用新案を説明し、これは、使用される部品の数を減少させ、その構造を簡略化し、高電圧および高電力のイベントを制御し、従来のカスケード・インバータと同一レベルを生成することを目的している。実用新案のマルチレベル・カスケード・インバータは、マルチレベルのインバータを形成するようにカスケードされた基本モジュールから構成される。
一方、文献ＣＮ１０５４５００６３は、カスケード・ハーフブリッジ型のマルチレベル・インバータおよびその制御方法を提供し、その目的は、制御ストラテジーおよび既存のマルチレベルトのカスケード・ポロジーの欠点を克服することである。制御ストラテジーは、サイクルの制御モードおよび出力レベルの重ね合わせを採用して、マルチレベル出力を生成する。
しかしながら、一般的には、電力変換回路は、複雑な構成を有し、多数の構成要素を備える。したがって、上記トポロジーを最適化し、最小の可能な構成要素を用いて所望のレベル数を達成することができる、新規な構成が求められている。
結果として、必要なレベル数を達成し、簡略化された構成を有し、かつ、使用されるコンポーネントの数を低減する、電力変換回路のための新規構造が求められている。
本発明は、図１０に示す回路構成を有する機能ブロックを含む電力変換器の新規な構成を提供する：
ここで、Ｖ１，Ｖ２，Ｖ３、Ｖ４，Ｖ５は、ＤＣ電圧源であり、
Ｓ１、Ｓ－ １（上付きバーが付されたＳ１を表す。以下同様である。)，Ｓ２、Ｓ－ ２，Ｓ３、Ｔ１、Ｔ－ １，Ｔ２、Ｔ－ ２は、半導体スイッチであり、
Ｄ１およびＤ２は、２つの半導体ダイオードである。
好ましい実施形態では、回路は、スイッチＳ１、Ｓ－ １およびＳ２，Ｓ－ ２が互いに相補的なデバイスであることを特徴とする。
他の好適な実施形態では、回路は、スイッチＳ３が双方向スイッチに対応することを特徴とする。
他の好適な実施形態では、回路は、直列に接続された複数の機能ブロックをさらに含み、機能ブロックの各々が、図１０に示す回路の構成を有することを特徴とする。さらに他の好適な実施形態では、回路は、直列に接続された２つの機能ブロック含み、機能ブロックの出力が、互いに非対称であることを特徴とする。
図１は、本発明の対象である電力変換回路の電圧出力レベルに対し機能ブロックのすべてのスイッチの状態を含む一般的な真理値表を示す。 図２は、本発明の対象である電力変換回路の機能ブロックについての出力電圧を示すグラフを示す。 図３は、本発明の対象である電力変換回路の機能ブロックのカスケード配置を示す。 図４は、本発明の対象である電力変換回路の実施形態の一例を示す。 図５は、本実施形態の一例における第１の機能ブロックの出力電圧を示すグラフを示す。 図６は、本実施形態の一例における第２の機能ブロックの出力電圧を示すグラフを示す。 図７は、本実施形態の一例における回路の出力電圧を示すグラフを示す。 図８は、本実施形態の一例における回路の出力電流を示すグラフを示す。 図９は、電力変換回路の機能ブロックにおけるメッシュの区分を示す。 図１０は、本発明の対象である電力変換器の機能ブロックの回路構成を示す。
本質的に、本発明は、５つのＤＣ電圧源（Ｖ１，Ｖ２，Ｖ３、Ｖ４，Ｖ５）、８つの単方向半導体スイッチ（Ｓ１、Ｓ－ １，Ｓ２、Ｓ－ ２，Ｔ１、Ｔ－ １，Ｔ２、Ｔ－ ２）、双方向半導体スイッチＳ３と、２つの半導体ダイオード（Ｄ１およびＤ２）とを備える、マルチレベル電力変換器の新規な構成を提供する。
本発明は、分散コンポーネントを有するマルチレベルの変換ブロックを含む回路構成（図１０に示されるような）を有する機能ブロックを含む新奇なマルチレベル電力変換回路を提供し：
Ｖ １ ，Ｖ ２ ，Ｖ ３ 、Ｖ ４ ，Ｖ ５ は、ＤＣ電圧源であり、
Ｓ １ 、Ｓ － １ ，Ｓ ２ 、Ｓ － ２ ，Ｓ ３ 、Ｔ １ 、Ｔ － １ ，Ｔ ２ 、Ｔ － ２ は、半導体スイッチであり、
Ｓ３は、双方向半導体スイッチであり、
Ｄ １ およびＤ ２ は、２つの誘電体ダイオードであり、かつ
前記マルチレベルのコンバータブロックのターミナルＸ及びＸ － で連続的な入力電圧であり、
前記負側入力ターミナルＸが、スイッチＳ ２ 及びＳ － ２ の直列となった接続の中間に接続され、
前記正側ターミナルＸ － がスイッチＳ 1 及びＳ － 1 の直列となった接続の中間に接続され
第１の並列回路が、ダイオードＤ １ の前記アノードに直列に接続されたスイッチＴ － ２ を含み、両方がスイッチＴ ２ 及び電圧源Ｖ ５ の負電位の直列となった接続に並列に接続され、
第２の並列回路は、ダイオードＤ ２ の前記カソードに直列に接続されたスイッチＴ － １ を含み、両方がスイッチＴ １ 及び電圧源Ｖ ４ の正電位の直列となった接続に並列に接続され、
前記第１及び第２の並列回路が電圧源Ｖ ３ の手段により互いに接続されており、前記第１の並列回路がダイオードＤ １ の前記カソード及び正電位Ｖ ５ で前記電圧源Ｖ ３ の前記負電位に接続され、前記第２の並列回路が、前記負電位Ｖ ４ の手段及びＤ ２ のアノードによりＶ ３ の前記正電位へと接続され、
前記第１及び第２の並列回路が、直列に接続された電圧源Ｖ １ 及びＶ ２ の手段により互いに接続され、前記第１の並列回路が、スイッチＴ ２ 及びＴ － ２ の手段により前記電圧源Ｖ １ の前記正電位に接続され、前記第２の並列回路がスイッチＴ １ 及びＴ － １ の手段により前記電圧源Ｖ ２ の前記負電位に接続されており、
前記電圧源Ｖ ３ が、スイッチＳ ２ でその負電位に接続され、かつスイッチＳ － ２ でその正電位に接続され、
前記電圧源Ｖ １ の正電位が、スイッチＳ １ に接続され、前記電圧源Ｖ ２ の前記負電位がスイッチＳ － １ に接続され、
前記双方向スイッチＳ ３ が前記電圧源Ｖ １ 及びＶ ２ の間の前記中間点の１つのターミナルで接続し、かつ他のターミナルがスイッチ １ 及びＳ － １ の間の前記中間で接続する。
スイッチＳ１、Ｓ－ １およびＳ２，Ｓ－ ２は、互いに相補的なスイッチである。つまり、一方がオープンの場合、他は、必ずクローズされる。この目的は、それぞれ電圧源Ｖ１，Ｖ２およびＶ３が短絡するのを回避することである。
スイッチＳ３は、双方向スイッチであり、これは、双方向への電流の通過を可能とする。
より良い理解のために、しかしながら、本発明の範囲を限定することなく、上記機能ブロックの説明が以下に示される。上記機能ブロックは、７つのメッシュに分割されるが、これは、本発明の範囲を限定するものではない。本発明の範囲を限定することなく、各メッシュのコンポーネントの説明が時計回りに行われる。
メッシュＩは、別の双方向スイッチＳ３に接続されるスイッチＳ１を含み、双方向スイッチＳ３は、次いで、その後に上記スイッチＳ１に接続される電圧源Ｖ１に接続される。
メッシュＩＩは、電圧源Ｖ２に接続されるスイッチＳ－ １を含み、電圧源Ｖ２は、次いで、その後にスイッチＳ－ １に接続される双方向スイッチＳ３に接続される。
メッシュＩＩＩは、電圧源Ｖ５に接続されるスイッチＴ２を含み、電圧源Ｖ５は、次いでダイオードＤ１に接続される。上記ダイオードＤ１は、次いで、スイッチＴ－ ２に接続され、スイッチＴ－ ２は、次いで上記スイッチＴ２に接続される。
メッシュＩＶは、電圧源Ｖ２に接続された電圧源Ｖ１を含み、電圧源Ｖ２は、次いでスイッチＴ１に接続される。上記スイッチＴ１は、次いで、別の電圧源Ｖ３に接続される電圧源Ｖ４に接続され、次いで、追加の電圧源Ｖ５に接続される。上記電圧源Ｖ５は、次いで、スイッチＴ２に接続され、スイッチＴ２は、電圧源Ｖ１に接続される。
メッシュＶは、ダイオードＤ２とともにスイッチＴ－ １を含み、ダイオードＤ２は、電圧源Ｖ４に接続する。上記電圧源Ｖ４は、ついで、スイッチＴ１に接続され、スイッチＴ１は、次いでスイッチＴ－ １に接続される。
メッシュＶＩは、スイッチＳ－ ２に接続される電圧源Ｖ３を含み、スイッチＳ－ ２は、次いで、別のスイッチＳ２に接続される。上記スイッチＳ２は、次いで、上記電圧源Ｖ３に接続される。
メッシュＶＩＩ（外部）は、スイッチＳ－ １に接続されるスイッチＳ１を含む。上記スイッチＳ－ １は、スイッチＴ－ １に接続される。そして、上記スイッチＴ－ １は、ダイオードＤ２に接続され、ダイオードＤ２は、次いで、スイッチＳ－ ２に接続される。スイッチＳ－ ２は、ついでスイッチＳ２に接続され、スイッチＳ２は、次いで、ダイオードＤ１に接続される。ダイオードＤ１は、スイッチＴ－ ２に接続され、スイッチＴ－ ２は、最終的にスイッチＳ１に接続される。
出力電圧は、スイッチＳ１，Ｓ－ １およびＳ３の間に位置する第１ノードと、スイッチＳ２およびＳ－ ２の間に位置する第２ノードとの２つのノード間に生成される電圧差から決定される。
電源の電圧値および回路のコンポーネントの本質の両方が、本発明の範囲を限定するものではなく、例えば電力変換器が意図する用途に依存するであろう。
一方、機能ブロックの出力電圧は、本発明の範囲を限定するものではない。好ましい実施形態においては、０［Ｖ］および１２００［Ｖ］の間の範囲にある。
加えて、機能ブロックの出力電流は、本発明の範囲を限定するものではない。好ましい実施形態においては、０［Ａ］および８［Ａ］の範囲である。にもかかわらず、より高い出力電流が、本発明の範囲を限定することなく用いられてもよい。
結果として、機能ブロックの出力電力は、本発明の範囲を限定するものでもない。好ましい実施形態においては、これは、０［ｋＷ］および１０［ｋＷ］の範囲にある。
本発明の文脈において、要求される保護の範囲を制限することなく、ダイオードは、一方だけ電流を通過することを許可し、反対方向の電流の通過を抑制する２電極電子バルブとして理解されるであろう。
本発明の文脈において、要求される保護の範囲を制限することなく、半導体スイッチは、電子半導体バルブを備え、その目的が回路において電流の通過をオープンまたはクローズすることである電子パワー・デバイスとして理解されるであろう。
本発明の文脈において、要求される保護の範囲を制限することなく、機能ブロックは、アセンブリが特定の機能を満たすようなやり方で相互接続された電気的および／または電子的要素のセットとして理解されるであろう。
本発明の文脈において、要求される保護の範囲を制限することなく、非対称な出力は、その主要なブロックが異なるレベルの出力電圧を生成する構成として理解されるであろう。
本発明の文脈において、要求される保護の範囲を制限することなく、直接接続は、デバイスが連続的に接続される接続構成として理解されるであろう。
図１は、スイッチの状態が２３レベルの回路の出力電圧に関連付けて見られる一般的な真理値表を示す。上記出力電圧レベルは、以下に詳細を示す。
第１の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ１がクローズされており、スイッチＳ－ １，Ｓ－ ２，Ｓ３，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）である。
第２の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｓ３，Ｔ１がクローズされており、スイッチＳ１，Ｓ－ ２，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ２＋Ｖ３＋Ｖ４）である。
第３の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｔ１がクローズされており、スイッチＳ１，Ｓ－ ２，Ｓ３，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ３＋Ｖ４）である。
第４の電圧レベルにおいては、スイッチＳ１,Ｓ－ ２，Ｔ１がクローズされており、スイッチＳ－ １，Ｓ２，Ｓ３，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ４）である。
第５の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｓ３，Ｔ１がクローズされており、スイッチＳ１，Ｓ２，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ２＋Ｖ４）である。
第６の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｔ１がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ４）である。
第７の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ－ １がクローズされており、スイッチＳ－ １，Ｓ－ ２，Ｓ３，Ｔ－ １，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３）である。
第８の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｓ３，Ｔ－ １がクローズされており、スイッチＳ１，Ｓ－ ２，Ｔ１，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ２＋Ｖ３）である。
第９の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｔ－ １がクローズされており、スイッチＳ１，Ｓ－ ２，Ｓ３，Ｔ１，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ３）である。
第１０の電圧レベルにおいては、スイッチＳ１,Ｓ－ ２，Ｔ１がクローズされており、スイッチＳ－ １，Ｓ２，Ｓ３，Ｔ１，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２）である。
第１１の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｓ３，Ｔ１ －がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ２，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ２）である。
第１２の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ－ ２がクローズされており、スイッチＳ－ １，Ｓ－ ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（０）である。
第１３の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｓ３，Ｔ－ ２がクローズされており、スイッチＳ１，Ｓ－ ２，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（－Ｖ２）である。
第１４の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｔ－ ２がクローズされており、スイッチＳ１，Ｓ－ ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２）である。
第１５の電圧レベルにおいては、スイッチＳ１,Ｓ－ ２，Ｔ－ ２がクローズされており、スイッチＳ－ １，Ｓ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（－Ｖ３）である。
第１６の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｓ３，Ｔ－ ２がクローズされており、スイッチＳ１，Ｓ２，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（－Ｖ２－Ｖ３）である。
第１７の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｔ－ ２がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２－Ｖ３）である。
第１８の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ２がクローズされており、スイッチＳ－ １，Ｓ－ ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（－Ｖ３）である。
第１９の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｓ３，Ｔ２がクローズされており、スイッチＳ１，Ｓ－ ２，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（－Ｖ２－Ｖ５）である。
第２０の電圧レベルにおいては、スイッチＳ－ １,Ｓ２，Ｔ２がクローズされており、スイッチＳ１，Ｓ－ ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２－Ｖ５）である。
第２１の電圧レベルにおいては、スイッチＳ１,Ｓ－ ２，Ｔ２がクローズされており、スイッチＳ－ １，Ｓ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（－Ｖ３－Ｖ５）である。
第２２の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｓ３，Ｔ２がクローズされており、スイッチＳ１，Ｓ２，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（－Ｖ２－Ｖ３－Ｖ５）である。
第２３の電圧レベルにおいては、スイッチＳ－ １,Ｓ－ ２，Ｔ２がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ－ １，Ｔ－ ２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ５）である。
図２は、機能ブロックの特定の実施形態における経時的な出力電圧を示すグラフを示す。上記グラフにおいては、電圧値が－５５０Ｖおよび５５０Ｖの間の範囲にあることが観測される。
図３は、互いに直列に接続され、決定された出力電圧の多数のレベルの提供を実現するよう構成された複数の機能ブロックの包括的なカスケード配置を示す図である。各機能ブロックが生成することができるレベルの数は、図１の真理値表において詳細に説明されている。
図４は、本発明の対象である電力変換回路の実施形態の一例を示す。上記実施形態の一例においては、要求される保護の範囲を制限することなく、４５電圧レベルを生成する、出力相の電力変換器の回路が示されている。図４は、直列に接続された２つの機能ブロックを有する提案構造を示す。
より好ましい実施形態では、本発明の範囲を制限することなく、図４に示す上記ＤＣ電圧源についての値は、以下の通りである：
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
ピーク出力電圧は、１１００Ｖであり、５０Ｈｚの出力周波数で５０Ｖのステップ電圧を有し、ピーク電流は７．３Ａである。
図５は、上記実施形態の一例における第１の機能ブロックの出力電圧を示すグラフである。上記第１の機能ブロックの出力電圧は、－５５０Ｖおよび５５０Ｖの間の範囲のステップ関数を描く。
図６は、上記実施形態の一例における第２の機能ブロックの出力電圧を示すグラフである。上記第２の機能ブロックの出力電圧は、ゼロでステップを有する、－５５０Ｖおよび５５０Ｖの間で振動する正弦波関数を描く。
図７には、上記実施形態の一例における回路の出力電圧を示すグラフを示す。上記回路の出力電圧は、－１１００Ｖおよび１１００Ｖの間で振動する正弦波関数を描き、これは、第１の機能ブロックの出力電圧と、第２の機能ブロックの出力電圧との合計である。
図８は、上記実施形態の一例における回路の出力電流を示すグラフを示す。上記回路の出力電流は、－７．３Ａおよび７．３Ａの間で振動する正弦波関数を描く。
図９は、電力変換回路の機能ブロックを形成するメッシュの列挙を示す。上記図面においては、本発明の詳細な説明に説明された各メッシュを参照する列挙が示されている。上記列挙は、本発明のより良い理解を与えるために提供されてり、しかしながら、適用される保護の範囲を限定するものではない。
以上詳細を説明した発明に従えば、２３レベルの電力変換回路を得ることが可能であり、この電力変換回路は、簡略化された構成を有し、使用されるコンポーネントの数を削減する。
本発明の範囲を限定することなく、当該技術分野において標準的な知識を有する者によって想定される任意のやり方で本発明の技術的特徴の異なる選択肢が組み合わせられてもよいことを理解されたい。
次に、本発明の実施形態の実施例が以下提示される。上記実施例の目的は、本発明のより良い理解を与えることであるが、その範囲を限定するものではないことを理解されたい。加えて、異なる実施例で示される技術的特徴は、本発明の範囲を限定することなく、当該技術分野において標準的な知識を有する者によって想定される任意のやり方で、互いに組み合わせられてもよいし、または前述した他の技術的特徴と組み合わせられてもよい。
実施例１：本発明の対象である電力変換器の回路の実現
図４は、４５の電圧レベルを生成する単相電力増幅器の回路を示す。図４は、提案構造が、直列に接続された２つの機能ブロックを含むことを示す。
上記回路の構成が、期待される出力を得ることが可能であることを検証するために、回路のシミュレーションを実施した。上記シミュレーションにおいては、スイッチおよびダイオードなどの半導体デバイスのセットが理想的であるとしている。ＤＣ電圧源について選択された値は、以下の通りである。
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
ピーク出力電圧は、１１００Ｖであり、５０Ｈｚの出力周波数で５０Ｖのステップ電圧を有し、ピーク電流は７．３Ａである。

Claims (4)

  1. 分散されたコンポーネントを有するマルチレベルの変換ブロックを含む回路構成を有する機能ブロックを含むことを特徴とするマルチレベル電力変換回路であって、
    Ｖ １ ，Ｖ ２ ，Ｖ ３ 、Ｖ ４ ，Ｖ ５ は、ＤＣ電圧源であり、
    Ｓ １ 、Ｓ － １ ，Ｓ ２ 、Ｓ － ２ ，Ｓ ３ 、Ｔ １ 、Ｔ － １ ，Ｔ ２ 、Ｔ － ２ は、半導体スイッチであり、
    Ｓ ３ は、双方向半導体スイッチであり、
    Ｄ １ およびＤ ２ は、２つの誘電体ダイオードであり、かつ
    前記マルチレベルのコンバータブロックのターミナルＸ及びＸ － で連続的な入力電圧であり、
    前記負側入力ターミナルＸが、スイッチＳ ２ 及びＳ － ２ の直列となった接続の中間に接続され、
    前記正側入力ターミナルＸ － が、スイッチＳ 1 及びＳ － 1 の直列となった接続の中間に接続され、
    第１の並列回路が、ダイオードＤ １ の前記アノードに直列に接続された前記スイッチＴ － ２ を含み、両方がスイッチＴ ２ 及び前記電圧源Ｖ ５ の前記負電位の直列となった接続に並列に接続され、
    第２の並列回路は、ダイオードＤ ２ の前記カソードに直列に接続された前記スイッチＴ － １ を含み、両方がスイッチＴ １ 及び前記電圧源Ｖ ４ の前記正電位の直列となった接続に並列に接続され、
    前記第１及び第２の並列回路が電圧源Ｖ ３ の手段により互いに接続されており、前記第１の並列回路がダイオードＤ １ の前記カソード及びＶ ５ の前記正電位で前記電圧源Ｖ ３ の前記負電位に接続され、前記第２の並列回路が、Ｖ ４ の前記負電位の手段及びＤ ２ の前記アノードによりＶ ３ の前記正電位へと接続され、
    前記第１及び第２の並列回路が、直列に接続された前記電圧源Ｖ １ 及びＶ ２ の手段により互いに接続され、前記第１の並列回路が、スイッチＴ ２ 及びＴ － ２ の手段により前記電圧源Ｖ １ の前記正電位に接続され、前記第２の並列回路がスイッチＴ １ 及びＴ － １ の手段により前記電圧源Ｖ ２ の前記負電位に接続されており、
    前記電圧源Ｖ ３ が、スイッチＳ ２ でその負電位に接続され、かつスイッチＳ － ２ でその正電位に接続され、
    前記電圧源Ｖ １ の前記正電位が、スイッチＳ １ に接続され、前記電圧源Ｖ ２ の前記負電位がスイッチＳ － １ に接続され、
    前記双方向スイッチＳ ３ が前記電圧源Ｖ １ 及びＶ ２ の間の前記中間点の１つのターミナルで接続し、かつ他のターミナルが前記スイッチＳ １ 及びＳ － １ の間の前記中間で接続する、
    マルチレベル電力変換回路。
  2. スイッチＳ１、Ｓ－ １およびＳ２，Ｓ－ ２は、互いに相補的なデバイスであることを特徴とする、請求項１に記載のマルチレベル電力変換回路。
  3. 直列に接続された複数の機能ブロックを含み、前記機能ブロックの各々は、請求項１に記載の前記回路構成を有することを特徴とする、請求項１に記載のマルチレベル電力変換回路。
  4. 直列に接続された２つの機能ブロックを含み、前記機能ブロックの出力は、互いに非対称であることを特徴とする、請求項３に記載のマルチレベル電力変換回路。
JP2021566578A 2019-05-09 2019-05-09 マルチレベル電力変換回路 Active JP7127223B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CL2019/050038 WO2020223830A1 (es) 2019-05-09 2019-05-09 Circuito de convertidor de potencia multinivel

Publications (2)

Publication Number Publication Date
JP2022531616A JP2022531616A (ja) 2022-07-07
JP7127223B2 true JP7127223B2 (ja) 2022-08-29

Family

ID=73050467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021566578A Active JP7127223B2 (ja) 2019-05-09 2019-05-09 マルチレベル電力変換回路

Country Status (6)

Country Link
US (1) US20220224245A1 (ja)
EP (1) EP3926810A4 (ja)
JP (1) JP7127223B2 (ja)
CN (1) CN112292807A (ja)
CA (1) CA3137339A1 (ja)
WO (1) WO2020223830A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115532A1 (en) 2009-11-16 2011-05-19 General Electric Company Multilevel converter operation
US20150003127A1 (en) 2013-06-26 2015-01-01 Fuji Electric Co., Ltd. Multilevel power conversion circuit
US20170163171A1 (en) 2015-12-03 2017-06-08 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method for controlling asymmetric modular multilevel converter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2768303Y (zh) 2004-12-10 2006-03-29 华中科技大学 级联型多电平逆变器
JP2014135799A (ja) * 2013-01-08 2014-07-24 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置
CN104362878B (zh) * 2014-11-28 2017-07-21 东南大学 用于多电平变换器的基本单元、三电平和m电平拓扑结构
CN105827129B (zh) * 2015-01-04 2020-06-02 华为技术有限公司 多电平拓扑的电路和功率变换器
CN105450063A (zh) 2015-12-11 2016-03-30 华南理工大学 一种半桥级联型多电平逆变器及控制方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110115532A1 (en) 2009-11-16 2011-05-19 General Electric Company Multilevel converter operation
US20150003127A1 (en) 2013-06-26 2015-01-01 Fuji Electric Co., Ltd. Multilevel power conversion circuit
US20170163171A1 (en) 2015-12-03 2017-06-08 Industry-Academic Cooperation Foundation, Yonsei University Apparatus and method for controlling asymmetric modular multilevel converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Sunitha, T. Annamalai, K. Udhayakumar, C. Gopinath，"A New 23 Level Cascaded Multi-Level Inverter with Optimum Structure"，2018 4th International Conference on Electrical Energy Systems，2018年08月23日，p.320-327

Also Published As

Publication number Publication date
CA3137339A1 (en) 2020-11-12
EP3926810A1 (en) 2021-12-22
US20220224245A1 (en) 2022-07-14
EP3926810A4 (en) 2022-10-26
WO2020223830A1 (es) 2020-11-12
CN112292807A (zh) 2021-01-29
JP2022531616A (ja) 2022-07-07

Similar Documents

Publication Publication Date Title
Sandeep A 13-level switched-capacitor-based boosting inverter
Aalami et al. Design of a new combined cascaded multilevel inverter based on developed H-bridge with reduced number of IGBTs and DC voltage sources
Ponkumar et al. Realization of cascaded multilevel inverter
Xu et al. Switched-capacitor multi-level inverter with equal distribution of the capacitors discharging phases
Prayag et al. Novel basic block of multilevel inverter using reduced number of on-state switches and cascaded circuit topology
Babaei et al. A new basic unit for symmetric and asymmetric cascaded multilevel inverter with reduced number of components
Sarbanzadeh et al. A new sub-multilevel inverter with reduced number of components
SinghNeti et al. A reduce device count nine level mli using switched capacitors
JP7127223B2 (ja) マルチレベル電力変換回路
Banaei et al. Reduction of components in cascaded transformer multilevel inverter using two DC sources
Shahir et al. 16-level basic topology for cascaded multilevel inverters with reduced number of components
Sabyasachi et al. Asymmetrical single-phase cascaded differential multilevel inverter for PV applications
Reddy et al. Novel symmetric and asymmetric topology of multilevel inverter with reduced number of switches
Salodkar et al. Study of single phase multilevel inverter topologies suitable for photovoltaic applications
Bayat et al. A new structure with new algorithms for cascaded multilevel inverters by reducing number of IGBTs
Siddique et al. A new single-phase single source nine level boost inverter topology
Elanangai Multi-level inverter using a single DC voltage source connected in parallel with capacitors connected in series
Shaikh et al. Single phase seven level inverter
Kumar A new 7-level asymmetrical multilevel inverter with reduced number of sources and switching components
Shyam et al. Symmetrical and Asymmetrical Multilevel Inverter with configurational parameters for power quality applications
Arif et al. Modified asymmetrical 13-level inverter topology with reduce power semiconductor devices
CN111541390B (zh) 一种多电平逆变拓扑电路
Subhani et al. New symmetric enhanced-boost modified Z-source inverters with switched Z-impedance
Sathik et al. A New Design of Active NPC Converter Topology with Higher Voltage Gain for AC Microgrid Applications
Das et al. Novel 13-level Asymmetrical Photovoltaic Inverter with Reduced switches

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220817

R150 Certificate of patent or registration of utility model

Ref document number: 7127223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157