JPS58149547A - 制御装置の安全装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は種々の機器の制御を行う制御装置の安全装置に
係り、特に制御装置としてマイクロコンピュータ等の計
算機を用いたものに好適な制御装置の安全装置に関する
。

マイクロコンピュータ等の計算機においては、制御処理
の中途で、外部からのノイズ等の原因により所期のプロ
グラムの実行が不可能となる、いわゆる暴走現象が発生
する場合がある。このため、計算機では暴走が発生する
と直ちに計算機をリセットして、そのプログラムを最初
から実行し直す処置がとられる構成となっている。

第１図はこのような構成を有するマイクロコンピュータ
のシステム構成を示す図である。

図で１は制御対象となる機器の制御のために必要な演算
を行い、又、制御装置内の他のユニットの制御等をも行
うマイクロプロセッサユニット（以下、Ｍ　Ｐ　Ｕと称
する。）である。ＲＥＳはＭＰＵ　１のリセット端子を
示す。２はＭＰＵｔが演算、制御を実行するために必要
なプログラムを記憶しているリードオンメモリ（以下、
ＲＯＭと称する。）、３は機器の制御に必要な外部入力
データやＭＰＵ　１における演算結果などを一時的に記
憶しておくためのランダムアクセスメモリ（以下、ＲＡ
Ｍと称する。）である。ＲＯＭ２の記憶内容はマイクロ
コンピュータの電源がオフとなっても不変であるが、Ｒ
ＡＭ３の記憶内容は消滅する。

４は外部からのデータを取入れ、又、演算結果を外部へ
出力するために必要な入出力装置である。

５はマイクロコンピュータ内にあって、その動作を監視
する監視回路（通常、ウォッチドッグタイマ回路と称さ
れている。）であり、動作に暴走等の異常があったとき
は直ちにＭＰＵＩのリセット端子ＲＥＳに一定期間「０
」（接地電位）を出方してＭＰＵＩをリセットとし、前
記一定期間経過後に「１」（高電位）を出力して常態ｆ
戻る。このとき、ＲＯＭ　２のプログラムは最初に戻っ
て開始される。監視回路５は、図においては別個のユニ
ットとして示されているが、必ずしも別個のユニットと
する必要はなく、同一の機能をＭＰＵＩの構成およびＲ
ＯＭ２のプログラムにより行わせることができる。６は
マイクロコンピュータへの電源投入時から一定期間、Ｍ
ＰＵＩのリセット端子ＲＥＳを接地電位「０」にしてお
くためのリセット回路である。図では最も簡単な回路の
具体例が示されており、６ｒは抵抗、６Ｃはコンデンサ
、６ａ、６ｂはインバータである。このような回路は良
く知られているので説明は省略する。なお、Ｒ，はＭＰ
Ｕ　１のリセット端子ＲＥＳに高電位「１」を与えるた
めの抵抗である。７，８．９はそれぞれ各ユニット間の
信号のやりとりを行うアドレスバス、データバス、コン
トロールパスである。

このようなシステムのマイクロコンピュータは前述のと
おり、電源を投入するとリセット回路６により一定期間
リセット状態となり、この期間経過後にＲＯＭ２に記憶
されているプログラムの最初から動作を開始する。ＭＰ
Ｕ　１はこのプログラムにしたがって各ユニットを制御
し、外部からのデータ等に基づいて演算を行い、その結
果を入出力装置４を介して外部に出力して必要な制御を
行う。

ＲＯＭ２に記憶されている一連のプログラムは繰返して
実行されるが、もし、その実行の途中において外部から
のノイズの侵入等の障害があるとプログラムの実行はで
きず暴走が発生する。このとき、監視回路５で例示され
る監視機構により、ＭＰＵ　１のリセット端子ＲＢＳは
接地電位「０」となり一定期間だけＭＰＵ１をリセット
状態とする。一定期間経過後はリセット端子ＲＥ８は高
電位「１」となりプログラムの最初に戻って動作を開始
する。このようにして、制御装置の信頼性を向上してい
る。

ところで、暴走発生の原因となる障害がノイズ等による
一時的なものでない場合、例えば各ユニットを構成して
いる素子が破損したような場合、第１図に示す従来の構
成では暴走とプログラムの再スタートがいつまでも繰返
されるだけとなり、制御対象機器の制御が不可能となる
のは勿論、当該機器の安全を脅かす事態も生じ、制御装
置の信頼性と機器の安全性は着るしく阻害される。

本発明の目的は、このような欠点を除き、制御装置の信
頼性と機器の安全性を高める制御装置の安全装置を提供
するにある。

この目的を達成するため、本発明は、演算、制御手段と
、この演算、制御手段の処理プログラムを記憶した第１
の記憶手段と、必要な値を随時記憶するための第２の記
憶手段と、入出力手段とを備えた制御装置において、前
記第２の記憶手段の所定のアドレスに所定の値を記憶さ
せ、制御装置の電源投入後、前記演算、制御手段がリセ
ット状態に置かれる度に、前記第２の記憶手段に記憶さ
れた前記の所定値を、一定の値の加算、減算等により変
化させてゆき、この変化した値が定められた設定値に達
したとき、制御対象機器の安全を維持する措置を講する
ようにしたことを特徴とする。

以下、本発明を第２図に示す実施例に基づいて説明する
。

図はマイクロコンピュータのシステム構成を示す図で、
ＭＰＵ１、ＲＯＭ２、ＦＬＡＭ３、入出力装置４、リセ
ット回路６、アドレスバス７、データバス８、コントロ
ールバス９は第１図＆ｌｒ：ｊモのと同じである。なお
、マイクロコンピュータの暴走時、第１図に示す監視回
路５のＭＰＵＩのすセット端子ＲＥＳを接地電位「０」
とする監視機能は、ＭＰＵ　１の構成とＲ，０Ｍ２に記
憶されたプログラムとで遂行するようになっている。

１０は後述する切換回路を一定期間導通状態とし、その
間にＲ，ＡＭ　３の所定のアドレスに所定の値を書込む
ための書込時間設定回路である。書込時間設定回路１０
は抵抗１０ｒ、コンデンサ１０ｃ、インバータ１０ａ、
１０ｂで構成され、一定期間ラインＬ上に接地電位「０
」を出力する。これを、第３図を参照しながら説明する
。なお、第３図において、横軸には時間ｔが、縦軸には
電圧Ｖがとつ−ｃ、ｚｒ＋、又、Ｖｔｈは電圧のスレシ
ュホールドレベルを示す。今、第３図に示す時刻ｔ０で
マイクロコンピュータの電源が投入されると、抵抗１０
ｒとコンデンサ１０ｃの接続点ｅ、の電圧は、その抵抗
値と容量で決定される第３図の曲線Ａにしたがって上昇
する。この間、インバータ１０１．１０ｂの作用により
ラインＬは接地電位ｒＯＪとなっている。接続点ｅ、の
電圧が曲線Ａ上を上昇してゆき、時刻ｔ、においてスレ
ッシュホールドレベルＶｔｋに達すると直ちに、インバ
ータ１０ａ。

１０ｂの作用によりラインＬは抵抗Ｒ１で与えられる高
電位「１」となり、以後電源が開放されるまでこの電位
が保持される。即ち、第３図の時刻ｔｏから時刻１．ま
での期間、ラインＬ上には接地電位ｒＯＪが出力される
こととなる。

なお、第３図の曲線Ｂは、リセット回路６の抵抗６ｒと
コンデンサ６Ｃとの接続点ｅ１の電圧を示し、時刻ｔ、
よりも遅い時刻ｔ、においてスレッシュホールドレベル
Ｖｔｈに達する。リセット回路６も書込時間設定回路１
０と同じく、その出力は時刻ｔ０から曲線Ｂがスレッシ
ュホールドレベルＶｉｈに達する時刻ｔ、までは接地電
位「０」であり、それ以後は高電位「１」となる。

１１．１２．１３はそれぞれ書込時間設定回路１０の出
力によりその導通、非導通が制御される切換回路であり
、前記ラインＬが接続されている。

１１ａ、ｌｌｂ、・・・・・・・・・は切換回路１１を
構成する切換素子であり、図には切換素子としてスＩＪ
−ステートバッファが示されている。各切換素子１１ａ
、ｌｌｂ・・・・・・・・・の１つの端子にはラインＬ
が接続されていて、ラインＬ上の電位が反転して加えら
れる。したがって、ラインＬ上に接地電位「０」が出力
されると、切換素子１１ａ、ｌｌｂ・・・・・・・・・
は導通状態となる。切換素子１１　ａ、　１　ｌ　ｂ・
・・・・・・・・の出力端子はそれぞれＲＡＭ３のアド
レス端子に接続されている。

切換回路１２も切換回路１１の切換素子１１ａ。

１１ｂ・・・・・・・・・と同じ切換素子１２ａ、１２
ｂ・・・・・・・・・で構成され各切換素子１２ａ、１
２ｂ・・・・・・・・・にはラインＬが接続されている
。切換素子１２ａ。

１２ｂ・・・・・・・・・の出力端子はそれぞれＲＡＭ
３のデータ端子に接続されている。

同じ（切換回路１３も切換素子１１ａ、ｌｌｂ・・・・
・・・・・と同じ切換素子１３　ａ、　　１３　ｂ・・
・・・・川で構成され、ラインＬが接続されている。切
換素子１３ａ、１３ｂ・・・・・・・・・の出力端子は
、ＲＡＭ３の制御端子、即ち、ＲＡＭ３の動作のタイミ
ングを司どるＣＥ、Ｃ８，Ｒ／Ｗ等のコントロール信号
入力端子＝に接続されている。

１４はアドレスセット回路である。１４ａ。

１４ｂ・・・・・・・・・はアドレスセット回路を構成
するスイッチでその一方端は接地され、他方端は切換回
路１１の切換素子１１ａ、ｌｌｂ・・・・・・・・・の
入力端子に接続されている。スイッチ１４ａ、１４ｂ・
・・・・・・・・が閉じた状態では、切換素子１１ａ、
ｌｌｂ・・・・・・の入力端子との間の接続ライン上に
は接地電位「０」が、又、開いた状態では、当該接続ラ
インと電源との間に接続された抵抗Ｒ，Ｋより高電位「
１」が出力される。したがって、スイッチ１４ａ、１４
ｂ・旧・・・・・の開閉を適宜選択することによりＲ，
ＡＭ３における所定のアドレスのアドレス信号を作り出
すことができ、この信号は切換回路１１が導通状態にあ
るとき、ＲＡＭ３のアドレス端子に入力されて、そのア
ドレスを指定する。

１５はデータセット回路である。１５ａ、１５ｂ・・・
・・・・・・はデータセット回路を構成するスイッチで
その一方端は接地され、他方端は切換回路１２の切換素
子１２ａ、１２ｂ・・・・・・・・・の入力端子に接続
されている。スイッチ１５ａ、１５ｂ・旧聞・・と切倹
素子１２ａ、１２ｂ・・・川・・・の接続ライン上には
、アドレスセット回路１４の場合と同じく、スイッチ１
５ａ、１５ｂ・・・・・・・・・の開閉を選択すること
により「０」又は「１」を出力することができる。

即ち、ＲＡＭ３に入力するデータ信号を作り出すことが
できる。切換回路１２が導通状態にあるとき、このデー
タはＲＡＭ３の所定のアドレスに書込まれる。

１６は制御信号セット回路である。１６ａ。

１６ｂ・・・・・・・・・は制御信号セット回路を構成
するスイッチでその一方端は接地され、他方端は切換回
路１３の切換素子１３ａ、１３ｂ・・・・・・・・・の
入力端子に接続されている。スイッチ１６ａ、１６ｂ・
・・・・・・・・と切換素子１３ａ、１３ｂ・・・・・
・・・・の接続ライン上にはアドレスセット回路１４、
データセット回路１５の場合と同じく、スイッチ１６ａ
、１６ｂ・・・・・・・・・の開閉を選択することによ
り「０」又は「１」を出力することができる。即ち、Ｒ
ＡＭ３の制御端子に入力する信号を作り出すことができ
る。

切換回路１３が導通状態にあるとき、この信号はＲＡＭ
３の制御端子に入力されてＦＬＡＭ３を動作状態におく
。

次に、この実施例の動作を、第３図に示す特性図および
第５図に示すフローチャートを参照しながら説明する。

最初に、アドレスセット回路１４のスイッチ１４ａ、１
４ｔ）・・・・・・・・・を選択して、ＲＡＭ３の所定
のアドレス例えばｌ’−００１０Ｊの信号をセットして
おく。同様にデータセット回路１５のスイッチ１５ａ、
１５ｂ・・・・・・・・・を選択して、ＲＡＭ３の前記
アドレス「００１０」に書込むべきデータ例えば「００
００」の信号をセットしておく。同じく制御信号セット
回路１６のスイッチ１６ａ。

１６ｂ・・・・・・・・・を選択して、Ｒ，ＡＭ３のア
ドレス「００１０ｊにデータ「００００」を書込むため
に必要な制御信号をセットしておく。

このような準備の後、第３図に示す時刻ｔ。においで電
源をＯＮにすると、リセット回路６はＭＰＵＩのリセッ
ト端子Ｒ，Ｅ８に「０」を出力し、ＭＰＵ１をリセット
状態にする。同時に、書込時開設定回路１０もラインＬ
上に「０」を出力し、切換回路１１，１２．１３を導通
状態にする。これにより、予めセットされた制御信号セ
ット回路１６からの制御信号がＲ，ＡＭ３の制御端子に
入力され、Ｒ，ＡＭ　３を作動状態にする。この状態で
、アドレスセット回路１４のセットされたアドレス信号
はＲＡＭ３のアドレス「００１０」を指定する。データ
セット回路１５にセットされたデータ「００００」は、
指定されたアドレス「００１０」に書込まれる（第５図
に示すフローチャートの第１のステップ。以下、各ステ
ップをＳｌ、Ｓ、・・・・・・・・・で表す。）。これ
らの動作は、時刻ｔ、に達する以前に終了する。

時刻ｔ、になると、書込時間設定回路１０はラインＬ上
に「１」を出力する。これにより切換回路１１，１２．
１３はそれぞれアドレスセット回路１４、データセット
回路１５、制御信号セット回路１６をアドレスバス７、
データバス８、コントロールバス９から切離し、これら
各回路にセットされた状態がマイクロコンピュータの通
常の動作の支障とならないようにする。

この状態からさらに時間が経過し、時刻ｔ、になると、
リセット回路６の出力は「１」となりＭＰＵＩのリセッ
ト状態が解除し、Ｒ，ＯＭ　２に記憶されているプログ
ラムが最初から開始される（Ｓ２）。

即ち、まずプログラムが最初から開始されたこと（リセ
ット端子ＲＥ８が「０」であったこと）を判断して、Ｒ
，ＡＭ３のアドレス「ＯＯ１０，Ｊのデータ「００００
」に例えば１を加える（Ｓ、）。

次に１このように１を加えた状態で、アドレス「００１
０Ｊのデータが例えば［１，ｏｌｏＪ、即ち、１０進数
で１０になったか否かを判断する（Ｓ４）。

１０になっていなければ、通常の制御がＲＯＭ２のプロ
グラムにしたがって実行される（Ｓ、）。

マイクロコンピュータは前述のように、プログラムが暴
走しているか否かを適宜の監視回路又は監視機構で絶え
ず判断しており（Ｓ、）、暴走がない場合は前記ステッ
プＳ、においでプログラムが実行されることとなる。

ここで、何等かの原因によるプログラムの暴走が発生す
ると、前述のようにＭＰＵＩのリセット端子ＲＥＳは一
定期間接地電位「０」とされた後再度プログラムを最初
から開始する。即ち、ステップＳ２に戻る。この場合、
ＭＰＵＩはリセット状態を経てきているので、プログラ
ムが開始されるとまずＲＡＭ３のアドレス「００１０」
に記憶されているデータに、さらに１を加える（Ｓ３　
）。

以下、前述のようにステップ８４．８５．８６が行われ
る。

もし、マイクロコンピュータの各ユニットヲ構成する素
子の一部が破損していると、即ち、暴走の原因がノイズ
のような一時的なものでない場合は、ＭＰＵ１のリセッ
ト状態を経たプログラムの再スタートが繰返されること
となる。このとき、プログラムの再スタート毎にステッ
プＳ、においてＲ，ＡＭ　３のアドレス「ｏＯｌｏ」に
１が加えられてゆくので、そのデータは短時間で１０（
１０進数）に達する。

ステップＳ４において、ＲＡＭ３のアドレス［００１０
Ｊのデータが１０であると判断されると、マイクロコン
ピュータはステップＳ、における通常のプログラムの実
行を停止し、その制御を安全プログラムに移行させる（
Ｓ、）。安全プログラムにおいては、例えば制御対象機
器の動作の停止、警報装置の作動、危険状態の表示等、
その制御対象機器の安全に関する適切な措置を実行する
ための処理がなされる。

なお、一時的な暴走が蓄積されてＲＡＭ３のアドレスｌ
−００１０Ｊのデータが１０になった場合等のように、
このアドレスのデータをクリヤする必要がある場合は電
源を−Ｈオフにした稜再投入すればデータはクリヤされ
、再びデータ「００００」から動作が開始されることと
なる。

本実施例では、ＭＰＵのリセット状態経過援のプログラ
ム再スタート毎にＲ，ＡＭのアドレス「００１０」のデ
ータに１を加え、このデータが１０になったとき安全プ
ログラムを実行するようにしたので、制御装置の信頼性
を高め、機器の安全性を高めろことができる。

なお、前記の実施例においては、ＲＡＭのアドレスを「
００１０」として説明したが、通常の制御に支障のない
アドレスであればどのアドレスでも任意に指定すること
ができ、又、そのアドレスに記憶させる最初のデータも
任意の数に選定することができる。さらに、このデータ
に加える数も１以外の適宜の数を用いることができるば
かりでなく、加算せずに適宜の数で減算してゆくことも
できろ。さらに又、安全プログラムに制御を移行させる
ための数（前記実施例では１０）も、種々の事情を考慮
して任意に設定することができる。

以上述べたように、本発明では、プログラムがリセット
状態を経て再スタートする数を数え、この数が設定した
値に達したとき、制御対象機器を安全状態に維持する手
段を設けたので、制御装置の信頼性と機器の安全性を高
めることができる。

【図面の簡単な説明】

第１図は従来の制御装置のブロック図、第２図は本発明
の実施例に係る制御装置のブロック図、第３図は第２図
におけるリセット回路と書込時間設定回路の時間と電圧
の関係を示す特性図、第４図は第２図に示す制御装置の
動作を説明するためのフローチャートである。 １・・・・・・ＭＰＵ、２・・・・・・ＲＯＭ、３・・
・・・・ＲＡＭ。 ４・・・・・・入出力装置、６・・・・・・リセット回
路、１０・・・・・・書込時間設定回路、１４・・・・
・・アドレスセット回路、１５・・・・・・データセッ
ト回路、１６・・・・・・制御信号セット回路。

Claims (1)

【特許請求の範囲】
1. 機器を制御するのに必要な演算、制御を行う手段と、こ
   の手段の処理プログラムを記憶した第１の記憶手段と、
   必要な値を随時記憶するための第２の記憶手段と、前記
   演算に要するデータを入力し前記演算の結果を出力する
   入出力手段とを備えた制御装置において、前記第２の記
   憶手段の所定のアドレスに所定の値を記憶させる手段と
   、前記制御装置の作動期間中の異常に応じて前記演算、
   制御手段をリセットする手段と、このリセット手段の作
   動毎に前記所定の値を一定の値で変化させる手段と、こ
   の変化した値が設定値に達したとき前記機器を安全状態
   に維持する手段とを設けたことを特徴とする制御装置の
   安全装置。