JPH04337663A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04337663A JPH04337663A JP3110061A JP11006191A JPH04337663A JP H04337663 A JPH04337663 A JP H04337663A JP 3110061 A JP3110061 A JP 3110061A JP 11006191 A JP11006191 A JP 11006191A JP H04337663 A JPH04337663 A JP H04337663A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- insulating film
- transistor
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- -1 arsenic ions Chemical class 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にＬＤＤ構造のＭＯＳトランジスタを含む半導
体装置の製造方法に関する。
関し、特にＬＤＤ構造のＭＯＳトランジスタを含む半導
体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＤＤ構造のＭＯＳトランジスタを有す
る従来の半導体装置の製造方法を、ＮチャネルＭＯＳト
ランジスタを例に、工程順の縦断面図である図２を用い
て説明する。
る従来の半導体装置の製造方法を、ＮチャネルＭＯＳト
ランジスタを例に、工程順の縦断面図である図２を用い
て説明する。
【０００３】まず、シリコン酸化膜４ａからなるゲート
絶縁膜を介してＰ型シリコン基板１表面に多結晶シリコ
ン膜からなるゲート電極２を形成し、表面を熱酸化等に
より形成したシリコン酸化膜４ｂにより覆い、ゲート電
極２を自己整合マスクとした燐のイオン注入により低濃
度Ｎ型拡散層３を形成する〔図２（ａ）〕。
絶縁膜を介してＰ型シリコン基板１表面に多結晶シリコ
ン膜からなるゲート電極２を形成し、表面を熱酸化等に
より形成したシリコン酸化膜４ｂにより覆い、ゲート電
極２を自己整合マスクとした燐のイオン注入により低濃
度Ｎ型拡散層３を形成する〔図２（ａ）〕。
【０００４】次に、減圧ＣＶＤ法によりシリコン酸化膜
を全面に堆積し、異方性ドライエッチングによりシリコ
ン酸化膜のエッチバックを行ない、ゲート電極２の側壁
に減圧ＣＶＤ法によるシリコン酸化膜からなるスペーサ
絶縁膜６ｂを形成する〔図２（ｂ）〕。
を全面に堆積し、異方性ドライエッチングによりシリコ
ン酸化膜のエッチバックを行ない、ゲート電極２の側壁
に減圧ＣＶＤ法によるシリコン酸化膜からなるスペーサ
絶縁膜６ｂを形成する〔図２（ｂ）〕。
【０００５】続いて、ゲート電極２，低濃度Ｎ型拡散層
３表面に再びシリコン酸化膜４ｃを形成する。引き続い
て、ゲート電極２，およびスペーサ絶縁膜６ｂを自己整
合マスクとして砒素のイオン注入を行ない、高濃度Ｎ型
拡散層８を形成する〔図２（ｃ）〕。
３表面に再びシリコン酸化膜４ｃを形成する。引き続い
て、ゲート電極２，およびスペーサ絶縁膜６ｂを自己整
合マスクとして砒素のイオン注入を行ない、高濃度Ｎ型
拡散層８を形成する〔図２（ｃ）〕。
【０００６】
【発明が解決しようとする課題】上述した従来のＬＤＤ
構造のＭＯＳトランジスタを有する半導体装置の製造方
法では、全てのＭＯＳトランジスタがスペーサ絶縁膜を
有するため、入出力バッファーの保護トランジスタもＬ
ＤＤ構造となっていた。
構造のＭＯＳトランジスタを有する半導体装置の製造方
法では、全てのＭＯＳトランジスタがスペーサ絶縁膜を
有するため、入出力バッファーの保護トランジスタもＬ
ＤＤ構造となっていた。
【０００７】しかしながらＬＤＤ構造のＭＯＳトランジ
スタでは、図２（ｃ）に示しなように、ゲート電極２直
下のチャネル領域に低濃度Ｎ型拡散層７が隣接しおり、
ＭＯＳトランジスタのオン抵抗が高くなる。
スタでは、図２（ｃ）に示しなように、ゲート電極２直
下のチャネル領域に低濃度Ｎ型拡散層７が隣接しおり、
ＭＯＳトランジスタのオン抵抗が高くなる。
【０００８】このため、ＬＤＤ構造を有する保護トラン
ジスタに外部ノイズや静電気による過電流が流れると、
このトランジスタの発熱によりＰＮ接合が破壊し、さら
にはこのトランジスタの誤動作を招くという問題点があ
った。
ジスタに外部ノイズや静電気による過電流が流れると、
このトランジスタの発熱によりＰＮ接合が破壊し、さら
にはこのトランジスタの誤動作を招くという問題点があ
った。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
め、本発明の半導体装置の製造方法は、シリコン窒化膜
によるスペーサ絶縁膜を形成する工程と、選択的に特定
トランジスタのスペーサ絶縁膜を除去する工程と、を有
している。
め、本発明の半導体装置の製造方法は、シリコン窒化膜
によるスペーサ絶縁膜を形成する工程と、選択的に特定
トランジスタのスペーサ絶縁膜を除去する工程と、を有
している。
【００１０】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の一実施例を説明するための工程順の縦
断面図である。同図中左側にはＬＤＤ構造を有するＭＯ
Ｓトランジスタの製造工程を示し、右側にはＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタ（入出力バッファー
の保護トランジスタ等）の製造工程を示す。
。図１は本発明の一実施例を説明するための工程順の縦
断面図である。同図中左側にはＬＤＤ構造を有するＭＯ
Ｓトランジスタの製造工程を示し、右側にはＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタ（入出力バッファー
の保護トランジスタ等）の製造工程を示す。
【００１１】まず、Ｐ型シリコン基板１表面に選択酸化
によりＬＯＣＯＳ酸化膜５を形成する。続いて、Ｐ型シ
リコン基板１表面に熱酸化によるシリコン酸化膜４ａか
らなるゲート絶縁膜を形成する。全面に多結晶シリコン
膜を堆積し、これをパターニングしてゲート電極２を形
成し、シリコン酸化膜４ｂによりシリコンの露出面を覆
う。その後、ゲート電極２を自己整合マスクとした燐の
イオン注入により低濃度Ｎ型拡散層３を形成する〔図１
（ａ）〕。
によりＬＯＣＯＳ酸化膜５を形成する。続いて、Ｐ型シ
リコン基板１表面に熱酸化によるシリコン酸化膜４ａか
らなるゲート絶縁膜を形成する。全面に多結晶シリコン
膜を堆積し、これをパターニングしてゲート電極２を形
成し、シリコン酸化膜４ｂによりシリコンの露出面を覆
う。その後、ゲート電極２を自己整合マスクとした燐の
イオン注入により低濃度Ｎ型拡散層３を形成する〔図１
（ａ）〕。
【００１２】次に、減圧ＣＶＤ法によりシリコン窒化膜
を全面に堆積し、異方性ドライエッチングによりシリコ
ン窒化膜のエッチバックを行ない、ゲート電極２の側壁
に減圧ＣＶＤ法によるシリコン窒化膜からなるスペーサ
絶縁膜６ａを形成する〔図１（ｂ）〕。ここでスペーサ
絶縁膜６ａとしてシリコン窒化膜を採用する理由は、後
工程での所定トランジスタのスペーサ絶縁膜６ａの選択
的除去の際に、このトランジスタの表面を覆うシリコン
酸化膜４ｂ，およびＬＯＣＯＳ酸化膜５とのエッチング
の選択性を確保しておくためである。
を全面に堆積し、異方性ドライエッチングによりシリコ
ン窒化膜のエッチバックを行ない、ゲート電極２の側壁
に減圧ＣＶＤ法によるシリコン窒化膜からなるスペーサ
絶縁膜６ａを形成する〔図１（ｂ）〕。ここでスペーサ
絶縁膜６ａとしてシリコン窒化膜を採用する理由は、後
工程での所定トランジスタのスペーサ絶縁膜６ａの選択
的除去の際に、このトランジスタの表面を覆うシリコン
酸化膜４ｂ，およびＬＯＣＯＳ酸化膜５とのエッチング
の選択性を確保しておくためである。
【００１３】次に、フォトリソグラフィー技術を用いて
、ＬＤＤ構造を必要とするトランジスタ領域上にのみ選
択的にフォトレジスト膜７を形成する〔図１（ｃ）〕。 続いて、燐酸系のウェットエッチング液により、フォト
レジスト膜７で覆われていないスペーサ絶縁膜６ａを除
去する。
、ＬＤＤ構造を必要とするトランジスタ領域上にのみ選
択的にフォトレジスト膜７を形成する〔図１（ｃ）〕。 続いて、燐酸系のウェットエッチング液により、フォト
レジスト膜７で覆われていないスペーサ絶縁膜６ａを除
去する。
【００１４】次に、フォトレジスト膜７を除去した後、
砒素のイオン注入により高濃度Ｎ型拡散層８を形成する
〔図１（ｄ）〕。これにより、図中左側にはＬＤＤ構造
のＭＯＳトランジスタが形成され、右側にはＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタ（入出力バッファー
の保護トランジスタ等）が形成される。
砒素のイオン注入により高濃度Ｎ型拡散層８を形成する
〔図１（ｄ）〕。これにより、図中左側にはＬＤＤ構造
のＭＯＳトランジスタが形成され、右側にはＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタ（入出力バッファー
の保護トランジスタ等）が形成される。
【００１５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、ＬＤＤ構造のＭＯＳトランジスタを含む
半導体装置の製造工程において、シリコン窒化膜による
スペーサ絶縁膜を全てのＭＯＳトランジスタに形成する
工程，および選択的に特定ＭＯＳトランジスタのスペー
サ絶縁膜を除去する工程を含むことにより、同一半導体
装置内にＬＤＤ構造のＭＯＳトランジスタとＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタとを同時に形成する
ことができる。このため、通常のＭＯＳトランジスタで
入出力バッファーの保護トランジスタを形成することが
可能となり、外部ノイズや静電気による過電流に伴なう
このトランジスタの発熱によるＰＮ接合の破壊，誤動作
等の問題点を抑制できるという効果がある。
の製造方法は、ＬＤＤ構造のＭＯＳトランジスタを含む
半導体装置の製造工程において、シリコン窒化膜による
スペーサ絶縁膜を全てのＭＯＳトランジスタに形成する
工程，および選択的に特定ＭＯＳトランジスタのスペー
サ絶縁膜を除去する工程を含むことにより、同一半導体
装置内にＬＤＤ構造のＭＯＳトランジスタとＬＤＤ構造
を有さぬ通常のＭＯＳトランジスタとを同時に形成する
ことができる。このため、通常のＭＯＳトランジスタで
入出力バッファーの保護トランジスタを形成することが
可能となり、外部ノイズや静電気による過電流に伴なう
このトランジスタの発熱によるＰＮ接合の破壊，誤動作
等の問題点を抑制できるという効果がある。
【図１】本発明の一実施例を説明するための縦断面図で
ある。
ある。
【図２】従来のＬＤＤ構造を有するＭＯＳトランジスタ
の製造方法を説明するための縦断面図である。
の製造方法を説明するための縦断面図である。
１ Ｐ型シリコン基板
２ ゲート電極
３ 低濃度Ｎ型拡散層
４ａ，４ｂ，４ｃ シリコン酸化膜５ Ｌ
ＯＣＯＳ酸化膜 ６ａ，６ｂ スペーサ絶縁膜 ７ フォトレジスト膜 ８ 高濃度Ｎ型拡散層
ＯＣＯＳ酸化膜 ６ａ，６ｂ スペーサ絶縁膜 ７ フォトレジスト膜 ８ 高濃度Ｎ型拡散層
Claims (1)
- 【請求項１】 ＬＤＤ構造のＭＯＳトランジスタを有
する半導体装置の製造方法において、前記ＭＯＳトラン
ジスタのゲート電極の側壁に、シリコン窒化膜によるス
ペーサ絶縁膜を形成する工程と、選択的に、特定の前記
ＭＯＳトランジスタの前記スペーサ絶縁膜を除去する工
程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110061A JPH04337663A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110061A JPH04337663A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04337663A true JPH04337663A (ja) | 1992-11-25 |
Family
ID=14526085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110061A Pending JPH04337663A (ja) | 1991-05-15 | 1991-05-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04337663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598163B1 (ko) * | 1999-12-17 | 2006-07-10 | 주식회사 하이닉스반도체 | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 |
-
1991
- 1991-05-15 JP JP3110061A patent/JPH04337663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598163B1 (ko) * | 1999-12-17 | 2006-07-10 | 주식회사 하이닉스반도체 | Ｌｄｄ 구조의 모스 트랜지스터 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077630B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02162761A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3448546B2 (ja) | 半導体装置とその製造方法 | |
| JPH08186250A (ja) | 半導体装置の製造方法 | |
| JP3264110B2 (ja) | 半導体装置の製造方法 | |
| JPH021173A (ja) | Ｍｉｓ電界効果トランジスタ | |
| JPH09172062A (ja) | 半導体装置及びその製造方法 | |
| JPH04337663A (ja) | 半導体装置の製造方法 | |
| JPH0878682A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0423329A (ja) | 半導体装置の製造方法 | |
| JPH08330578A (ja) | 電界効果型高耐圧トランジスタ及びその製造方法 | |
| JP3041860B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP2001068560A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3309529B2 (ja) | 半導体装置の製造方法 | |
| JP2633525B2 (ja) | 半導体装置の製造方法 | |
| KR100649875B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| KR100503358B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3279827B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH03235362A (ja) | 半導体装置の製造方法 | |
| JPH08340108A (ja) | Ｍｏｓ電界効果トランジスタとその製造方法 | |
| KR20020034561A (ko) | 반도체장치 및 그 제조방법 | |
| JPH11238874A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6155783B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991130 |