JPH04333138A - データ転送用バッファ装置およびデータ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数のマイクロプロ
セッサ間に設けられて、これらの間でデータ転送を行う
のに利用するデータ転送用バッファ装置およびデータ転
送方法に関するものである。

【０００２】

【従来の技術】図３は例えば１９８９年，９版，日立Ｉ
Ｃメモリデータブック，４５９頁に示された従来のファ
ーストイン・ファーストアウト形式のデータ転送用バッ
ファ装置Ａを示すブロック図であり、図において、１は
ライトコントロール部、２はライトコントロール部１に
接続されたインプットバッファ、３はライトポインタ、
４はメモリアレイの書き込みに用いられるライト側コラ
ムデコーダ、５は同じくライト側ローデコーダ、６はメ
モリアレイ、７はリードコントロール部、８はリードポ
インタ、９はメモリアレイ６の書き込みに用いられるリ
ード側コラムデコーダ、１０は同じくリード側ローデコ
ーダ、１１はライトコントロール部１およびリードコン
トロール部７により制御されるフラグロジック、１２は
拡張モード用ロジック、１３はリセット制御部、Ｐ１は
データ送信側のマイクロプロセッサ、Ｐ２はデータ受信
側のマイクロプロセッサである。

【０００３】次に動作について説明する。データ送信側
のマイクロプロセッサＰ１がデータの書き込み動作を行
うと、ライトコントロール部１によってインプットバッ
ファ２のゲートが開かれるとともに、ライトポインタ３
の値がインクリメントされる。書き込むべきアドレス値
を示すライトポインタ３の値は、ライト側コラムデコー
ダ４，ライト側ローデコーダ５によってデコードされ、
メモリアレイ６のメモリセルにデータが書き込まれる。

【０００４】一方、データ受信側においては、データ受
信側のマイクロプロセッサＰ２の読み出し動作によって
、リードコントロール部７によりリードポインタ８の値
がインクリメントされ、この値がリード側コラムデコー
ダ９，リード側ローデコーダ１０によってデコードされ
、メモリアレイ６のメモリセルからデータが出力される
。

【０００５】また、フラグロジック１１はデータ転送用
バッファ装置Ａの状態を示すフラグを送出する部分であ
り、例えば、送信側からのデータ書き込みによって、ラ
イトポインタ３の値が、メモリアレイ６の容量いっぱい
となった場合に、フルフラグをＦＦ端子に立てる。一方
、受信側からのデータ読み出しによってリードポインタ
８の値がライトポインタ３の値と等しくなった場合に、
エンプティフラグをＦＦ端子に立てる。これらのフラグ
状態によって、外部デバイスはデータ転送用バッファ装
置Ａの状態を知ることができる。

【０００６】また、拡張モード用ロジック部１２は、か
かるデータ転送用バッファ装置Ａを複数個使用して容量
を拡張する場合に、機能する部分で、拡張入力用のＸＩ
端子および拡張出力用のＸＯ端子を持っており、拡張出
力が次のデータ転送用バッファ装置Ａの拡張入力のＸＩ
端子に入力される。拡張モードで使用されない場合には
、ＸＯ端子はハーフフルフラグを立てるＨＦ端子となり
、例えばライトポインタ３とリードポインタ８の各値の
差がメモリ容量の２分の１のとき、このハーフフルフラ
グが立つようになっている。

【０００７】また、リセット制御部１３は、外部からの
リセット信号の端子ＲＳへの入力によってデータ転送用
バッファ装置Ａをリセットする。また、外部からのリト
ランスミット信号の端子ＲＴへの入力によってリードポ
インタ８およびライトポインタ３の値をリセットする。

【０００８】

【発明が解決しようとする課題】従来のデータ転送用バ
ッファ装置は以上のように構成されているので、この装
置の状態としては、フルフラグ，エンプティフラグ，ハ
ーフフルフラグしか無く、送信側のマイクロプロセッサ
が受信側の状態によってデータ転送を中止したり変更し
たりする場合や、受信側から送信側に対してデータ転送
のコントロールを行う必要がある場合には、バッファの
残り容量に関する情報に関係なく処理を切り替えなけれ
ばならず、これらのフラグの情報のみでは双方のマイク
ロプロセッサが十分なデータ転送の処理を行うことがで
きないなどの課題があった。

【０００９】この請求項１の発明は上記のような課題を
解消するためになされたもので、入出力用のピン数をそ
れほど増加させることなく、送信側あるいは受信側の状
態により、それぞれの目的に応じた高機能のデータ転送
をワンチップで実現できるデータ転送用バッファ装置を
得ることを目的とする。

【００１０】この請求項２の発明は、送信側および受信
側によるレジスタ部の使用によって、高機能の情報転送
を効率的に実施できるデータ転送方法を得ることを目的
とする。

【００１１】

【課題を解決するための手段】この請求項１の発明に係
るデータ転送用バッファ装置は、レジスタ部に、送信側
の状態に対応して送信側から書き込まれ、かつ受信側か
ら読み出されるレジスタと、受信側の状態に対応して受
信側から書き込まれ、かつ送信側から読み出されるレジ
スタを設けたものである。

【００１２】この請求項２の発明に係るデータ転送方法
は、複数のマイクロプロセッサ間でデータ転送を行うと
き、受信側および送信側の一方においてステータス情報
をデータ転送用バッファ装置のレジスタ部に書き込む書
き込みステップと、上記受信側および送信側の他方にお
いて、上記レジスタ部からステータス情報を書き込んで
、該ステータス情報に対応した処理を実行し、各実行さ
れた処理データを上記データ転送用バッファ装置のファ
ーストイン・ファーストアウトメモリに順次書き込む順
次書き込みステップとを有し、処理ステップでは上記フ
ァーストイン・ファーストアウトメモリから読み出した
処理データを上記一方において処理するようにしたもの
である。

【００１３】

【作用】この請求項１の発明におけるレジスタ部は、デ
ータ転送のために必要な情報が送信側あるいは受信側の
マイクロプロセッサにより書き込まれるが、レジスタの
数は多く必要としないため、ＩＣ端子としてのピン数を
増加させることなく所期の転送機能を実現する。また、
レジスタ部はそれぞれ相手側のマイクロプロセッサや、
これらのマイクロプロセッサが管理する入出力のステー
タスなどを知るための手段となり、目的とするデータ転
送を効率良く行う。

【００１４】また、この請求項２の発明における順次書
き込みステップでは、受信側および送信側のいずれか一
方によりレジスタ部に書き込んだステータス情報を他方
にて読み込んで、該ステータス情報に対応した処理を実
行し、その実行処理データをファーストイン・ファース
トアウトメモリに書き込み、これをデータ処理ステップ
において、上記一方で読み出して処理を行う。

【００１５】

【実施例】以下、この発明の一実施例を図について説明
する。図１において、２０は送信側入出力コントロール
部、２１は受信側入出力コントロール部、２２はレジス
タ部であり、このレジスタ部２２は、送信側の状態に対
応して送信側から書き込まれ、かつ受信側から読み出さ
れるレジスタと、受信側の状態に対応して受信側から書
き込まれ、かつ送信側から読み出されるレジスタとを備
えている。２３は送信側と受信側のレジスタ部へのアク
セスのアービトレーションを行うアービトレーションロ
ジック、２４は送信用入出力バッファ、２５は受信用入
出力バッファ、Ｐ１，Ｐ２はそれぞれ送信側および受信
側のマイクロプロセッサである。また、Ａはファースト
イン・ファーストアウト形式のデータ転送用バッファ装
置である。このほかの図３に示したものと同一のブロッ
クには同一符号を付して、その重複する説明を省略する
。

【００１６】次に動作について説明する。送信側マイク
ロプロセッサＰ１が、データ転送のため、データ転送用
バッファ装置Ａに対して書き込み動作を行うと、送信側
入出力バッファ２４がデータ入力の方向に設定される。 もし、この書き込みがメモリアレイ６に対する書き込み
であれば、従来と同様の動作でメモリアレイ６に転送デ
ータが書き込まれる。一方、レジスタ部２２への書き込
みの場合には、送信側入出力コントロール部２０は、レ
ジスタ部２２に対して書き込み動作を行う。

【００１７】書き込みがメモリアレイ６に対するものか
、レジスタ部２２に対するものかの区別は、送信側入出
力コントロール部２０のＳＥＬ端子にセレクト信号を入
力することにより行う。また、レジスタ部２２の中のど
のレジスタに対する書き込みであるかの区別は、アドレ
ス端子Ａ０，Ａ１に対して入力される数ビットのアドレ
ス信号による。また、送信側からレジスタ部２２の内容
を読み出す場合には、送信側入出力コントロール部２０
が送信側入出力バッファ２４をデータ出力の方向に設定
し、レジスタ部２２に対する読み出しを行う。

【００１８】一方、受信側からのレジスタ部２２に対す
るアクセスに関しては、受信側入出力コントロール部２
１が上記送信側入出力コントロール部２０と同様の動作
を行い、受信側からのアクセスに対するコントロールを
行う。そして、受信側からのメモリアレイ６の読み出し
に関しては、従来と全く同一の動作を行う。

【００１９】ここで、レジスタ部２２の同一レジスタに
対して、送信側と受信側の各マイクロプロセッサＰ１，
Ｐ２によるアクセスが競合した場合には、アービトレー
ションロジック２３がアービトレーションを行う。フラ
グロジック１１，拡張モード用ロジック１２，リセット
制御部１３は図３の従来装置について説明した場合と同
一の動作を行う。

【００２０】なお、図１の実施例では、レジスタ部２２
内のレジスタを選択するためのアドレス信号として、２
ビットの信号を端子Ａ０，Ａ１に入れており、レジスタ
部２２は４バイトの内部レジスタから構成されることに
なる。また、送信側と受信側のステータスを示すために
は、４バイトあれば十分と考えられるから、ＩＣ化した
データ転送用バッファ装置のピン数はそれ程増加しない
。

【００２１】なお、上記実施例ではレジスタ部２２の内
部レジスタのアクセスのために、アドレスを２ビット入
力し、４バイトのレジスタ部を構成したものを示したが
、他のバイト数でもよく、上記実施例と同様の効果を奏
する。

【００２２】次に、上記のデータ転送用バッファ装置と
して構成されるデータ転送用バッファＩＣ４１を用いて
、データの転送を行う方法を、図２に示すフローチャー
ト図に従って説明する。まず、受信側マイクロプロセッ
サＰ２は、これが管理する入出力状態などに応じて受信
側のステータス情報を、ファーストイン・ファーストア
ウト形式のデータ転送用バッファＩＣ４１のレジスタ部
４２に書き込む（ステップＳＴ３１）。送信側では、こ
のステータス情報を読み込み（ステップＳＴ３２）、こ
のステータス情報Ａ，Ｂ，Ｃに応じたデータの処理を起
動し（ステップＳＴ３３，３４，３５）、処理されたデ
ータを順次転送して（ステップＳＴ３６，３７，３８）
、バッファＩＣ４１のファーストイン・ファーストアウ
トメモリ４３に順次書き込んでいく。そして、受信側で
は、ステータスに応じて、ステータス情報Ａ，Ｂ，Ｃ３
種類の中から選択された情報の処理を行う（ステップ３
９）。

【００２３】このような方法によれば、データを受信す
る側の状態によって転送側の処理が異なる場合に、デー
タ転送用バッファＩＣ４１を用いて、処理の起動をデー
タ転送される受信側からも起動できるため、目的に応じ
た多機能の処理を効率良く行うことができる。

【００２４】なお、上記実施例では送信側と受信側の２
個のマイクロプロセッサＰ１，Ｐ２を使用した処理系を
想定して説明したが、３個以上のマイクロプロセッサを
同様に接続した処理系の場合にも応用でき、上記実施例
と同様の効果を奏する。

【００２５】

【発明の効果】以上のように、この請求項１の発明によ
ればレジスタ部に、送信側の状態に対応して送信側から
書き込まれ、かつ受信側から読み出されるレジスタと、
受信側の状態に対応して受信側から書き込まれ、かつ送
信側から読み出されるレジスタを設けたので、ピン数を
それほどふやすことなく、１チップにて目的に応じた高
機能のデータ転送を実現できるものが得られる効果があ
る。

【００２６】また、この請求項２の発明によれば複数の
マイクロプロセッサ間でデータ転送を行うとき、受信側
および送信側の一方においてステータス情報をデータ転
送用バッファ装置のレジスタ部に書き込む書き込みステ
ップと、上記受信側および送信側の他方において、上記
レジスタ部からステータス情報を書き込んで、該ステー
タス情報に対応した処理を実行し、各実行された処理デ
ータを上記データ転送用バッファ装置のファーストイン
・ファーストアウトメモリに順次書き込む順次書き込み
ステップとを有し、処理ステップでは上記ファーストイ
ン・ファーストアウトメモリから読み出した処理データ
を上記一方において処理するようにしたので、目的に応
じた高機能のデータ転送が非常に効率良く行え、処理の
高速化が実現できるものが得られる効果がある。

【図面の簡単な説明】

【図１】この請求項１の発明の一実施例によるデータ転
送用バッファ装置を示すブロック図である。

【図２】この請求項２の発明の一実施例を示すフローチ
ャート図である。

【図３】従来のデータ転送用バッファ装置を示すブロッ
ク図である。

【符号の説明】

Ｐ１　　マイクロプロセッサ Ｐ２　　マイクロプロセッサ ２２　　レジスタ部

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　非同期で動作する複数のマイクロプロ
   セッサ間でデータ転送を行うファーストイン・ファース
   トアウト形式のデータ転送用バッファ装置において、送
   信側の状態に対応して送信側から書き込まれ、かつ受信
   側から読み出されるレジスタと、受信側の状態に対応し
   て受信側から書き込まれ、かつ送信側から読み出される
   レジスタとからなるレジスタ部を設けたことを特徴とす
   るデータ転送用バッファ装置。
2. 【請求項２】複数のマイクロプロセッサ間でデータ転送
   を行うとき、受信側および送信側の一方においてステー
   タス情報をデータ転送用バッファ装置のレジスタ部に書
   き込む書き込みステップと、上記受信側および送信側の
   他方において、上記レジスタ部からステータス情報を書
   き込んで、該ステータス情報に対応した処理を実行し、
   各実行された処理データを上記データ転送用バッファ装
   置のファーストイン・ファーストアウトメモリに順次書
   き込む順次書き込みステップと、上記ファーストイン・
   ファーストアウトメモリから読み出した処理データを上
   記一方において処理するデータ処理ステップとを備えた
   データ転送方法。