JPH04324934A - 半導体回路装置用配線および半導体回路装置 - Google Patents

半導体回路装置用配線および半導体回路装置

Info

Publication number
JPH04324934A
JPH04324934A JP3095558A JP9555891A JPH04324934A JP H04324934 A JPH04324934 A JP H04324934A JP 3095558 A JP3095558 A JP 3095558A JP 9555891 A JP9555891 A JP 9555891A JP H04324934 A JPH04324934 A JP H04324934A
Authority
JP
Japan
Prior art keywords
wiring
crystal
plane
mtf
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3095558A
Other languages
English (en)
Other versions
JP3131239B2 (ja
Inventor
Kazuo Tsubouchi
和夫 坪内
Kazuya Eki
一哉 益
Yohei Hiura
洋平 樋浦
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP03095558A priority Critical patent/JP3131239B2/ja
Priority to EP19920303655 priority patent/EP0510969A3/en
Publication of JPH04324934A publication Critical patent/JPH04324934A/ja
Priority to US08/182,389 priority patent/US5602424A/en
Application granted granted Critical
Publication of JP3131239B2 publication Critical patent/JP3131239B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータ等の電子機
器に搭載されるLSI等の半導体回路装置に関し、特に
その配線に深く関連するものである。
【0002】
【従来の技術】LSIの配線金属は、一般にAlを主成
分とする金属、すなわち純AlまたはAlにSiやCu
を微量含んだ金属が用いられる。高速,高密度化の要求
に従ってAl配線の膜厚,線幅ともに小さくなっている
が、電流を流した際の断線、いわゆるエレクトロマイグ
レーションによる断線不良、あるいは高温放置のみで断
線するいわゆるストレスマイグレーションがAl配線の
信頼性を損なわせ、微細化することが困難になっている
【0003】配線金属は、結晶学的には多結晶である。 従来、このようなAl配線について、エレクトロマイグ
レーションによる断線不良が、各結晶粒の粒界部分での
ボイドやヒロックの発生,結晶粒内でのボイドやヒロッ
クの発生により引き起こされていることが知られていた
。また多結晶Al配線について、{111}配向のAl
のエレクトロマイグレーション耐性(以下EM耐性とい
う)が{100}配向多結晶よりもすぐれているとの報
告例もあった。
【0004】しかしながら、{111}配向多結晶また
は{100}配向多結晶というのは、配線金属表面に平
行な格子面が{111}または{100}面というだけ
で、このような多結晶Al膜を用いて配線を形成しても
ボイドやヒロックを生じてしまうことがあった。また、
単結晶Alを配線として適用すると好ましい旨の報告も
あるが、期待される程EM耐性が良くないことがあった
【0005】そこで、本発明者らは、特殊な測定手法を
用いることにより、多結晶や単結晶といった結晶性材料
からなる配線の結晶構造を解析した結果、電流の流れる
方向と、ボイドやヒロックの生じる箇所との因果関係を
見出し、かつ電流方向と結晶軸との定性的な関係を見出
した。
【0006】上記測定法とは、多結晶薄膜の結晶粒の結
晶軸について配線表面に平行な面および配線表面に垂直
な面がどのような方向を向いているか、非破壊で測定で
きる簡易な評価手法であり、走査形μ−RHEED顕微
鏡を用いるものである(Japanese  Jour
nal  of  Applied  Physics
  29(1989)L2075)。
【0007】
【発明が解決しようとする課題】本発明の主たる目的は
、従来よりもマイグレーション耐性に優れた配線を歩留
り良く製造可能とする構造の半導体回路装置用配線を提
供することにある。
【0008】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による半導体回路装置用配線は、半導体
素子に接続される配線が結晶性材料からなる半導体回路
装置用配線において、前記結晶性材料を構成する単結晶
における最近接原子の配置する結晶軸方向と、前記配線
に流す電流の方向と、が互いに22.5°以内で交差す
ることを特徴とする。
【0009】さらに、本発明による半導体回路装置は、
半導体素子と結晶性材料からなり該半導体素子に接続さ
れる配線とを有する半導体回路装置において、前記配線
は、その中を流れる電流の方向が異なり、かつ互いに直
角に交わる第1および第2の配線部を有しており、前記
第1および第2の配線部それぞれにおいて、該第1およ
び第2の配線部を構成する単結晶における最近接原子の
配置する結晶軸方向と、該第1および第2の配線部に流
す電流の方向と、が互いに22.5°以内で交差するこ
とを特徴とする。
【0010】
【作用】本発明は、配線に流す電流方向を配線を主とし
て構成する原子における最近接原子配置の結晶軸方向と
同じ、もしくは22.5°以内で交差するように配線パ
ターンを形成するものである。
【0011】以下各実施態様について説明する前に、本
発明者らが発見した相関関係について説明する。
【0012】本発明者らは、LSI配線においてEM耐
性にすぐれた配線形成法を与え得るEM耐性にすぐれた
結晶軸方向を明らかにした。
【0013】一般に、配線に電流を流すと、電子の流れ
によって金属原子が移動し、ボイドが発生し、ボイドの
陽極側にヒロックが形成されると言われている。ボイド
やヒロックの発生が最悪の場合、断線に至ってしまう。 ボイドやヒロックの発生は結晶粒界でおこりやすく、「
粒界拡散」と呼ばれている。またボイドやヒロックの発
生は、結晶粒界ばかりでなく、結晶粒内でも起こり、粒
内で生ずるものは「格子拡散」あるいは「表面拡散」と
呼ばれている。
【0014】本発明者らは、EM耐性にすぐれる結晶軸
を決定するに先立ち、多結晶薄膜の各結晶粒の結晶方位
について配線金属表面に平行な面の方位,垂直な面の方
位を決定し、さらにEMによるヒロックおよびボイドの
形成の差を明らかにして、EM耐性にすぐれた電流方向
と結晶軸方向を決定した。
【0015】そして、ウェハ表面で直交している直交配
線形成の場合に最適な配線の結晶軸方向を与え得ること
を明らかにした。
【0016】まず、金属結晶において電流の方向とEM
との間に関係があるかについての考察結果について説明
する、図1のように粒界20,21,22,23および
24の存在する多結晶配線に電流を流して、「粒界拡散
によって生ずるボイドおよびヒロックの発生と粒の結晶
軸の関係」および「ある結晶粒内でのボイド/ヒロック
の発生と結晶軸の関係」を明らかにした。図1は、LS
I表面に形成された幅Wを有する配線をウェハ真上から
見た平面図である。xy平面がウェハ表面に平行な面で
あり、また配線表面に平行な面であるとする。ここでは
x方向に電流を流す。
【0017】図1の多結晶配線の各結晶粒30,31,
32および33の結晶軸について説明する。従来は、x
y平面に平行な格子面が(001)面であるならば(0
01)配向と称していた。例えば、(001)面内には
<100>軸と<110>軸があるが、従来<100>
軸や<110>軸がxy面内でどちらを向いているかを
特定することは甚だ困難であった。前出のJpn.J.
Appl.Phys.29(1989)L2075で開
示された走査形μ−RHEED顕微鏡を用いる手法によ
ると、xy平面に平行な格子面の特定と、さらにxy平
面に平行な格子面内での結晶軸の向きを非破壊で簡単に
特定することができる。この手法では、同時に結晶粒を
映像化して個々の結晶粒の大きさを観察できる。
【0018】以下、ここでは、結晶面や結晶軸の表記は
、以下のように行う。結晶学的に等価な
【0019】
【外1】
【0020】
【外2】
【0021】さて、図1の結晶粒界22がx軸にほぼ平
行にある時、粒界拡散によってボイドが発生しにくいの
は、面心立方格子結晶ならば結晶粒31,32のx軸方
向の結晶軸が[110]である時である。また、ある特
定の結晶粒に着目した場合に電流方向にボイド,ヒロッ
クが形成されにくいのは、[110]軸とx軸が平行で
ある時である。上記2点を本発明者らは見い出した。す
なわち、面心立方格子(以下、f.c.cという)構造
結晶を有する金属の場合[110]方向と電流の向きを
一致させる時、粒界拡散,格子拡散,表面拡散が共に抑
制される。また、体心立方格子(以下、b.c.cとい
う)結晶では[111]方向と電流方向が一致する時、
EMによるヒロック,ボイドの発生が抑制できる。
【0022】f.c.c結晶の[110]方向,b.c
.c結晶の[111]方向は、結晶学的には金属を構成
する原子配列を考えると最近接原子が配置する結晶軸方
向である。f.c.c結晶の[110]方向,b.c.
c結晶の[111]方向は最近接原子配置結晶軸である
【0023】EMは、定性的には電子流によって金属原
子が移動する現象と言われているが、従来結晶軸方向を
特性した上でEMを観察できなかったので、最近接原子
配置結晶軸方向がEM耐性にすぐれることが予想できな
かった。f.c.c結晶において、第2近接原子は[1
00]方向、第3近接原子は[112]方向、第4近接
原子は[111]方向に存在する。b.c.c結晶にお
いて第2近接原子は[100]、第3近接原子は[11
0]方向に存在する。
【0024】定性的にf.c.c構造でのEM耐性は、
[110]>[100]>[112]>[111]の順
、b.c.c結晶では、[111]>[100]>[1
10]の順と考えられるが、第2近接原子以降は、3次
元的効果もあり実験的な範囲で、EM耐性の優劣はつけ
難かった。
【0025】LSI配線に用いられるAlやCuは、f
.c.c,MoやWはb.c.c結晶である。図1と同
様、xyz空間において、xy平面がウェハ表面に平行
な面であり、配線の形成される面とする。xy平面に平
行な配線の格子面が{100},{111},{110
}で、最適な配線形成法が異なる。以下、f.c.c構
造の場合を考える。図2(a)に{100}面内に存在
する[100],[110]軸方向、図2(b)に{1
11}面内の[112]方向,[110]方向、図2(
c)に{110}面内の[100][110][112
][111]方向を示す。
【0026】{100}面内には、結晶学的に等価な[
100]方向が4方向、[110]方向が4方向ある。 [100]と[110]は、互いに45°で交わる。x
軸と[110]のなす角をθ1 、y軸と[100]の
なす角をθ2 とする。常にθ1+θ2 =45°であ
る。
【0027】{111}面内には、結晶学的に等価な[
110]方向と[112]方向がそれぞれ6方向ある。 [112]と[110]は互いに30°で交わる。 x軸と[110]のなす角をθ31およびθ32とする
。y軸と[112]のなす角をθ41およびθ42とす
る。θ31+θ32=θ41+θ42=60°,θ31
=θ41,θ32=θ42である。
【0028】{110}面内には、結晶学的に等価な[
110]方向,[111]方向,[112]方向,[1
00]方向が各々2方向ある。[110]方向と[10
0]方向は、直交する。[111]と[110]あるい
は[112]と[100]の交わる角度をα、[110
]と[112]あるいは[100]と[111]の交わ
る角度をβとすると、
【0029】
【数1】
【0030】単結晶配線について、断線までの時間の中
間値(MTF:Median  Time  of  
Failure)を測定するとき、f.c.c結晶であ
るAlの場合、電流方向と結晶軸の関係を調べたところ
、[100]配向単結晶の場合、すなわち、{100}
がxy平面に平行なとき、電流方向と[110]のなす
角θ1 が0°から±22.5°までの時、EM耐性に
すぐれ、好ましくは、0°から±5°の時、よりEM耐
性にすぐれていた。{111}配向単結晶の場合、電流
方向と[110]のなす角θ2 が0°から±15°ま
での時、特にEM耐性がすぐれ、好ましくは0°から±
5°の時、より一層EM耐性がすぐれていた。{110
}配向単結晶の場合、電流方向と[110]のなす角θ
3 が0°から±20°までの時、特にEM耐性にすぐ
れ、好ましくは0°から±5°の時、より一層EM耐性
がすぐれていた。
【0031】{100}面には等価な[110]方向,
[100]方向が、各々4方向ある。ここで注意すべき
点は、EM耐性にすぐれる[110]方向が直交するこ
とである。そこで、xy平面をウェハ表面に平行な面と
すると、x軸方向とy軸方向の両方に電流が流れる。従
って、単結晶配線の場合、(001)配向面の場合、<
110>をx軸に平行にすると、
【0032】
【外3】
【0033】
【実施例】以下に本発明の実施例を詳細に説明する。
【0034】(実施例1)図3は本発明の一実施例によ
る半導体回路装置を説明するための模式図であり、図3
(a)が回路、図3(b)がレイアウトを示している。 図3(a)の通り本例は、PチャンネルMOSFET(
P1 ),(P2 )とNチャンネルMOSFET(n
1 ),(n2 )とを含むCMOSのNAND回路で
ある。このNAND回路は面方位(111)のSiウェ
ハに形成されており、図中X方向がAl配線2001,
2003,2011,2013,2014,2015,
2021の電流の流れる方向、すなわちAl[110]
方向である。
【0035】これに対してY方向はAl配線2002,
2012,2016,2022の電流の流れる方向、す
なわちAl[110]方向である。そして、Z方向、す
なわち図3の紙面と垂直な方向が全Al配線の厚さ方向
およびコンタクトホール4001の深さ方向であり、A
l[100]方向である。
【0036】ここで、Al配線2021は基準電源VD
Dのラインであり、Al配線2001は基準電位VSS
のラインである。
【0037】次に本実施例の製造方法について詳述する
【0038】PMOSFETおよびNMOSFETの製
造方法は公知の多結晶シリコンゲートCMOSプロセス
を用いるものであるので、その点は簡略に述べ、Al配
線の形成法について詳しく述べる。
【0039】面方位(111)のn型Siウェハを用意
する。
【0040】NMOSFETを形成するためにPウェル
を形成する。
【0041】活性領域を形成するために選択酸化法によ
りフィールド酸化膜を形成する。
【0042】ゲート酸化膜を形成する。
【0043】多結晶シリコンを堆積しパターニングする
ことでゲート電極を形成する。
【0044】ヒ素をイオン注入し、熱処理してNMOS
FETのソースおよびドレイン領域を形成する。
【0045】ホウ素をイオン注入し、熱処理してPMO
SFETのソースおよびドレイン領域を形成する。
【0046】リンを含む酸化シリコン膜(PSG)を堆
積させて熱処理する。
【0047】コンタクトホールを形成するためにPSG
膜の一部分をドライエッチングで除去し、0.8μm角
のコンタクトホールを形成する。
【0048】次に、コンタクトホール、すなわち絶縁膜
としてのPSG膜からSi表面が露出している部分にの
みAlを堆積させる。
【0049】このメタライゼーションプロセスでは原料
ガスにジメチルアルミニウムハイドライド(DMAH)
を用い、反応ガスとして水素を用いたCVD法を採用す
る。
【0050】反応器内にコンタクトホールが形成され、
HF溶液による表面処理が済んだ基体を配し、上記DM
AHとH2 ガスとを導入し、基体温度280℃にてA
lを選択的に堆積させる。このプロセスではコンタクト
ホール内のAlは面方位(100)の単結晶Alとなる
【0051】次いで、DMAHを用いたプラズマCVD
法によりAlを基体全面に堆積させる。レーザ光を用い
て、コンタクトホール内のAl単結晶をシードとした固
相エピタキシャル成長法によりPSG膜上の多結晶Al
を単結晶化する。ここで走査形μ−RHEED顕微鏡を
用いて単結晶化されたAlの平面方向(XY面方向)の
結晶面を確認する。Alが(100)配向単結晶であり
,x軸を[110]と平行な方向、y軸を[110]と
平行な方向とできるようなAl配線のマスクパターンを
使用し、図3(b)に示すようなレイアウトのAl配線
を形成する。
【0052】以上説明した製造方法においては、ウェハ
を次のように取扱う。すなわち、図4を参照して説明す
ると、Siウェハ1上に多数個の長方形チップ2100
を製作するLSIにおいて、配線の特定結晶軸とSiウ
ェハのオリエンテーションフラット面2101をそろえ
る。
【0053】Al配線の面方位は(001)単結晶であ
る。z軸は<001>と平行であるとする。(001)
面内の<110>方向とx軸,
【0054】
【外4】
【0055】ウェハ1は、オリエンテーションフラット
面を表わすベクトル
【0056】
【外5】
【0057】このようにすれば、最も効率よく多数枚の
チップを切出せると共に、前述の配線パターンの精度を
上げることができるのでEM耐性が向上する。ここで、
2102は長方形チップの辺、2110はAl配線であ
る。
【0058】これ以外にSi(111)ウェハを用いて
基板裏面を加熱することでSi(111)に応じてAl
(111)膜を形成してこれを配線として利用するもの
であってもよい。さらに、上述した実施例1ではSi(
111)ウェハを用いたが、Si(100)ウェハを用
いて基板裏面を加熱する固相成長によりSi(100)
に応じてAl(100)膜を形成し、これを利用するも
のでもよい。
【0059】(他の実施例)以上説明した実施例1では
単結晶Al配線について述べた。しかし、多結晶材料で
あってもそれを構成する結晶粒(単結晶)の少なくとも
50%以上、より好ましくは95%以上の方位を制御し
てその最近接原子の配置される結晶軸を電流方向に対し
て平行にすればよい。
【0060】材料については、面心立方格子であるAl
に変えてCuを用いることもでき、Alと同様に電流が
流れる方向が<011>方向となるように配線をパター
ニングする。
【0061】これらとは別に体心立方格子であるWやM
oを用いる場合には、電流が流れる方向が<111>と
なるように配線をパターニングする。使用される面心立
方格子の単結晶としては膜の上面が{100},{11
1},{110}面となる{100}配向,{111}
配向,{110}配向のものが挙げられる。
【0062】とりわけ{100}配向単結晶は電流の流
れる方向として選択される[100]方向が膜平面(図
4でいうXY面)に4つあり互いに直交するので最も望
ましい。
【0063】また、配線パターンとして直交する2方向
をもつものではなくほぼ60°で交差する2方向の配線
を用いる場合には{111}配向の単結晶を用いること
が好ましい。さらには、一方向のみの配線を用いる場合
には{110}配向の単結晶を用いることもできる。
【0064】以下、実験例を挙げて本発明に適用可能な
金属膜について説明し、本発明の効果について詳述する
【0065】(実験例1)図1に示すような配線金属に
電流を流して、各結晶粒界および結晶粒内に生ずる変化
を観測した。
【0066】図1の配線金属の作製手順は、以下の通り
である。Si基板を熱酸化し、熱酸化SiO2 膜(厚
さ:1μm)上にバイアススパッタ法でCuをウェハ上
全面に堆積する。Cu層の厚さは0.5μm,配線幅3
0μmである。配線の両端には、電流を流すパッド(図
示せず)および電圧を測定するパッド(図示せず)を形
成している。
【0067】電流を流す手順,結晶方位の決定,観察手
順は、以下の通りである。
【0068】上記手順で作製した配線金属の形成された
ウェハを走査形μ−RHEED顕微鏡に装填する。配線
両端の電流および電圧端子は、走査形μ−RHEED顕
微鏡外部の端子と装置内でワイヤーを用いて接続されて
いる。まず、室温のまま、かつ電流を流さずに、配線内
の各結晶粒の形および各結晶粒内の結晶軸方位を決定す
る。走査形μ−RHEED顕微鏡による電子線回折パタ
ーン観察および走査μ−RHEED顕微鏡観察により、
■結晶粒分布と、■各結晶粒について「配線金属の表面
(XY平面)に平行な格子面の結晶方位」と「配線金属
の表面(X平面)に垂直な格子面がどのような方向に向
いているか、すなわちその格子面とXY平面との交線が
XY平面内でどのような方向に向いているか」を決定す
ることができる。次に、測定試料を加熱し、一定電流を
配線金属に流しながら、上記結晶粒分布と各結晶粒の結
晶軸方位を観察する。同時に走査二次電子像観察により
配線の表面形態などの形状変化を観察する。
【0069】上記の手順でCu配線について観察した。 Cu配線の膜厚は、0.5μmである。図1はCu配線
の結晶粒分布および結晶粒内の結晶軸方位の観察の一例
を示し、図5および図6は通電後に観察されたボイドお
よびヒロックを示す。電流を流す前の各結晶粒の結晶軸
方位について、説明する。
【0070】以下の説明において結晶学的に等価な
【0
071】
【外6】
【0072】
【外7】
【0073】
【外8】
【0074】
【外9】
【0075】
【外10】
【0076】
【外11】
【0077】説明を容易にするために、配線の表面に平
行な面をxy平面とし、垂直方向をz軸方向とする。配
線の長手方向をx軸とする。
【0078】結晶粒30,31,32および33の上面
はいずれも(001)面であった。すなわち、z軸と<
001>方向がほぼ平行であった。{100}面には、
結晶軸方向として[100],[110]が含まれる。 [100]と[110]軸は{100}面内で互いに4
5°で交わる。結晶粒30において、<100>軸はx
軸とほぼ20°で交わっていた。以下[100]軸とx
y面内でx軸の交わる角をφ[100],[110]軸
とx軸の交わる角をφ[110]と記す。すなわち結晶
粒30においてφ[100]はほぼ20°であった。同
様に、結晶粒31において、φ[110]はほぼ数度,
結晶粒32において、φ[100]はほぼ数度,結晶粒
33において、φ[100]はほぼ15°であった。
【0079】走査μ−RHEED像観察により、非破壊
で、各結晶粒の粒界20,21,22,23と各結晶粒
の面方位と、[110],[100]方向を上記のよう
に決定した。
【0080】走査形μ−RHEED顕微鏡内で配線に電
流を流した。配線の温度はほぼ250℃、電流密度はほ
ぼ5×105 A/cm2 であった。図5,図6に示
すように、通電中に以下の点が観察された。図1,図5
および図6中、矢印40は電子の流れを示す。
【0081】■  粒界の3重点10,11の陰極側の
粒界20,22においてボイドが観察された。ボイドの
観察された領域は、図5中の参照符号50,51で示さ
れている。
【0082】■  上記ボイド50,51の生成に対応
して、三重点10,11の陽極側にヒロックが観察され
た。ヒロックの観察された位置は三重点の陽極側近傍6
0,61,62である。また、三重点の陽極側粒界24
の配線端63の部分にもヒロックが発生した。
【0083】■  図6(a)に示すように、結晶粒3
2において、<100>方向に平行にボイド70が線状
に発生した。ボイド70は、小さな線状ボイドが直線上
にならんだものが複数本発生する。小さなボイドのそれ
ぞれをミクロに観察すると、図6(a)の部分71を拡
大して図6(b)に示すように、陰極側はボイド70A
、陽極側はヒロック70Bで構成されていた。結晶粒3
0,31,33においては結晶粒32で観察された線状
ボイドは観察されなかった。
【0084】上記の測定はCu膜厚0.1μm,0.2
μm,0.3μm,0.4μm,0.5μm,0.6μ
m,0.7μm,0.8μm,0.9μm,1μm,1
.2μm,1.5μm,2μm、配線幅が0.3μm,
0.5μm,0.8μm,1μm,2μm,5μm,1
0μm,20μm,30μm,40μm,50μmの組
合せからなる各種配線について行われた。
【0085】(実験例2)実験例1と同様の手順で、膜
厚および配線幅の異なるCu配線を形成し、実験例1中
■,■,■で示されるボイド,ヒロックの発生と各結晶
粒の結晶軸方向の関係を観察した。Cu膜厚は0.1μ
m,0.2μm,0.3μm,0.4μm,0.5μm
,0.6μm,0.7μm,0.8μm,0.9μm,
1μm,1.2μm,1.5μm,2μm、配線幅は0
.3μm,0.5μm,0.8μm,1μm,2μm,
5μm,10μm,20μm,30μm,40μm,5
0μmの組合せからなる各種配線いついて観察をおこな
った。
【0086】配線金属表面(xy平面)に平行な格子面
が{100}であるCu配線について以下の点が観察さ
れた。
【0087】■  図5に示すように、三重点10,1
1の陰極側の結晶粒界ではボイド50,51が発生し、
三重点10,11の陽極側の符号60,61,62で示
される位置あるいは配線端63の位置でヒロックが発生
した。粒界22のように粒界が配線方向x軸にほぼ平行
な時の粒界でのボイド発生は、粒界をはさんだ結晶粒3
1,32の結晶軸方向に依存して異なる。
【0088】(a)図5の結晶粒31のφ[100]が
ほぼ±10度以下、結晶粒32のφ[100]がほぼ1
0度以内、(b)結晶粒31のφ[100]がほぼ±1
0度以下、粒子粒32のφ[110]がぼぼ±10度以
内、(c)結晶粒31のφ[110]、結晶粒32のφ
[110]共に±10度以内、の場合を比較すると、結
晶粒界でのボイド発生は、(a)が最も顕著であり、(
b),(c)の順で少なくなった。(c)でも、わずか
ながらボイドの発生は生じた。(a),(b),(c)
の順で、図5中、62,63に示すヒロックの発生も減
少した。
【0089】■  個々の結晶粒について着目すると、
φ[100]またはφ[110]の大きさによって結晶
粒内の線状ボイドの発生は異なった。
【0090】線状ボイドの向きは、電流方向と常に一致
するのではなく、[100]方向とほぼ一致した。
【0091】(d)φ[100]が0°から、ほぼ5°
の時、(e)φ[100]がほぼ5°から22.5°の
時、(f)φ[100]がほぼ22.5°からほぼ40
°の時、(g)φ[100]がほぼ40°から45°の
時、あるいは、[100]と[110]方向は、互いに
45°で交差するので、(d),(e),(f),(g
)をφ[110]で表現して、(d)′φ[110]が
ほぼ40°から45°の時、(e)′φ[110]がほ
ぼ22.5°からほぼ40°の時、(f)′φ[110
]がほぼ5°からほぼ22.5°の時、(g)′φ[1
10]が0°からほぼ5°の時、を比較すると、線状ボ
イドは、(d)または(d)′すなわち[100]方向
が電流方向と一致する時が最も多く、(g)または(g
)′すなわち[110]方向が電流方向と一致する時、
発生しなかった。結晶粒内の線状ボイドの発生は(d)
→(e)→(f)→(g)→の順で少なくなった。
【0092】次に配線金属平面(xy平面)に平行な結
晶面が{111}である時、以下のことが観察された。
【0093】配線金属表面(xy平面)に平行な格子面
が{100}であるCu配線について以下の点が観察さ
れた。
【0094】■  図7中、三重点10の陰極側の結晶
粒界22では、ボイドが発生し、三重点10の陽極側の
60,61あるいは配線端63の位置でヒロックが発生
した。粒界22のように粒界が配線方向x軸にほぼ平行
な時の粒界でのボイド発生は、粒界をはさんだ結晶粒3
1,32の結晶軸方向に依存して異なる。
【0095】(a)図7の結晶粒31のφ[112]が
ほぼ±10度以下、結晶粒32のφ[112]がほぼ±
10度以内、(b)結晶粒31のφ[112]がほぼ±
10度以下、結晶粒32のφ[110]がほぼ±10度
以内、(c)結晶粒31のφ[110],結晶粒32の
φ[110]が共に±10度以内の場合を比較すると、
結晶粒界でのボイド発生は、(a)が最も顕著であり、
(b),(c)の順で少なくなった。(c)でもわずか
ながらボイドの発生は生じた。(a),(b),(c)
の順で、図7中、62,63に示すヒロックの発生も減
少した。
【0096】■  個々の結晶粒について着目すると、
φ[112]またはφ[110]の大きさによって結晶
粒内の線状ボイドの発生は異なった。線状ボイドの向き
は、電流方向と常に一致するのではなく、[112]方
向とほぼ一致した。
【0097】(d)φ[112]が0°からほぼ5°の
時、(e)φ[112]がほぼ5°から15°の時、(
f)φ[112]がほぼ15°からほぼ20°の時、(
g)φ[112]がほぼ25°から30°の時、あるい
は、[112]と[110]方向は、互いに60°で交
差するので(d),(e),(f),(g)をφ[11
0]で表現して、(d)′φ[110]がほぼ30°か
ら25°の時、(e)′φ[110]がほぼ25°から
よぼ15°の時、(f)′φ[110]がほぼ15°か
らほぼ5°の時、(g)′φ[110]が0°からほぼ
5°の時、を比較すると、線状ボイドは、(d)または
(d)′すなわち[112]方向が電流方向と一致する
時が最も多く、(g)または(g)′すなわち[110
]方向が電流方向と一致する時、発生しなかった。結晶
粒内の線状ボイドの発生は(d)→(e)→(f)→(
g)→(h)の順で少なくなった。
【0098】[100]方向と[112]方向が電流方
向と一致する2つの場合を比較すると、[100]方向
が電流方向と一致する場合の方が線状ボイドの発生は多
かった。
【0099】いずれにせよ{100}配向,{111}
配向どちらの場合も、[110]軸が電流方向と一致す
る時線状ボイドの発生は見られなかった。
【0100】次に配線金属表面(xy面)に平行な格子
面が{110}である時について、以下の点が観察され
た。
【0101】■  結晶粒界の三重点では{100}配
向の場合、{111}配向の場合と同様、陰極側粒界で
のボイド,陽極側でのヒロックが見られた。
【0102】■  個々の結晶粒内について、(a)[
110]方向が電流方向とほぼ一致する時、(b)[1
12]方向が電流方向とほぼ一致する時、(c)[11
1]方向が電流方向とほぼ一致する時、(d)[100
]方向が電流方向とほぼ一致する時、の(a),(b)
,(c),(d)について比較すると、(a)の場合は
線状ボイドがほとんど発生せず、(d)の場合は多数発
生した。(b)と(c)は線状ボイドが発生したが、数
は(a)と(d)の中間であった。
【0103】(実験例3)Al配線について実験例1,
2と同様の観察を行った。結果は実験例1,2と同様で
あった。
【0104】(実験例4)Al−Si,Al−Si−C
u,Al−Cu配線について、実験例1,2と同様の観
察を行った。Al−Si中のSi含有量0.1,0.2
,0.5,1%の場合、Al−Cu中のCu含有量0.
1,0.2,0.5,1%の場合およびAl−Si−C
u中のSi含有量0.1,0.2,0.5,1、Cu含
有量0.1,0.2,0.5,1%の組合せからなるA
l−Si−Cuについておこなった。
【0105】結果は、実験例1,2と同様であった。
【0106】(実験例5)単結晶Al配線に電流を通電
した場合の断線までの時間を測定した。
【0107】試料の製作は、以下の通りである。
【0108】まず、高抵抗Si基板を用いる場合、ジメ
チルアルミニウムハイドライドと水素を用いた減圧熱C
VD方でAlを堆積した。この時、(100)Siには
(111)Al,(111)Siには(100)Alが
単結晶成長した。SiO2 上の単結晶Alは、酸化膜
にビアホールのあいたSi基板に上述のCVD法により
単結晶Alをビアホール部分にのみ選択的に成長した。 次にプラズマを用いて選択的に堆積したAlおよびSi
O2 上にAl極薄層を形成し、その後再び減圧熱CV
D法でウェハ全面にAlを成長した。ウェハ全面のAl
は多結晶である。このウェハを熱処理して単結晶化した
。そしてSiウェハ上あるいは、SiO2 上の単結晶
Al膜をフォトリソグラフィー技術を用いて配線をパタ
ーニングした。配線は、一直線上とし、両端に電流端子
および電圧端子を設けている。配線の長手方向(以下x
方向)に電流を流した。配線長は、100μm,500
μm,1mm,5mmである。また、配線幅は、0.2
μm,0.5μm,1μm,2μm,5μm,10μm
,30μmである。Al膜厚は0.2μm,0.5μm
,1μm,2μmである。配線長,配線幅,Al膜厚の
組合せからなる4×7×4=112通りの配線を形成し
た。
【0109】電流方向をx軸方向とした時のx軸方向と
、配線の結晶軸方向は以下の通りである。図2で定義し
たθ1 ,θ31,θ5を用いる。ここで、θ1 は{
100}面内で[110]方向とx軸(電流方向)のな
す角、θ31は{111}面内で[110]方向とx軸
(電流方向)のなす角、θ5 は{110}面内で[1
10]方向とx軸(電流方向)のなす角である。
【0110】{100}配向単結晶のとき、θ1 が0
°から45°までの配線の2.5°きざみの試料につい
て測定した。{111}配向単結晶のとき、θ1 が0
°から30°までの配線の2.5°きざみの試料につい
て測定した。{110}配向単結晶のとき、θ1 が0
°から90°までの配線の2.5°きざみの試料につい
て測定した。
【0111】試験温度を175℃,200℃,250℃
,275℃,300℃、電流を2×106 A/cm2
 ,5×106 A/cm2 ,1×107 A/cm
2 とし、各配線の断線までの時間の中央値MTFを測
定した。
【0112】上述試料において、MTFは{100},
{111},{110}配向単結晶いずれの場合もθ1
 =0°,θ31=0°,θ5 =0°の時が最も長く
、θ1 ,θ31,θ5 が大きくなると減少した。θ
1 =0°,θ31=0°,θ5 =0°のMTFは、
ほぼ等しかった。
【0113】{100}配向単結晶の場合、θ1 =0
°からθ1 =5°までのMTFはほぼ等しく、θ1 
=7.5°からθ1 =22.5°のMTFはMTF(
θ1 =0°)のほぼ90%以上であった。θ1 がさ
らに大きくなるとMTFは単調に減少した。
【0114】{111}配向単結晶の場合、θ31=0
°からθ1 =5°までのMTFはほぼ等しく、θ31
=7.5°からθ31=15°までのMTFは、MTF
(θ31=0°)のほぼ90%以上であった。θ31が
さらに大きくなると、MTFは単調に減少した。
【0115】{110}配向単結晶の場合、θ5 =0
°からθ5 =5°までのMTFはほぼ等しく、θ5 
=7.5°から17.5°までのMTFは、MTF(θ
5 =0°)の略90%以上であった。
【0116】(実験例6)図8のようにクランク構造を
もつ配線について、電流を流した際のMTFを測定した
。膜厚,配線幅Wは実験例5と同じである。クランクの
長さLは配線幅Wの10倍,20倍,100倍とした。
【0117】配線内の結晶軸とクランクのx,y方向の
関係は、図2で定義されたθ1 ,θ2 ,θ31,θ
32,θ41,θ42,θ5 を用いて以下の組合せの
配線を形成した。
【0118】{100}配向単結晶の時、θ1 が0°
から45°まで2.5°きざみの配線について測定した
【0119】{111}配向単結晶の時、θ31が0°
から30°まで2.5°きざみの配線について測定した
【0120】{110}配向単結晶の時、θ5 が0°
から90°まで2.5°きざみの配線について測定した
【0121】ここで、θ1 は{100}面内で[11
0]方向とx軸のなす角、θ31は{111}面内で[
110]方向とx軸のなす角、θ5 は{110}面内
で〔110〕方向とx軸が交わる角度である。MTFの
測定条件は実験例5と同様である。
【0122】{100}配向単結晶の場合、MTFはθ
1 =0°の時が最も長く、θ1 が大きくなると減少
し、θ1 =45°の時最も短くなった。特にθ1 =
0°からθ1=5°まではMTFに有為な差はなく、θ
1 =7.5°からθ2 =22.5°までのMTFは
MTF(θ1 =0°)のほぼ90%であった。θ2 
=25°以上でMTFは大きく減少しMTF(θ1 =
45°)はMTF(θ1 =0°)の略50%であった
【0123】{111}配向単結晶の場合、MTF(θ
31=0°)の時が最も大きく、θ31が大きくなると
減少し、θ31=30°のとき最も短くなった。θ31
=0°からθ31=5°まではMTFに有為な差はなく
、θ31=7.5°からθ31=15°までのMTFは
MTF(θ31=0°)のほぼ90%であった。θ31
=15°以上でMTFは減少し、MTF(θ31=30
°)はMTF(θ31=0°)のほぼ50%であった。
【0124】{110}配向単結晶の場合、MTFはθ
5 =0°のときMTFは最も長く、θ5 が大きくな
るとMTFは減少した。θ5 =0°からθ=5°まで
のMTFはほぼ等しく、θ5 =7.5°から17.5
°までのMTFはMTF(θ5 =0°)のほぼ90%
であった。 θ5 =20°から90°までのMTFは大きく減少し
、θ5 =30°からθ5 =90°のMTFはMTF
(θ5 =0°)のほぼ50%であった。
【0125】{100}配向単結晶で最もMTFの大き
かったMTF(θ1 =0°)、 {111}配向単結晶で最もMTFの大きかったMTF
(θ31=0°)、 {110}配向単結晶で最もMTFの大きかったMTF
(θ5 =0°)、 の大小関係は、MTF(θ1 =0°)>MTF(θ3
1=0°)>MTF(θ5 =0°)の順であった。
【0126】(実験例7)SiO2 上の多結晶Al配
線のMTFを測定した。
【0127】第1番目の試料は、熱酸化SiO2 上の
公知のスパッタ法で堆積した。配線幅Wは0.5μm,
1μm,2μmである。膜厚は、0.2μm,0.4μ
m,0.6μm,0.8μm,1μmである。この配線
は、図9に模式的に示されるように結晶粒界20,21
,22,23が配線の長手方向(図9中x方向)にほぼ
垂直ないわゆるバンブー構造をしていた。各々の結晶粒
30,31,32,33の配向表面に平行な面(xy平
面に平行な面)は、{111}面であったが、配線表面
に垂直な格子面は{111}面内で無規則に回転してい
た。すなわち{111}面内の例えば[110]方向と
x軸のなす角は無規則にむいていた。
【0128】第2番目の試料は、実験例5と同様のCV
D法で作製したAl膜で、SiO2上のAl膜の熱処理
時間を実験例5より短くしたものである。Al膜厚は、
0.2μm,0.5μm,0.6μm,0.8μm,1
μmである。この時、SiO2 上Alを幅Wが0.5
μm,1μm,2μmでパターニングすると図9に示す
ように完全な単結晶ではなくバンブー構造となった。各
々の結晶粒30,31,32,33の配線表面に平行な
面(xy平面に平行な面)が{111}面である時、{
111}面内の[110]方向は、ほぼ同一方向にそろ
っていた。[110]方向と配線の長手方向、すなわち
x軸方向を一致させるように配線をパターニングした。 各結晶粒内の[110]方向とx軸のなす角はほぼ±1
5°以内であった。
【0129】第3の試料は、第2の試料において、各結
晶粒内の[110]方向とx軸のなす角がほぼ45°±
22.5°にそろうようパターニングしたものである。 [110]方向について表現すると[100]方向とx
軸のなす角がほぼ±22.5°以内のものである。
【0130】第4の試料は、第2の試料と同様の手順で
作製したもので、各々の結晶粒30,31,32,33
の配線表面に平行な面(xy平面に平行な面)が{10
0}面である。{100}面内の[110]方向を配線
の長手方向、すなわちx軸方向を一致させるようにパタ
ーニングした。各結晶粒内の[110]方向とx軸のな
す角はほぼ±22.5°以内であった。膜厚および配線
幅は、第2の試料と同一である。
【0131】第5の試料は、第4の試料において、各結
晶粒の[112]方向とx軸のなす角がほぼ±15°以
内になるようパターニングしたものである。
【0132】実験例5と同様の手順でMTFを測定した
。第1の試料では、スパッタ条件あるいはスパッタ後の
熱処理によって各結晶粒の大きさが異なることが良く知
られている。第2〜第4の試料では、Al成長時のビア
ホール径,堆積温度,アニール時間により各結晶粒の大
きさが異なる。第1〜第5の試料において結晶粒大きさ
がほぼ等しいものについて第1,第2,第3,第4,第
5の試料のMTFの測定値を比較した。
【0133】MTFの大小関係は、以下の通りである。
【0134】MTF(第2の試料)とMTF(第4の試
料)はほぼ等しい。MTF(第3の試料)とMTF(第
5の試料)はほぼ等しい。
【0135】
【数2】
【0136】(実験例8)Al−Si,Al−Si−C
u,Al−Cuについて同様の測定をおこなった。Si
およびCuの含有率は、実験例4と同様であった。
【0137】各試料は、実験例7と同様に図9に示した
バンブー構造をしており、MTFと試料作製方法の関係
は実験例7と同様であった。
【0138】(実験例9)タングステン(W)配線につ
いて、電流の向きと結晶軸方向の関係を調べた。
【0139】各結晶Wについて、{100},{111
},{110}配向の配線のMTFを比較した。各結晶
粒中の配線表面に平行な格子面は、{100},{11
1},{110}にそろっていたが、各々{100}面
内,{111}面内,{110}面内の結晶軸は不規則
に回転していた。{110}配向多結晶のMTFが最も
大きかった。
【0140】単結晶{110}配向W配線について、電
流方向と[111]方向のなす角θ6 が異なる配線を
形成し、MTFを測定した。θ6 は0°から90°ま
でとし、ほぼ2.5°間隔で配線を形成した。MTFは
θ6 =0°のときが最も大きく、θ6 =0°からθ
6 =5°までのMTFは、ほぼ等しかった。
【0141】θ6 =7.5°からθ6 =17.5°
までのMTFは、MTF(θ6 =0°)のほぼ90%
であった。θ6=20°から90°までのMTFは大き
く減少し、θ5 =30°からθ6 =90°までのM
TFは、MTF(θ6 =0°)のほぼ50%であった
【0142】(実験例10)実験例9と同様の測定をM
oについておこなった。結果は実験例9と同様であった
【0143】
【発明の効果】以上説明したように、本発明によれば従
来よりもマイグレーション耐性に優れた配線を歩留り良
く製造可能とする構造の半導体回路装置用配線を提供す
ることができる。
【図面の簡単な説明】
【図1】配線金属の各結晶粒の結晶軸を説明する図であ
る。
【図2】{100}面,{111}面および{110}
面内に存在する結晶軸方向を示す図である。
【図3】本発明の一実施例を示す図である。
【図4】Siチップと配線の方位を説明する図である。
【図5】配線金属に発生したボイドおよびヒロックを示
す図である。
【図6】配線金属に発生した線状ボイドを示す図である
【図7】結晶粒界に発生したボイドを示す図である。
【図8】配線パターンの一例を示す図である。
【図9】CVD法で作製したAl配線の結晶粒の形状を
示す図である。
【符号の説明】
10,11  三重点 20,21,22,23,24  結晶粒界30,31
,32,33  結晶粒 40  電流の方向 50,51  ボイド発生位置 60,61,62,63  ヒロック発生位置70  
ボイド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体素子に接続される配線が結晶性
    材料からなる半導体回路装置用配線において、前記結晶
    性材料を構成する単結晶における最近接原子の配置する
    結晶軸方向と、前記配線に流す電流の方向と、が互いに
    22.5°以内で交差することを特徴とする半導体回路
    装置用配線。
  2. 【請求項2】  前記結晶性材料は単結晶であることを
    特徴とする請求項1に記載の半導体回路装置用配線。
  3. 【請求項3】  前記結晶性材料は、前記単結晶を95
    %以上含む多結晶材料であることを特徴とする半導体回
    路装置用配線。
  4. 【請求項4】  半導体素子と結晶性材料からなり該半
    導体素子に接続される配線とを有する半導体回路装置に
    おいて、前記配線は、その中を流れる電流の方向が異な
    り、かつ互いに直角に交わる第1および第2の配線部を
    有しており、前記第1および第2の配線部それぞれにお
    いて、該第1および第2の配線部を構成する単結晶にお
    ける最近接原子の配置する結晶軸方向と、該第1および
    第2の配線部に流す電流の方向と、が互いに22.5°
    以内で交差することを特徴とする半導体回路装置。
JP03095558A 1991-04-25 1991-04-25 半導体回路装置用配線および半導体回路装置 Expired - Fee Related JP3131239B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03095558A JP3131239B2 (ja) 1991-04-25 1991-04-25 半導体回路装置用配線および半導体回路装置
EP19920303655 EP0510969A3 (en) 1991-04-25 1992-04-23 Semiconductor circuit device wiring and semiconductor circuit device
US08/182,389 US5602424A (en) 1991-04-25 1994-01-18 Semiconductor circuit device wiring with F.C.C. structure, plane oriention (100) and aligned with the current direction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03095558A JP3131239B2 (ja) 1991-04-25 1991-04-25 半導体回路装置用配線および半導体回路装置

Publications (2)

Publication Number Publication Date
JPH04324934A true JPH04324934A (ja) 1992-11-13
JP3131239B2 JP3131239B2 (ja) 2001-01-31

Family

ID=14140919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03095558A Expired - Fee Related JP3131239B2 (ja) 1991-04-25 1991-04-25 半導体回路装置用配線および半導体回路装置

Country Status (3)

Country Link
US (1) US5602424A (ja)
EP (1) EP0510969A3 (ja)
JP (1) JP3131239B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
DE69322233T2 (de) * 1992-08-27 1999-07-08 Toshiba Kawasaki Kk Elektronisches Teil mit metallischen Leiterbahnen und Verfahren zu seiner Herstellung
US6001461A (en) * 1992-08-27 1999-12-14 Kabushiki Kaisha Toshiba Electronic parts and manufacturing method thereof
JP3695606B2 (ja) * 1996-04-01 2005-09-14 忠弘 大見 半導体装置及びその製造方法
AUPP249298A0 (en) * 1998-03-20 1998-04-23 Ag-Gene Australia Limited Synthetic genes and genetic constructs comprising same I
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US8080459B2 (en) * 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
KR100997153B1 (ko) 2005-10-06 2010-11-30 가부시키가이샤 덴소 반도체 기판 및 그 제조 방법
TWI489557B (zh) * 2005-12-22 2015-06-21 Vishay Siliconix 高移動率p-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9443974B2 (en) * 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439752A (en) * 1981-10-26 1984-03-27 Honeywell Inc. Semiconductor pressure transducer
JP2680468B2 (ja) * 1989-07-01 1997-11-19 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP0510969A3 (en) 1993-03-03
EP0510969A2 (en) 1992-10-28
JP3131239B2 (ja) 2001-01-31
US5602424A (en) 1997-02-11

Similar Documents

Publication Publication Date Title
JPH04324934A (ja) 半導体回路装置用配線および半導体回路装置
EP0374971B1 (en) Three-dimensionally stacked LSI
EP0075945B1 (en) Stacked semiconductor device and method for manufacturing the device
US6150718A (en) Method and apparatus for performing a circuit edit through the back side of an integrated circuit die
US5976980A (en) Method and apparatus providing a mechanical probe structure in an integrated circuit die
JP2000003947A (ja) エレクトロマイグレーション試験用半導体素子
JPS5867045A (ja) 極低温用半導体装置およびその製造方法
JPS60115221A (ja) 半導体装置の製造方法
US11295982B2 (en) Forming ultra-thin chips for flexible electronics applications
JP3000830B2 (ja) 半導体装置
JPH0282585A (ja) 超電導配線
JPS6194367A (ja) 半導体装置及び半導体装置の製造方法
JP3019812B2 (ja) 半導体集積回路の配線の製造方法
JPS6074507A (ja) 半導体装置の製造方法
JPS63114144A (ja) 半導体装置の製造方法
JPH09129524A (ja) 半導体装置の製造方法
JPS5856455A (ja) 半導体装置およびその製造方法
JPS587861A (ja) 集積回路装置
Hirose et al. Microsampling technique for EBSP inspection on the cross-sections of copper trench lines in ULSIs
WO2023186407A1 (en) High density memory with stacked nanosheet transistors
JPH0346231A (ja) 半導体装置
CN116660299A (zh) Tem样品的制备方法
JPH04127531A (ja) 半導体装置及びその製造方法
JPS58169931A (ja) 半導体装置の製造方法
JPH04247625A (ja) 配線形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees