JPH0432309A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＦＥＴを用いた分布定数回路よりなる半導体装置、例え
ば広帯域増幅器に関し、 小型化が可能であり、且つ広い周波数帯域にわたって安
定した周波数特性を得ることのできる広帯域増幅器を提
供することを目的とし、ソース電極、ゲート電極、ドレ
イン電極が互いに平行に配置された、入力信号を増幅す
るための電界効果トランジスタと、該ゲート電極の一端
に接続された入力端子と、該ゲート電極の他端に接続さ
れた終端抵抗と、該ドレイン電極において、該入力端子
に近く位置する一端に接続された終端抵抗と、該ドレイ
ン電極の他端に接続された出力端子とを有し、且つ該ゲ
ート電極、該ドレイン電極からなる各信号伝播線路は、
それぞれ前記終端抵抗にて整合されているように構成す
る。

〔産業上の利用分野〕

本発明は、Ｆ　Ｅ　Ｔ　（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　
Ｔｒａｎｓｉｓｔｏｒ）を用いた分布定数回路よりなる
半導体装置、例えば広帯域増幅器に関する。

近年増幅器の中でも、広い周波数帯域にわたって増幅が
可能な広帯域増幅器が利用されている。

そして高性能な広帯域増幅器を実現する上で、広い周波
数帯域にわたって安定した高利得を得られることが要求
されている。

〔従来の技術〕

第３図は、広帯域増幅器の従来の配線パターンを示す説
明図であり、１は入力端子、２は出力端子、３１．３２
は終端抵抗であり、４１．４２．４３はそれぞれソース
、ゲート、ドレイン電極、５１．５２はマイクロストリ
ップ線路である。

本図における広帯域増幅器は、５個のＦＥＴが並列接続
された回路より構成されており、ソース電極４１は接地
されている。

またマイクロストリップ線路５１．５２はそれぞれイン
ダクタンス成分Ｌｌ、Ｌ２を有しており、ＦＥＴはそれ
ぞれゲート・ソース間容量（デー１−容ＩＣｇ　）、ド
レイン・ソース間容量（ドレイン容量Ｃｄ　）を有して
いる。従って本配線パターンの入力側では、入力端子１
から終端抵抗３１への信号伝播線路として見た時に、イ
ンダクタンスＬ＋とゲート容量Ｃｇによる疑似分布定数
回路を形成している。また同様に出力側では、終端抵抗
３２から出力端子２への信号伝播線路として見た時に、
インダクタンスＬ２とドレイン容量Ｃｄによる疑似分布
定数回路を形成している。

第４図は、第３図における配線パターンが構成する疑（
以分布定数回路を示す説明図であり、同図（ａ）は入力
側における回路、同図（ｂ）は出力側における回路であ
る。

図中４８．４ｂは、それぞれゲート容量Ｃｇ、ドレイン
容量Ｃｄに相当するコンデンサ、４Ｃは電流源、５ａ、
５ｂはそれぞれインダクタンスＬＩ％Ｌ２に相当するコ
イルである。

入力側の疑似分布定数回路における特性インピーダンス
はＺＩ＝　（Ｌ＋　／Ｃｇ　）””にて表され、該イン
ピーダンスＺ１は、入力端子１に接続される回路の内部
抵抗と等しい値に設定されている。

そして同回路の終端にも、該特性インピーダンスＺｌと
等しい値を有する終端抵抗３１が接続されており、前記
内部抵抗、特性インピーダンスＺＩ、終端抵抗３１は整
合されている。

一方出力側の回路における特性インピーダンスはＺｚ　
＝　（Ｌｚ　／　Ｃｄ　）　””にて表され、該インピ
ーダンスＺ２は出力端子２に接続される回路の内部抵抗
と等しい値に設定されている。そして同回路の他端にも
、該特性インピーダンスＺ２と等しい値を有する終端抵
抗３２が接続されており、前記内部抵抗、特性インピー
ダンスＺＺ、終端抵抗３２は整合されている。

このため本回路において入力端子１に印加された高周波
信号は、反射を起こすことなく第４図（ａ）に示す疑似
分布定数回路を通過していき、終端抵抗３１に吸収され
る。そして該高周波信号は５個のＦＥＴにて増幅され、
同図（ｂ）に示す疑似分布定数回路をやはり反射を起こ
すことなく通過していき、出力端子２に到達する。

〔発明が解決しようとする課題〕

入力端子１及び出力端子２に接続する回路は、内部抵抗
が５０Ωのものが通常適用されている。

即ち２つの疑似分布定数回路も、整合をとるためにその
特性インピーダンスは５０Ωに設定する必要がある。

しかしながらＦＥＴが有するゲート容量Ｃｇ、ドレイン
容量Ｃｄが大きいために、特性インピーダンスを一定値
に設定するためには、インダクタンスＬ＋、Ｌｚの値も
大きくする必要があった。

例えば特性インピーダンスを５０Ωとしたとき、ゲート
容量が０．３　ｐ　Ｆであるならば、計算上インダクタ
ンス成分は０．７５　ｎ　Ｈとする必要がある。

このため本回路の配線パターンでは、マイクロストリッ
プ線路５２．５２のインダクタンス成分を必要値とする
ために、第３図に示す如く該マイクロストリップ線路５
１．５２を長くしなければならなかった。だがこの長い
マイクロストリップ線路５１．５２は、広帯域増幅器を
小型化するにあたっての大きな問題となった。

また分布定数回路において入力端子に印加される信号が
超高周波になると、該回路における実効インダクタンス
は周波数に伴って変化し、位相遅れが生じるようになる
。しかしこの現象は、該分布定数回路におけるコイルの
長さ２が〔２く〈λ／８（λは波長）〕を満たしている
限りほとんど生じない。

しかしながら従来の配線パターンでは、分布定数回路の
コイルに相当するマイクロストリップ線路５１．５２を
長くする必要があったために、前記現象が顕著となって
しまった。そして実効インダクタンスＬ＋　、Ｌ２の変
化は疑似分布定数回路の特性インピーダンスを変化させ
たため、終端抵抗３１．３２が整合をとれなくなり、反
射を発生させてしまったのである。そして反射の発生は
利得の低下を招くため、従来の広帯域増幅器は超高周波
帯において利得が低下し、安定した周波数特性を得るこ
とができないという問題があった。

ところでＦＥＴの並列接続を行わずに１つのＦＥＴにて
回路を構成した場合は、出力が小さ（なる代わりに長い
マイクロストリップ線路は必要なくなる。

第５図は、従来の配線パターンにおいてＦＥＴを１つと
した場合を示す配線図であり、第６図は第５図における
等価回路を示す説明図である。同図（ａ）は入力側の等
価回路、同図（ロ）は出力側の等価回路を示している。

しかしながらこの場合の入力側及び出力側における等価
回路は、第６図の如く信号の伝播方向に対して該ＦＥＴ
の容量成分が直列に接続された形になる。このため前述
のような、伝播線路にＦＢＴの容量成分が並列に接続さ
れる分布定数回路は構成されなくなるのである。

伝播線路において分布定数回路が構成されない場合、分
布定数回路の特性インピーダンスから値が設定される終
端抵抗によって、該伝播線路の整合をとることは不可能
となる。従って本回路にて整合をとる場合は、ＦＥＴと
入力及び出力端子との間にそれぞれ複雑な整合回路を新
たに構成する必要が生じてしまうのである。しかもこの
整合回路は、増幅器の帯域を広くとるためには複数段接
続しなければならなかった。従ってこの回路により広帯
域増幅器を構成しようとした場合も、やはり小型化する
ことは困難であった。

本発明は小型化が可能であり、且つ広い周波数帯域にわ
たって安定した周波数特性を得ることのできる広帯域増
幅器を提供することを目的とする。

〔課題を解決するための手段〕 本発明は上記課題を解決するために、ソース電極、ゲー
ト電極、ドレイン電極が互いに平行に配置された、入力
信号を増幅するための電界効果トランジスタと、該ゲー
ト電極の一端に接続された入力端子と、該ゲート電極の
他端に接続された終端抵抗と、該ドレイン電極において
、該入力端子に近く位置する一端に接続された終端抵抗
と、該ドレイン電極の他端に接続された出力端子とを有
し、且つ該ゲート電極、該ドレイン電極からなる各信号
伝播線路は、それぞれ前記終端抵抗にて整合されている
ように構成する。

〔作用〕

本発明では使用するＦＥＴを１つとし、該ＦＥＴのソー
ス、ゲート、ドレイン電極をライン状に且つ互いに平行
に配置している。そして該ゲート電極の一端には入力端
子が接続され、該ドレイン電極においては、該入力端子
に遠く位１する一端に、出力端子が接続されている。

従ってゲート・ソース間及びドレイン・ソース間には、
無限に小さな容量成分が無限に発生することになる。こ
れに伴ってゲート、ドレイン各電極中にも、信号の伝播
方向に沿って無限に小さなインダクタンス成分が無限に
発生することになる。

このため本配線パターンの入力側ではゲート・ソース間
にて、出力側ではドレイン・ソース間にて、微小容量及
び微小インダクタンスからなる分布定数回路が構成され
る。

また該ゲート電極の他端にはゲート・ソース間にて構成
される分布定数回路の特性インピーダンスと等しい値を
有する終端抵抗が接続され、同様に該ドレイン電極の他
端にはドレイン・ソース間にて構成される分布定数回路
の特性インピーダンスと等しい値を有する終端抵抗が接
続されている。

上記の如（本発明では信号の伝播線路に沿って分布定数
回路が構成されるため、この結果本発明における広帯域
増幅器では、該終端抵抗により整合をとることが可能と
なる。

そして上述の如く個々のインダクタンス成分が無限に小
さくなったため、その個々のインダクタンス成分に相当
するコイルの長さ！は〔２くくλ／８〕の条件を満たす
ようになった。このため入力信号が超高周波帯であって
も、この分布定数回路における特性インピーダンスの変
動は発生しない、このため本発明の広帯域増幅器は、超
高周波帯を含む広い周波数帯域にわたって、安定した周
波数特性を得ることができるのである。

そして本発明では、個々のインダクタンス成分が無限に
小さくなったことから配線パターンを非常に短くするこ
とが可能となり、当該装置の小型化を可能としている。

〔実施例〕

第１図は本発明の一実施例における配線パターンを示す
説明図であり、第３図と同一のものは同一の符号で示し
ている。

本実施例においては、ＦＥＴとして通常の接合型ＦＥＴ
が用いられており、該ＦＥＴのソース電極４１、ゲート
電極４２、ドレイン電極４３は互いに平行に配置されて
いる。そしてソース電極４１は接地されており、ゲート
電極４２の一端には入力端子１が、他端には終端抵抗３
１が接続されている。またドレイン電極４３においては
、該入力端子１に近く位置する一端に終端抵抗３２が、
他端には出力端子２が接続されている。終端抵抗３１に
は、入力側にて構成される分布定数回路の特性インピー
ダンスと等しい値を有するものが用いられており、該回
路の整合をとっている。一方終端抵抗３２は、出力側に
て構成される分布定数回路の特性インピーダンスと等し
い値を有するものが用いられており、該回路の整合をと
っている。

第２図は、本実施例における配線パターンの等価分布定
数回路を示す説明図であり、第４図と同一のものは同一
の符号で示している。同図（ａ）は入力側に構成される
分布定数回路であり、同図（ｂ）は出力側に構成される
分布定数回路である。

本発明では、入力側回路（ａ）にはゲート・ソース間に
微小容量４ａが、出力側回路（ｂ）にはドレイン・ソー
ス間に微小容量４ｂが無限に発生する。そしてこれに伴
い、ゲート電極４２には微小インダクタンス５ａが、ド
レイン電極４３には微小インダクタンス５ｂが無限に発
生することになる０個々の容量成分及びインダクタンス
成分は無限に小さく、該個々のインダクタンス成分に相
当する電極の長さも無限に短（なる。

このため理論上各電極４１．４２．４３は長さを必要と
せず、本発明の広帯域増幅器は小型化することが可能と
なる。

また個々のインダクタンス成分に相当するコイルの長さ
が無限に短くなることから、入力信号が超高周波であっ
ても分布定数回路の特性インピーダンスは変動しない。

従って広い周波数帯域にわたって反射は発生せず、安定
した周波数特性を得ることができる。

本実施例においてインダクタンス成分は、ゲート、ドレ
イン各電極４２．４３の幅を調整することにより設定す
ることが可能である。そしてゲート容量４ａは、ゲート
電極４２０幅と、ゲート・ソース間の間隔を調整するこ
とにより設定することが可能である。またドレイン容量
４ｂは、同じくドレイン電極４３の幅と、ドレイン・ソ
ース間の間隔を調整することにより設定することが可能
である。これらインダクタンス成分５ａ、５ｂ、ゲート
、ドレイン各容量４ａ、４ｂを任意の値に設定すること
により、任意の特性インピーダンスを得ることができる
。

以上説明したように本実施例では、広い周波数帯域にわ
たって安定した周波数特性を得ることができるが、ＦＥ
Ｔが１つとなることにより出力は多少小さくなる。しか
しながら本実施例の広帯域増幅器を複数段並列に接続す
ることにより、多少回路面積は大きくなるが、より大き
な出力を得ることは可能である。そしてその回路面積も
、従来のように長いマイクロストリップ線路を設けるよ
りは、はるかに小型化することが可能である。

〔発明の効果〕

以上説明したように本発明は、配線パターンを非常に短
くすることができるという効果を奏する。

従って当該装置を小型化し、且つ安定した周波数特性を
有することが可能であることから、係わる半導体装置の
性能向上に寄与するところが大きい。

【図面の簡単な説明】

第１図は本発明の一実施例における配線パターンを示す
説明図、 第２図は本発明の一実施例における等価分布定数回路を
示す説明図、 第３図は従来の配線パターンを示す説明図、第４図は従
来の配線パターンにおける等価分布定数回路を示す説明
図、 第５図はＦＥＴを単に１つとした場合の配線パターンを
示す説明図、 第６図は、第５図に示す配線パターンにおける入出力等
価回路を示す説明図である。 図中、１９．。、入力端子、 ２、、、、出力端子、 ３１．３２８．終端抵抗、 ４１、、、　　ソース電極、 ４２、、、ゲート電極、 ４３、、、　　ドレイン電極、 ４ａ、４ｂ、、　コンデンサ、 ４ｃ、、、電流源、 ５１．５２９．マイクロストリップ線路、５ａ、５ｂ、
、コイル。 Ｐ：人弁理士　井　桁　貞　− １）ＸｔＪ方島手 （α） （ｂ） 第６図

Claims (1)

1. 【特許請求の範囲】 　ソース電極（４１）、ゲート電極（４２）、ドレイン
   電極（４３）が互いに平行に配置された、入力信号を増
   幅するための電界効果トランジスタと、 該ゲート電極（４２）の一端に接続された入力端子（１
   ）と、 該ゲート電極（４２）の他端に接続された終端抵抗（３
   １）と、 該ドレイン電極（４３）において、該入力端子（１）に
   近く位置する一端に接続された終端抵抗（３２）と、 該ドレイン電極（４３）の他端に接続された出力端子（
   ２）とを有し、 且つ該ゲート電極（４２）、該ドレイン電極（４３）か
   らなる各信号伝播線路は、それぞれ前記終端抵抗（３１
   ）、（３２）にて整合されていることを特徴とする半導
   体装置。