JPH04305736A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH04305736A JPH04305736A JP9486591A JP9486591A JPH04305736A JP H04305736 A JPH04305736 A JP H04305736A JP 9486591 A JP9486591 A JP 9486591A JP 9486591 A JP9486591 A JP 9486591A JP H04305736 A JPH04305736 A JP H04305736A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- instruction
- specific
- address
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメモリに格納される命令
コードを少なくすることができるマイクロプロセッサに
関する。
コードを少なくすることができるマイクロプロセッサに
関する。
【０００２】
【従来の技術】従来のマイクロプロセッサは命令フェッ
チサイクルにおいて、メモリよりリードした命令を命令
レジスタに設定し、命令エクスキューションサイクルで
実行していた。
チサイクルにおいて、メモリよりリードした命令を命令
レジスタに設定し、命令エクスキューションサイクルで
実行していた。
【０００３】
【発明が解決しようとする課題】この従来のマイクロプ
ロセッサはメモリ上に必ず命令コードを必要とするため
、分岐テーブルのように命令コードが同一で、オペラン
ドが異なるような命令を集めた部分も、他の命令を格納
するメモリと同一のビット幅を必要とし、１チップマイ
コンのようにソフトウェアを同一チップのメモリに格納
する場合に、格納可能なソフトウェアのステップ数の制
限がきびしくなるという問題点があった。
ロセッサはメモリ上に必ず命令コードを必要とするため
、分岐テーブルのように命令コードが同一で、オペラン
ドが異なるような命令を集めた部分も、他の命令を格納
するメモリと同一のビット幅を必要とし、１チップマイ
コンのようにソフトウェアを同一チップのメモリに格納
する場合に、格納可能なソフトウェアのステップ数の制
限がきびしくなるという問題点があった。
【０００４】
【課題を解決するための手段】本発明に係わるマイクロ
プロセッサは、命令のフェッチサイクルで命令の格納ア
ドレスが特定アドレスを示したとき、命令エクスキュー
ションサイクルで特定アドレスに対応する特定命令の実
効選択回路を備えている。
プロセッサは、命令のフェッチサイクルで命令の格納ア
ドレスが特定アドレスを示したとき、命令エクスキュー
ションサイクルで特定アドレスに対応する特定命令の実
効選択回路を備えている。
【０００５】
【作用】本発明は特定アドレス部分のメモリに格納する
命令については命令コードを不要にすることができる。
命令については命令コードを不要にすることができる。
【０００６】
【実施例】図１は本発明に係わるマイクロプロセッサの
一実施例を示すブロック図である。同図において、１は
実行すべき命令のメモリアドレスを示すプログラムカウ
ンタ、２はメモリ、３はこのメモリ２の出力をラッチす
る命令レジスタ、４はこの命令レジスタ３にラッチされ
た命令をデコードし制御信号５を出力する命令デコーダ
、６はプログラムカウンタ１の内容が予め決められた特
定アドレスを示すとき、この特定のメモリアドレスをデ
コードして予め決められている特定命令の制御を行う制
御信号７を出力する特定アドレスデコーダである。
一実施例を示すブロック図である。同図において、１は
実行すべき命令のメモリアドレスを示すプログラムカウ
ンタ、２はメモリ、３はこのメモリ２の出力をラッチす
る命令レジスタ、４はこの命令レジスタ３にラッチされ
た命令をデコードし制御信号５を出力する命令デコーダ
、６はプログラムカウンタ１の内容が予め決められた特
定アドレスを示すとき、この特定のメモリアドレスをデ
コードして予め決められている特定命令の制御を行う制
御信号７を出力する特定アドレスデコーダである。
【０００７】次に、上記構成によるマイクロプロセッサ
の動作について説明する。まず、プログラムカウンタ１
が動作し、プログラムカウンタ１の内容、すなわち実行
すべき命令のメモリアドレスにより、メモリ２の指定さ
れたアドレスの読み出しが行われる。そして、このメモ
リ２から読み出されたメモリ出力は命令レジスタ３にラ
ッチされる。この命令レジスタ３にラッチされた命令は
命令デコーダ４でデコードして制御信号５を出力するの
で、この制御信号９に従ってマイクロプロセッサの制御
が行われる。次に、プログラムカウンタ１の内容が予め
決められた内容、すなわち特定のメモリアドレスを示し
ているとき、特定アドレスデコーダ６はこの特定のメモ
リアドレスをデコードして制御信号７を出力する。した
がって、予め決められている対応する特定命令の制御を
行う。このように、メモリに格納されている命令コード
に依存することなく、特定アドレスのメモリの命令コー
ド部分を削除することができる。
の動作について説明する。まず、プログラムカウンタ１
が動作し、プログラムカウンタ１の内容、すなわち実行
すべき命令のメモリアドレスにより、メモリ２の指定さ
れたアドレスの読み出しが行われる。そして、このメモ
リ２から読み出されたメモリ出力は命令レジスタ３にラ
ッチされる。この命令レジスタ３にラッチされた命令は
命令デコーダ４でデコードして制御信号５を出力するの
で、この制御信号９に従ってマイクロプロセッサの制御
が行われる。次に、プログラムカウンタ１の内容が予め
決められた内容、すなわち特定のメモリアドレスを示し
ているとき、特定アドレスデコーダ６はこの特定のメモ
リアドレスをデコードして制御信号７を出力する。した
がって、予め決められている対応する特定命令の制御を
行う。このように、メモリに格納されている命令コード
に依存することなく、特定アドレスのメモリの命令コー
ド部分を削除することができる。
【０００８】
【発明の効果】以上詳細に説明したように、本発明に係
わるマイクロプロセッサによれば、命令の格納アドレス
が特定アドレスを示すとき、マイクロプロセッサ内部の
制御信号を別ルートで発生し、メモリに格納している命
令コードに依存する必要がなくなるため、特定アドレス
のメモリの命令コード部分を削除することができる効果
がある。
わるマイクロプロセッサによれば、命令の格納アドレス
が特定アドレスを示すとき、マイクロプロセッサ内部の
制御信号を別ルートで発生し、メモリに格納している命
令コードに依存する必要がなくなるため、特定アドレス
のメモリの命令コード部分を削除することができる効果
がある。
【図１】本発明に係わるマイクロプロセッサの一実施例
を示すブロック図である。
を示すブロック図である。
１ プログラムカウンタ
２ メモリ
３ 命令レジスタ
４ 命令デコーダ
５ 制御信号
６ 特定アドレスデコーダ
７ 制御信号
Claims (1)
- 【請求項１】 命令フェッチサイクルにおいて、命令
の格納アドレスが特定アドレスを示したとき、命令エク
スキューションサイクルで特定アドレスに対応する特定
命令を選択する回路を備えたことを特徴とするマイクロ
プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486591A JPH04305736A (ja) | 1991-04-02 | 1991-04-02 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9486591A JPH04305736A (ja) | 1991-04-02 | 1991-04-02 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04305736A true JPH04305736A (ja) | 1992-10-28 |
Family
ID=14121937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9486591A Pending JPH04305736A (ja) | 1991-04-02 | 1991-04-02 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04305736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697938B1 (en) | 1999-06-23 | 2004-02-24 | Denso Corporation | Microcomputer executing an ordinary branch instruction and a special branch instruction |
-
1991
- 1991-04-02 JP JP9486591A patent/JPH04305736A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697938B1 (en) | 1999-06-23 | 2004-02-24 | Denso Corporation | Microcomputer executing an ordinary branch instruction and a special branch instruction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03233630A (ja) | 情報処理装置 | |
| JPH04305736A (ja) | マイクロプロセッサ | |
| JPH0218729B2 (ja) | ||
| US20020144087A1 (en) | Architecture of method for fetching microprocessor's instructions | |
| JPH0527970A (ja) | 演算装置 | |
| JPS6027029A (ja) | デ−タ処理装置 | |
| JPS59191612A (ja) | シ−ケンスコントロ−ラの入出力指定方式 | |
| JPH05298088A (ja) | マイクロコンピュータ | |
| JP3511691B2 (ja) | 演算処理装置 | |
| JPH1020959A (ja) | 低消費電力マイクロプロセッサ | |
| JPH04370832A (ja) | プロセッサ回路 | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS6126693B2 (ja) | ||
| JPS61294548A (ja) | 機械命令実行装置 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JP3074790B2 (ja) | マイクロプロセッサ | |
| JPS6140605A (ja) | プログラマブルコントロ−ラ | |
| JPH0363725A (ja) | 情報処理装置 | |
| JP2003233495A (ja) | マイクロプロセッサ | |
| JPH05173835A (ja) | トレース回路 | |
| JPH04232536A (ja) | 診断制御システム | |
| JPS60168237A (ja) | 演算装置 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPH02137028A (ja) | 命令制御方式 |