JPH0363725A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0363725A JPH0363725A JP19924189A JP19924189A JPH0363725A JP H0363725 A JPH0363725 A JP H0363725A JP 19924189 A JP19924189 A JP 19924189A JP 19924189 A JP19924189 A JP 19924189A JP H0363725 A JPH0363725 A JP H0363725A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction length
- length
- storage means
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令を解読して命令を実行し所定の処理を行う
情報処理装置に関する。
情報処理装置に関する。
従来この種の情報処理装置は、命令解読に於いて、オペ
コード部分を先ず解読し、しかる後これに続くサブオペ
コード部分の長さを得て命令解読に必要な長さの命令コ
ードを得るようになっていた。
コード部分を先ず解読し、しかる後これに続くサブオペ
コード部分の長さを得て命令解読に必要な長さの命令コ
ードを得るようになっていた。
このように上述した従来の情報処理装置は、オペコード
部分を解読した後に命令実行に必要な後続の命令コード
を読み出す方式になっているので、命令コードを順次に
読み込んでいかなければ最終命令長がわからないので命
令解読に時間がかかるという欠点があった。
部分を解読した後に命令実行に必要な後続の命令コード
を読み出す方式になっているので、命令コードを順次に
読み込んでいかなければ最終命令長がわからないので命
令解読に時間がかかるという欠点があった。
本発明はこのような従来の欠点を改善したもので、その
目的は、命令解読に必要な時間を短縮することの可能な
情報処理装置を提供することにある。
目的は、命令解読に必要な時間を短縮することの可能な
情報処理装置を提供することにある。
本発明の情報処理装置は、命令を記憶する記憶手段と、
該記憶手段と同一のアドレスが与えられ、前記命令の命
令長を記憶する拡張記憶手段と、前記記憶手段より読み
出された命令を保持する命令保持手段と、前記拡張記憶
手段より読み出した命令長を保持する命令長保持手段と
、前記命令保持手段に保持された命令を解読する解読手
段と、該解読手段が解読した命令長と前記命令保持手段
に保持された命令長とを選択する選択手段と、該選択手
段の選択結果に基づいて前記記憶手段の読出し要求を制
御する、アクセス制御手段とを有している。
該記憶手段と同一のアドレスが与えられ、前記命令の命
令長を記憶する拡張記憶手段と、前記記憶手段より読み
出された命令を保持する命令保持手段と、前記拡張記憶
手段より読み出した命令長を保持する命令長保持手段と
、前記命令保持手段に保持された命令を解読する解読手
段と、該解読手段が解読した命令長と前記命令保持手段
に保持された命令長とを選択する選択手段と、該選択手
段の選択結果に基づいて前記記憶手段の読出し要求を制
御する、アクセス制御手段とを有している。
命令を記憶手段に記憶するときに、その命令長が拡張記
憶手段に同時に記憶される。拡張記憶手段から読出され
た命令長は、命令長保持手段に保持され、解読手段では
、保持されている命令長が例えば“０゛以外のときには
命令長がわかっていると判断し、命令長保持手段からの
命令長を選択する。これに対して命令長保持手段に保持
されている命令長が例えば“０”のときには、命令長が
わかっていないと判断し、解読手段で解読した命令長を
選択する。アクセス制御手段では、選択された命令長に
基づいて記憶手段の読出要求を制御する。
憶手段に同時に記憶される。拡張記憶手段から読出され
た命令長は、命令長保持手段に保持され、解読手段では
、保持されている命令長が例えば“０゛以外のときには
命令長がわかっていると判断し、命令長保持手段からの
命令長を選択する。これに対して命令長保持手段に保持
されている命令長が例えば“０”のときには、命令長が
わかっていないと判断し、解読手段で解読した命令長を
選択する。アクセス制御手段では、選択された命令長に
基づいて記憶手段の読出要求を制御する。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例のブロック図である。
本実施例の情報処理装置は、命令を記憶する主記憶回路
１と、該主記憶回路１より読み出した命令り、ｒ、、１
．、Ｌを保持する命令レジスタ３と、該命令レジスタ３
の内容を解読し情報処理装置内の制御信号を発生し、命
令の長さを解読する解読器４と、主記憶回路１と同一の
アドレスが与えられ、対応する命令の命令長が予め記憶
されている拡張記憶回路２と、該拡張記憶回路２より読
み出した命令長を保持する命令長レジスタ７と、該命令
長レジスタ７の内容が“ＯＩＩの時は上記解読器４より
解読した命令長を選択し、命令長レジスタ７の内容が“
°０″以外の時は、該命令長レジスタ７からの命令長を
選択するセレクタ回路５と、該セレクタ回路５の信号を
受けて主記憶回路ｌと拡張記憶回路２に命令取出しを指
示するアクセス制御回路６とから構成されている。
１と、該主記憶回路１より読み出した命令り、ｒ、、１
．、Ｌを保持する命令レジスタ３と、該命令レジスタ３
の内容を解読し情報処理装置内の制御信号を発生し、命
令の長さを解読する解読器４と、主記憶回路１と同一の
アドレスが与えられ、対応する命令の命令長が予め記憶
されている拡張記憶回路２と、該拡張記憶回路２より読
み出した命令長を保持する命令長レジスタ７と、該命令
長レジスタ７の内容が“ＯＩＩの時は上記解読器４より
解読した命令長を選択し、命令長レジスタ７の内容が“
°０″以外の時は、該命令長レジスタ７からの命令長を
選択するセレクタ回路５と、該セレクタ回路５の信号を
受けて主記憶回路ｌと拡張記憶回路２に命令取出しを指
示するアクセス制御回路６とから構成されている。
次にこのような構成の情報処理装置の動作を説明する。
第２図に示すように、主記憶回路１に、命令コードをロ
ードし、拡張記憶回路２に主記憶回路１のアドレスに対
応する命令コードの命令長を予めロードする。命令長は
、命令をアセンブルレコード化する時にソフト的に決定
され、命令コードを主記憶回路１にロードするのに合わ
せて、その命令長が拡張記憶回路２にロードされる。ア
センブル時に命令長が不明な時には命令長は“Ｏ”とし
て設定される。命令長の値は拡張記憶回路２の値をＥＸ
フィールドとし、第３図のように定義付けを行う。
ードし、拡張記憶回路２に主記憶回路１のアドレスに対
応する命令コードの命令長を予めロードする。命令長は
、命令をアセンブルレコード化する時にソフト的に決定
され、命令コードを主記憶回路１にロードするのに合わ
せて、その命令長が拡張記憶回路２にロードされる。ア
センブル時に命令長が不明な時には命令長は“Ｏ”とし
て設定される。命令長の値は拡張記憶回路２の値をＥＸ
フィールドとし、第３図のように定義付けを行う。
最初に命令長が不明な場合を説明する。命令長が不明の
ときには拡張記憶回路２の対応するアドレス位置には°
“０″が格納されており、命令長レジスタ７の値はＯ”
となっているセレクタ回路５でこの状態が判別されると
、命令の取り出しは第４図（ａ）乃至（Ｃ）に、示すよ
うにして行われる。すなわち、最初の命令要求で命令コ
ード部ＯＰを含む命令を取り出し命令レジスタ３に入れ
る（第４図（ａ）参照）。この状態を解読器４にて解読
し、さらに次のサブ命令コードのある部分ａを必要とす
る命令である事を解読し、セレクタ回路５を介しアクセ
ス制御回路６に１ワ一ド分のアクセス要求をする。部分
ａのサブオペコードを解読することによりさらに次の部
分すを必要とする命令であることが解読されると部分ａ
を要求したのと同様に部分すのワードのアクセス要求を
行い、命令コード部○Ｐ、サブオペコードの部分ａ、ｂ
の全てが命令レジスタ３に格納された後に命令実行を行
う。
ときには拡張記憶回路２の対応するアドレス位置には°
“０″が格納されており、命令長レジスタ７の値はＯ”
となっているセレクタ回路５でこの状態が判別されると
、命令の取り出しは第４図（ａ）乃至（Ｃ）に、示すよ
うにして行われる。すなわち、最初の命令要求で命令コ
ード部ＯＰを含む命令を取り出し命令レジスタ３に入れ
る（第４図（ａ）参照）。この状態を解読器４にて解読
し、さらに次のサブ命令コードのある部分ａを必要とす
る命令である事を解読し、セレクタ回路５を介しアクセ
ス制御回路６に１ワ一ド分のアクセス要求をする。部分
ａのサブオペコードを解読することによりさらに次の部
分すを必要とする命令であることが解読されると部分ａ
を要求したのと同様に部分すのワードのアクセス要求を
行い、命令コード部○Ｐ、サブオペコードの部分ａ、ｂ
の全てが命令レジスタ３に格納された後に命令実行を行
う。
次に命令長が予めわかっている場合について説明する。
命令長が例えば“３゛と予めわかっているときには、命
令コードの取り出しの時に命令コードのあるワードを第
５図（ａ）のように命令レジスタ３に入れ、これと同時
に拡張記憶回路２の命令長“３”を命令長レジスタ７に
入れる。命令長レジスタ７は内容がＯ”以外の時にその
命令で必要とする命令長をセレクタ回路５を介してアク
セス制御部６に送り、命令解読に必要なワード数を主記
憶回路１に要求する。これによって、第５図（ｂ）に示
すようにオペコード部ＯＰ１サブオペコードの部分ａ。
令コードの取り出しの時に命令コードのあるワードを第
５図（ａ）のように命令レジスタ３に入れ、これと同時
に拡張記憶回路２の命令長“３”を命令長レジスタ７に
入れる。命令長レジスタ７は内容がＯ”以外の時にその
命令で必要とする命令長をセレクタ回路５を介してアク
セス制御部６に送り、命令解読に必要なワード数を主記
憶回路１に要求する。これによって、第５図（ｂ）に示
すようにオペコード部ＯＰ１サブオペコードの部分ａ。
ｂが命令レジスタ３に取り込まれ、しかる後に命令の実
行が行われる。
行が行われる。
このように、本実施例では、命令長を出力する機能の無
いアセンブラで出力された命令コードであっても第４図
（ａ）乃至（Ｃ）に示した手順によって命令を解読しこ
れを実行することができるとともに、命令長を計算する
ことのできるアセンブラで出力された命令コードの場合
には、第５図（ａ）、 （ｂ）に示した手順によって命
令解読に要する時間を著しく短かくすることができる。
いアセンブラで出力された命令コードであっても第４図
（ａ）乃至（Ｃ）に示した手順によって命令を解読しこ
れを実行することができるとともに、命令長を計算する
ことのできるアセンブラで出力された命令コードの場合
には、第５図（ａ）、 （ｂ）に示した手順によって命
令解読に要する時間を著しく短かくすることができる。
以上に説明したように、本発明は、命令の解読に必要な
命令長を予め拡張記憶手段に記憶可能となっているので
、拡張記憶手段からの命令長が選択される場合には命令
解読に必要な時間を短縮できるという効果がある。
命令長を予め拡張記憶手段に記憶可能となっているので
、拡張記憶手段からの命令長が選択される場合には命令
解読に必要な時間を短縮できるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は主記
憶回路ｌと拡張記憶回路２とにロードされた命令の一例
を示す図、第３図は命令長レジスタの値の定義例を示す
図、第４図（ａ）乃至（Ｃ）は命令長レジスタで命令長
が指示されない時の命令レジスタの変化を示す図、第５
図（ａ）、 （ｂ）は命令長レジスタで命令長が指定さ
れた時の命令レジスタの内容を示す図である。 第１図において、 ■・・・主記憶回路、 ３・・・命令レジスタ、 ５・・・セレクタ回路、 ７・・・命令レジスタである。 ２・・・拡張記憶回路、 ４・・・解読器、 ６・・・アクセス制御部、
憶回路ｌと拡張記憶回路２とにロードされた命令の一例
を示す図、第３図は命令長レジスタの値の定義例を示す
図、第４図（ａ）乃至（Ｃ）は命令長レジスタで命令長
が指示されない時の命令レジスタの変化を示す図、第５
図（ａ）、 （ｂ）は命令長レジスタで命令長が指定さ
れた時の命令レジスタの内容を示す図である。 第１図において、 ■・・・主記憶回路、 ３・・・命令レジスタ、 ５・・・セレクタ回路、 ７・・・命令レジスタである。 ２・・・拡張記憶回路、 ４・・・解読器、 ６・・・アクセス制御部、
Claims (1)
- 命令を記憶する記憶手段と、該記憶手段と対応させて該
記憶手段と同一のアドレスが与えられ、前記命令の命令
長を記憶する拡張記憶手段と、前記記憶手段より読み出
された命令を保持する命令保持手段と、前記拡張記憶回
路より読み出した命令長を保持する命令長保持手段と、
前記命令保持手段に保持された命令を解読する解読手段
と、該解読手段が解読した命令長と前記命令長保持手段
に保持された命令長とを選択する選択手段と、該選択手
段の選択結果に基づいて前記記憶手段の読出要求を制御
するアクセス制御手段とを備えていることを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19924189A JPH0363725A (ja) | 1989-08-02 | 1989-08-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19924189A JPH0363725A (ja) | 1989-08-02 | 1989-08-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0363725A true JPH0363725A (ja) | 1991-03-19 |
Family
ID=16404512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19924189A Pending JPH0363725A (ja) | 1989-08-02 | 1989-08-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0363725A (ja) |
-
1989
- 1989-08-02 JP JP19924189A patent/JPH0363725A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146858B2 (ja) | ||
| JPH03233630A (ja) | 情報処理装置 | |
| US5142630A (en) | System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching | |
| JPH0363725A (ja) | 情報処理装置 | |
| JP2694948B2 (ja) | マイクロプログラム処理装置 | |
| US5463747A (en) | Microprogram data processor processing operand address calculation and instruction execution with common hardware | |
| JPH0218729B2 (ja) | ||
| JP3644892B2 (ja) | 複数組の命令組を実行するためのデータ処理装置 | |
| JPH05181671A (ja) | ソフトウェア命令のエミュレーション方式 | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPS63314644A (ja) | デ−タ処理装置 | |
| JPH04305736A (ja) | マイクロプロセッサ | |
| JPS60250438A (ja) | 情報処理装置 | |
| JP3074790B2 (ja) | マイクロプロセッサ | |
| JP2825315B2 (ja) | 情報処理装置 | |
| JPS62154036A (ja) | アドレス・トレ−ス回路 | |
| JPS60103450A (ja) | マイクロプログラム制御方式 | |
| JPS6232500B2 (ja) | ||
| JPH02136925A (ja) | データ処理装置 | |
| JPH0810429B2 (ja) | マイクロプログラム制御装置 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPH05334081A (ja) | パイプライン処理方式 | |
| JPH05197543A (ja) | 情報処理装置の命令デコード方式 | |
| JPH05307480A (ja) | マイクロプログラム制御装置 | |
| JPS5952348A (ja) | マイクロプログラム制御装置 |