JPS6027029A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6027029A JPS6027029A JP13640683A JP13640683A JPS6027029A JP S6027029 A JPS6027029 A JP S6027029A JP 13640683 A JP13640683 A JP 13640683A JP 13640683 A JP13640683 A JP 13640683A JP S6027029 A JPS6027029 A JP S6027029A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- code
- memory
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、モード切替命令を持ち、このモード切替命令
によって短い機械語命令長でもプロ／ラムを実行するこ
とができるデータ処理装置に関する。
によって短い機械語命令長でもプロ／ラムを実行するこ
とができるデータ処理装置に関する。
従来例の構成とその問題点
第１図に従来のデータ処理装置の機能ブロック図を示す
。１は機械語命令及びデータを記憶するメモリ、２は論
理演算や算術演算を行う演算手段、３はメモリ１のアド
レスを計算するアドレス計算手段である。４はメモリ１
から取出したＯＰココ一部を一時記憶する命令レジスタ
である。５は命令レジスタ４に一時記憶された○Ｐココ
一部をデコードし、メモリ１．演算手段２．−アドレス
計算手段３を制御する制御手段である。
。１は機械語命令及びデータを記憶するメモリ、２は論
理演算や算術演算を行う演算手段、３はメモリ１のアド
レスを計算するアドレス計算手段である。４はメモリ１
から取出したＯＰココ一部を一時記憶する命令レジスタ
である。５は命令レジスタ４に一時記憶された○Ｐココ
一部をデコードし、メモリ１．演算手段２．−アドレス
計算手段３を制御する制御手段である。
以上の様に構成された従来のデータ処理装置では、機械
語命令のＯＰコ〜ド部を制御手段でデコードするため、
ＯＰコード長が既に決定されておリ、この長官は、デー
タ処理装置の持つ機械語命令数に依存している。従って
データ処理装置で実行させるプログラム中にわずかな種
類の機械語命令しか使ってなくても、ＯＰコード長を短
かくすることはできない。例えば、１００種の命令セン
トを持ったデータ処理装置では、／ことえ、１５種の命
令しか使わないプログラムを実行させても、７ビツト以
上の（１００≦２７）のＱＰコード長が必要である。
語命令のＯＰコ〜ド部を制御手段でデコードするため、
ＯＰコード長が既に決定されておリ、この長官は、デー
タ処理装置の持つ機械語命令数に依存している。従って
データ処理装置で実行させるプログラム中にわずかな種
類の機械語命令しか使ってなくても、ＯＰコード長を短
かくすることはできない。例えば、１００種の命令セン
トを持ったデータ処理装置では、／ことえ、１５種の命
令しか使わないプログラムを実行させても、７ビツト以
上の（１００≦２７）のＱＰコード長が必要である。
実際のプログラムでは命令セットを１つ残らず使用する
ことは稀であり、プログラム毎に使われる機械語命令の
種類に応じて○Ｐココ−ド長を短くし、結果的にプログ
ラムが占めるメモリの大きさを小さくすることが望寸れ
てい／ζＯ 発明の目的 本発明は上記従来の欠点を除去し、実行Ｊ−るプログラ
ム中で団われる機械語命令の種類に応じて○Ｐコード長
を短くシ、プログラムか占有するメモリを少なくするこ
とができるデータ処理装置を提供することを目的とする
。
ことは稀であり、プログラム毎に使われる機械語命令の
種類に応じて○Ｐココ−ド長を短くし、結果的にプログ
ラムが占めるメモリの大きさを小さくすることが望寸れ
てい／ζＯ 発明の目的 本発明は上記従来の欠点を除去し、実行Ｊ−るプログラ
ム中で団われる機械語命令の種類に応じて○Ｐコード長
を短くシ、プログラムか占有するメモリを少なくするこ
とができるデータ処理装置を提供することを目的とする
。
発明の構成
本発明は、従来のデータ処理装置にモード切替命令で動
作が切替えられる命令取出し切替手段を設け、従来どお
りの命令取出しとデコードができるだけでなく、実行さ
れるプログラム中で使用される機械語命令の種類に応じ
てＯＰコード長を短くすることができるようにしたもの
である。
作が切替えられる命令取出し切替手段を設け、従来どお
りの命令取出しとデコードができるだけでなく、実行さ
れるプログラム中で使用される機械語命令の種類に応じ
てＯＰコード長を短くすることができるようにしたもの
である。
実施例の説明
以下に本発明の実施例について説明する。第２図は本発
明の一実施例によるデータ処理装置のブロック図で第１
図と対応する部分には同符号を付している。異なるのは
メモリ１から取出した○Ｐコード部をアドレス計算手段
３または１１ｉ１１１ 脚手段４へ送る命令取出し切替
手段６を設けた点である。
明の一実施例によるデータ処理装置のブロック図で第１
図と対応する部分には同符号を付している。異なるのは
メモリ１から取出した○Ｐコード部をアドレス計算手段
３または１１ｉ１１１ 脚手段４へ送る命令取出し切替
手段６を設けた点である。
本実ｊｔｆｘ ’ｆＶｌにおいて、○Ｐコード部が短か
くてもよい理由は、メモリ１内に命令変換テーブルを持
っているからである。すなわちメモリ１から取出した、
機械語命令のＯＰココ一部を命令レジスタ４を経て直接
制御手段６でデコードするだけでなく、メモリ１から取
出したＯＰココ一部からメモリ１のアドレスをめ、この
アドレ、スが指す命令変換テーブル中の値を真のＯＰコ
コ一部として制御手段５でデコードすることもできるた
め、メモリ１内の命令変換デープルが参照１−ｉＪ能に
なる０次にこの実施例の動作を、ｊｕｍｐ命令をり１］
にとって説明する。
くてもよい理由は、メモリ１内に命令変換テーブルを持
っているからである。すなわちメモリ１から取出した、
機械語命令のＯＰココ一部を命令レジスタ４を経て直接
制御手段６でデコードするだけでなく、メモリ１から取
出したＯＰココ一部からメモリ１のアドレスをめ、この
アドレ、スが指す命令変換テーブル中の値を真のＯＰコ
コ一部として制御手段５でデコードすることもできるた
め、メモリ１内の命令変換デープルが参照１−ｉＪ能に
なる０次にこの実施例の動作を、ｊｕｍｐ命令をり１］
にとって説明する。
今、１ワ一ド１６ビノト単位でメモリ１を参照し、１０
０個の命令上ノドを持つデータ処理装置を考える。従っ
て最大ＯＰコード長は７ビツト（１０Ｑ≦２７）必要で
ある。ここでｊｕｍｌ） ６．７令は次の形式％式％ １ ｊｕｍｐ アドレス偏位 ２ ｉｕｍｐｌ−アドレス偏位 向えば、 ３ ｊｕｍｐ −１２０ ４ｊｕｍｐｔ＋２００ は谷々、現在ｊｕｍｐアドレスから、１２０ワード前、
あるいは２００７−ド先ヘジヤノプせよ、という意味で
ある。ｊｕｍｐ 、ｊｕｍｐｔの命令語形式は、各々第
３図および第４図で与えられるとすれば、上記３，４の
命令は具体的には第６図４７図の形式で与えられる（た
だし、ｊｕｔｎｐのＯＰコードをＯｘ ２ ｆ 、 ｊ
ｕｍｐｔのＯＰコードを０ｘ３０としている）。−１
２０ば８ビットで表現７）ｆ能なので、第６図の１ワー
ド命令で実行できるが＋２００は９呼゛ノド必要なので
、第７図の２ワード命令が必要になる０ しかし、以下の様にすれば、４の命令でも１ワード砧令
とすることができる。まずメモリ１内に第９図で示す様
な命令変換テーブルを作る。次に第６図の様な命令語形
式を考７え、第９図のｆｐからの偏位をＯＰココ一部に
裾いてその偏位アドレスの内容を真のｏｐコードとして
制御手段４へ送れば４の命令も図８の様に１ワード命令
で実行可能である。
０個の命令上ノドを持つデータ処理装置を考える。従っ
て最大ＯＰコード長は７ビツト（１０Ｑ≦２７）必要で
ある。ここでｊｕｍｌ） ６．７令は次の形式％式％ １ ｊｕｍｐ アドレス偏位 ２ ｉｕｍｐｌ−アドレス偏位 向えば、 ３ ｊｕｍｐ −１２０ ４ｊｕｍｐｔ＋２００ は谷々、現在ｊｕｍｐアドレスから、１２０ワード前、
あるいは２００７−ド先ヘジヤノプせよ、という意味で
ある。ｊｕｍｐ 、ｊｕｍｐｔの命令語形式は、各々第
３図および第４図で与えられるとすれば、上記３，４の
命令は具体的には第６図４７図の形式で与えられる（た
だし、ｊｕｔｎｐのＯＰコードをＯｘ ２ ｆ 、 ｊ
ｕｍｐｔのＯＰコードを０ｘ３０としている）。−１
２０ば８ビットで表現７）ｆ能なので、第６図の１ワー
ド命令で実行できるが＋２００は９呼゛ノド必要なので
、第７図の２ワード命令が必要になる０ しかし、以下の様にすれば、４の命令でも１ワード砧令
とすることができる。まずメモリ１内に第９図で示す様
な命令変換テーブルを作る。次に第６図の様な命令語形
式を考７え、第９図のｆｐからの偏位をＯＰココ一部に
裾いてその偏位アドレスの内容を真のｏｐコードとして
制御手段４へ送れば４の命令も図８の様に１ワード命令
で実行可能である。
このＯＰコート゛の流れを変えるのがモード切替命令と
命令取出し切替手段６である。
命令取出し切替手段６である。
まずモード切替命令は（モード１）であるか（モード２
）であるかの情報を持つ。（モード１）の状態になって
おれば、メモリ１から取出したＯＰコード部は、命令取
出し切替手段６を経て命令レジスタ４に一時記憶され制
御手段６でデコードされる。壕だ（モード２）の状態に
なっておれば、メモリ１から取出した。Ｐコード部は、
命令取出し切替手段６を経てアドレス計算手段３へ送ら
れる。アドレス計算手段３ではこの値を基にメモリ１中
の命令変換テーブルのアドレスをめる。第８図と第９図
の例ではレジスタｆＰとＯＰココ一部の値を加算する。
）であるかの情報を持つ。（モード１）の状態になって
おれば、メモリ１から取出したＯＰコード部は、命令取
出し切替手段６を経て命令レジスタ４に一時記憶され制
御手段６でデコードされる。壕だ（モード２）の状態に
なっておれば、メモリ１から取出した。Ｐコード部は、
命令取出し切替手段６を経てアドレス計算手段３へ送ら
れる。アドレス計算手段３ではこの値を基にメモリ１中
の命令変換テーブルのアドレスをめる。第８図と第９図
の例ではレジスタｆＰとＯＰココ一部の値を加算する。
その後、このアドレス先の内容（第９図の場合ｏｘ２ｆ
・・・・・・ｊｕｍｐ ）をメモリ１から取り出し、再
び命令取出し手段６？ｆ：経て命令レジスタ４に一時記
憶される。そしで制御手段６でデコードされる。つまり
、命令取出し切替手段６は、モード切替命令によって、
ＯＰココ一部を命令レジスタ４へ送ったシアドレスｄ１
算手段へ送ったりするわけである。
・・・・・・ｊｕｍｐ ）をメモリ１から取り出し、再
び命令取出し手段６？ｆ：経て命令レジスタ４に一時記
憶される。そしで制御手段６でデコードされる。つまり
、命令取出し切替手段６は、モード切替命令によって、
ＯＰココ一部を命令レジスタ４へ送ったシアドレスｄ１
算手段へ送ったりするわけである。
上述の例では第９図のｆＰの値をレジスタに一時記１意
させるとしたが、メモリ１に記１．核させてもよいこと
は趙う′までもない。また命令取出し切替手段６からア
ドレス計算手段３へ送られるＯＰコード長はあらかじめ
決めておいてもよいし、モード切替時に与えてもよい。
させるとしたが、メモリ１に記１．核させてもよいこと
は趙う′までもない。また命令取出し切替手段６からア
ドレス計算手段３へ送られるＯＰコード長はあらかじめ
決めておいてもよいし、モード切替時に与えてもよい。
次に、上述の機能を持った命令取出し切替手段６の一実
施例を示す。第１ｏ図はこの命令取出し切替手段６を中
心に本発明の一実施例を示したものである。６１はメモ
リ１からＯＰココ一部を一時記憶するＱバッファで、ア
ドレス計算手段３へＯＰココ一部を送る。６２は、モー
ドを記憶しておくフラグであり、モード切替命令によっ
てＯＮ。
施例を示す。第１ｏ図はこの命令取出し切替手段６を中
心に本発明の一実施例を示したものである。６１はメモ
リ１からＯＰココ一部を一時記憶するＱバッファで、ア
ドレス計算手段３へＯＰココ一部を送る。６２は、モー
ドを記憶しておくフラグであり、モード切替命令によっ
てＯＮ。
ＯＦＦが切替えられる。６３はフラグ６２がＯＮの時、
待ち信号を発生し見かけ上の７エツチサイクルを長くす
る７リノプフロノブである。
待ち信号を発生し見かけ上の７エツチサイクルを長くす
る７リノプフロノブである。
以上の様に構成された本実施クリのデータ処理装置につ
いて、以下その動作を説明する。
いて、以下その動作を説明する。
まずフラグ６２がＯＦＦ状態の時は信号■もＯＦＦなの
で、Ｑラッテ信号のはＯＦＦ状態である。一方、ＩＲラ
ッチ信号■はラッチタイミング信号■と同じになる。つ
寸り、フラグ６２がＯＦＦ状態の時は、従来のデータ処
理装置と同じ動作をする。
で、Ｑラッテ信号のはＯＦＦ状態である。一方、ＩＲラ
ッチ信号■はラッチタイミング信号■と同じになる。つ
寸り、フラグ６２がＯＦＦ状態の時は、従来のデータ処
理装置と同じ動作をする。
次に７ラグ６２がＯＮ状態の時は、ＩＲフェッチ信号■
と信号■が同じになるのて、ＩＲラッチ信号■はＯＦＦ
状態となる。一方、Ｑラッテ信号のはラッチタイミング
信号■と同じになる。つまり、フラグ６２がＯＮになり
、ＩＲフェッチ信号■がＯＮになると、メモリ１０ＯＰ
コード部は命令レジスタ４１からｉｌｉ制御手段４へ送
られず、アドレス言１算手段３へ送られる。ここで計算
されたアドレス先のＯＰココ一部は再び命令レジスタ４
とＱノ（ノファ６１に一時記憶される。この時にはＩＲ
フェッチ信号■はＯＦＦになっているので、次にラッチ
タイミング信号■がＯＮになればＩＲラッテ信号■もＯ
Ｎとなり、命令レジスタ４に一時記憶されたＯＰココ一
部が制御手段６へ送られる。以上よりＯＰココ一部の流
れを丑とめると、（モード１）フラグ６２がＯＦＦの時 メモリ１→命令レジスタ４−制御十段５（モード１１）
フラグ６２がＯＮの時 メモリ１−０バツフア６１−アドレス制算手段３−メモ
リ１−命令レジスタ４−開側ｊ手段５となる。これは、
プログラムから兄れば以下に対応する。
と信号■が同じになるのて、ＩＲラッチ信号■はＯＦＦ
状態となる。一方、Ｑラッテ信号のはラッチタイミング
信号■と同じになる。つまり、フラグ６２がＯＮになり
、ＩＲフェッチ信号■がＯＮになると、メモリ１０ＯＰ
コード部は命令レジスタ４１からｉｌｉ制御手段４へ送
られず、アドレス言１算手段３へ送られる。ここで計算
されたアドレス先のＯＰココ一部は再び命令レジスタ４
とＱノ（ノファ６１に一時記憶される。この時にはＩＲ
フェッチ信号■はＯＦＦになっているので、次にラッチ
タイミング信号■がＯＮになればＩＲラッテ信号■もＯ
Ｎとなり、命令レジスタ４に一時記憶されたＯＰココ一
部が制御手段６へ送られる。以上よりＯＰココ一部の流
れを丑とめると、（モード１）フラグ６２がＯＦＦの時 メモリ１→命令レジスタ４−制御十段５（モード１１）
フラグ６２がＯＮの時 メモリ１−０バツフア６１−アドレス制算手段３−メモ
リ１−命令レジスタ４−開側ｊ手段５となる。これは、
プログラムから兄れば以下に対応する。
（モード１）モード切替命令がＯＮ
メモリ１中のＯＰココ一部を直接デコードする。
・（モード１１）モード切替命令がＱＦＦメモ・す１か
ら取出した○Ｐコード部をアドレス計算手段３へ送り、
ここで新たなアドレスをめる。この新たなアドレス先の
内容をメモリ１から取り出し、このデータを真のｏＰコ
ードとみなしてデコードする。
ら取出した○Ｐコード部をアドレス計算手段３へ送り、
ここで新たなアドレスをめる。この新たなアドレス先の
内容をメモリ１から取り出し、このデータを真のｏＰコ
ードとみなしてデコードする。
以上の本実施例では、命令取出し切替手段を設けること
により、従来２ワード必要であったｊｕｍｐｔ 命令の
機能が１ワードのｊｕｍｐ命令で実行できる様になった
。
により、従来２ワード必要であったｊｕｍｐｔ 命令の
機能が１ワードのｊｕｍｐ命令で実行できる様になった
。
発明の効果
上記実施例より明らかなように本発明によるデータ処理
装置は、命令取出し切替手段を設けるこ −とにより、
よシ少ないプログラム量で実行するととができる。また
、モード切替命令を持つことによシ実行速度を憂先する
プログラムに対してもプログラムの占有メモリ量を優先
するプログラムに対しても適用可能である。
装置は、命令取出し切替手段を設けるこ −とにより、
よシ少ないプログラム量で実行するととができる。また
、モード切替命令を持つことによシ実行速度を憂先する
プログラムに対してもプログラムの占有メモリ量を優先
するプログラムに対しても適用可能である。
第１図は、従来のデータ処理装置のブロック図、第２図
は、本発明の一実施例によるデータ処理装置のブロック
図、第３図は、ｊｕｍｐ命令の命令語形式図、第４図は
ｊｕｍｐｔ 命令の命令語形式図、第６図はモード切替
命令がＯＮになった時のｊｕｍｐ命令の命令語形式図、
第６図〜第８図はそれぞれ第５図に示した命令語の具体
例の形式図、第９図は、第８図のｊｕｍｐ命令が実行さ
れる時の、間接参照アドレス先の内容を示した図、第１
０図は本発明のより具体的な実施例のブロック図、第１
１図は、その信号のタイミング図である。 １・・・・・・メモリ、２・・・・・・演算手段、３・
・・・・・アドレス計算手段、４・・・・・・時令レジ
スタ、５・・・・・・側脚手段、６・・・・・・命令取
出し切替手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ 第３図 ＠４図 第５図 第６図 第７図 第８図
は、本発明の一実施例によるデータ処理装置のブロック
図、第３図は、ｊｕｍｐ命令の命令語形式図、第４図は
ｊｕｍｐｔ 命令の命令語形式図、第６図はモード切替
命令がＯＮになった時のｊｕｍｐ命令の命令語形式図、
第６図〜第８図はそれぞれ第５図に示した命令語の具体
例の形式図、第９図は、第８図のｊｕｍｐ命令が実行さ
れる時の、間接参照アドレス先の内容を示した図、第１
０図は本発明のより具体的な実施例のブロック図、第１
１図は、その信号のタイミング図である。 １・・・・・・メモリ、２・・・・・・演算手段、３・
・・・・・アドレス計算手段、４・・・・・・時令レジ
スタ、５・・・・・・側脚手段、６・・・・・・命令取
出し切替手段。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １ 第３図 ＠４図 第５図 第６図 第７図 第８図
Claims (1)
- ＯＰココ一部とオペランド部から成る機械語命令を持ち
、機械語命令及びデータ：！Ｌ−記１，６、するメモリ
と、前記メモリから読み出された機織語命令のうちｏＰ
コード部を一時記憶する命令レジスタと、論理演算や算
術演算を行う演碧手段と、ＡｆＪ記メ子メモリドレスを
計算するアドレス計算手段と、前記命令レジスタに一時
記憶されたＯＰココ一部をデコードし装置全体を制御す
る制御手段と、モード切替命令によって前記メモリから
読み出された０Ｐ＝Ｉ−ド部を前記命令レジスタに一時
記憶させた後前記制御卸手段でデコードするモードと、
前記メモリから読み出されたＯＰココ一部をｒＩｉＪ記
アドレアドレス計算手段、ここでめられた前記メモリの
アドレス先からデータを読み出して前記命令レジスタに
一時記憶させた後前記ｉ１＋＋１１ｉｆｆ１手段でデコ
ードするモードとを切り替える命令取出し切替手段とを
設けたことを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640683A JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13640683A JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027029A true JPS6027029A (ja) | 1985-02-12 |
| JPS6325373B2 JPS6325373B2 (ja) | 1988-05-25 |
Family
ID=15174414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13640683A Granted JPS6027029A (ja) | 1983-07-25 | 1983-07-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027029A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130758A (en) * | 1988-04-05 | 1992-07-14 | Canon Kabushiki Kaisha | Image forming apparatus with means for separating the recording material from a carrying means |
| EP1038787A1 (en) | 1999-03-23 | 2000-09-27 | Je Long International Co., Ltd. | Easy-to-open recyclable envelope |
| WO2014163168A1 (ja) * | 2013-03-30 | 2014-10-09 | 日本電気株式会社 | アプリケーション特化仮想マシン生成システム、装置、方法およびプログラム |
-
1983
- 1983-07-25 JP JP13640683A patent/JPS6027029A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130758A (en) * | 1988-04-05 | 1992-07-14 | Canon Kabushiki Kaisha | Image forming apparatus with means for separating the recording material from a carrying means |
| EP1038787A1 (en) | 1999-03-23 | 2000-09-27 | Je Long International Co., Ltd. | Easy-to-open recyclable envelope |
| WO2014163168A1 (ja) * | 2013-03-30 | 2014-10-09 | 日本電気株式会社 | アプリケーション特化仮想マシン生成システム、装置、方法およびプログラム |
| JPWO2014163168A1 (ja) * | 2013-03-30 | 2017-02-16 | 日本電気株式会社 | アプリケーション特化仮想マシン生成システム、装置、方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6325373B2 (ja) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05204709A (ja) | プロセッサ | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS6027029A (ja) | デ−タ処理装置 | |
| JP2559868B2 (ja) | 情報処理装置 | |
| EP0336091A2 (en) | Pipeline type microprocessor | |
| KR880000817B1 (ko) | 데이터 처리장치 및 그 방법 | |
| JPH01291327A (ja) | 処理モード先取り制御方式 | |
| JP2679603B2 (ja) | マイクロコンピュータ | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS61100836A (ja) | 移動命令論理比較命令処理方式 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS6149695B2 (ja) | ||
| JPS61221829A (ja) | 命令読み出し回路 | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPH07152541A (ja) | システム無中断プログラム切替え方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH04153741A (ja) | 被デバッグプログラムのデバッグにおける逆方向実行方式 | |
| JPH09326707A (ja) | 可変長符号復号化演算処理装置 | |
| JPH0744382A (ja) | サブルーチン処理における移行・復帰手続を高速化したディジタルシグナルプロセッサ | |
| JPH02236727A (ja) | 情報処理装置 | |
| JPH065528B2 (ja) | 情報処理システム | |
| JPS621066A (ja) | 情報処理装置 | |
| JPH04236628A (ja) | マイクロプロセッサ | |
| JPH0752402B2 (ja) | データ処理装置 |