JPH01291327A - 処理モード先取り制御方式 - Google Patents
処理モード先取り制御方式Info
- Publication number
- JPH01291327A JPH01291327A JP12138488A JP12138488A JPH01291327A JP H01291327 A JPH01291327 A JP H01291327A JP 12138488 A JP12138488 A JP 12138488A JP 12138488 A JP12138488 A JP 12138488A JP H01291327 A JPH01291327 A JP H01291327A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- processing mode
- prefetch
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は命令の先行制御機能を備えた情報処理装置に係
り、特にその処理モードの先取り制御方式に関する。
り、特にその処理モードの先取り制御方式に関する。
一般に、情報処理装置には各種の処理モードが定義され
ていて、これらの処理モード情報は情報処理装置内のプ
ログラムステータス飴（ＰＳＷ）等に格納され、情報処
理装置の動作を制御するための処理モードを示している
。これらの処理モードのうち、プログラムにおいて変更
が必要なものはソフトウェア命令によって設定すること
ができるようになっている。
ていて、これらの処理モード情報は情報処理装置内のプ
ログラムステータス飴（ＰＳＷ）等に格納され、情報処
理装置の動作を制御するための処理モードを示している
。これらの処理モードのうち、プログラムにおいて変更
が必要なものはソフトウェア命令によって設定すること
ができるようになっている。
こ＼では、処理モードとしてアドレスモードを対象とし
、処理モートを変更するソフトウェア命令としてモード
設定分岐命令（Ｂｒａｎｃｈ ａｎｄ ＳｅｔＭｏｄｅ
）を用いて説明する。
、処理モートを変更するソフトウェア命令としてモード
設定分岐命令（Ｂｒａｎｃｈ ａｎｄ ＳｅｔＭｏｄｅ
）を用いて説明する。
アドレスモードは命令およびオペランドのアドレスを２
４ビツトで扱うか、３１ビツトで扱うかを示している処
理モー１４である。モード設定分岐命令は、このアドレ
スモードを２４ビツトと３１ビツトに自由に遷移せしめ
る命令で、ＰＳＷのアドレスモードビットに新たなアド
レスモードを設定すると共に、この新たなアドレスモー
トでの無条件分岐によるプログラム処理を可能にするも
のである。
４ビツトで扱うか、３１ビツトで扱うかを示している処
理モー１４である。モード設定分岐命令は、このアドレ
スモードを２４ビツトと３１ビツトに自由に遷移せしめ
る命令で、ＰＳＷのアドレスモードビットに新たなアド
レスモードを設定すると共に、この新たなアドレスモー
トでの無条件分岐によるプログラム処理を可能にするも
のである。
第２図にモード設定分岐命令のフォーマットを示す。操
作部（ＯＰ Ｃ０ＤＥ）がモード設定分岐命令コードを
示していると、ます、現在のＰＳＷ中のアドレスモード
ビットの値を、第１オペランド（Ｒ１フィールド）で指
定される汎用レジスタのＯビット目に格納する。引続い
て、第２オペランド（Ｒ２フィールド）で指定される汎
用レジスタのＯビット目の値を新しいアドレスモードと
してＰＳＷのアドレスモードビットに設定すると共に、
同汎用レジスタの１〜３２ビツト目の値を用いて分岐ア
ドレスを生成し、命令カウンタにセットする。分岐アド
レスは新しいアドレスモードに従い次のように計算され
る。即ち、新しいアドレスモードが２４ビツトの時（こ
れは上記汎用レジスタのＯビット目の値が“０３１で示
される）は、Ｒ２フィールドで指定された上記汎用レジ
スタの８〜３１ビツト目の値に、上位７ビツトにゼロを
付加したものを分岐７１−レスとする。また、新しいア
ドレスモートが３１ビン１〜の時（これはＯビット目の
値か１”で示される）は、Ｒ２フィール１−で指定され
た汎用レジスタの１〜３１−ピント目の値をそのま＼分
岐ア１くレスとする。
作部（ＯＰ Ｃ０ＤＥ）がモード設定分岐命令コードを
示していると、ます、現在のＰＳＷ中のアドレスモード
ビットの値を、第１オペランド（Ｒ１フィールド）で指
定される汎用レジスタのＯビット目に格納する。引続い
て、第２オペランド（Ｒ２フィールド）で指定される汎
用レジスタのＯビット目の値を新しいアドレスモードと
してＰＳＷのアドレスモードビットに設定すると共に、
同汎用レジスタの１〜３２ビツト目の値を用いて分岐ア
ドレスを生成し、命令カウンタにセットする。分岐アド
レスは新しいアドレスモードに従い次のように計算され
る。即ち、新しいアドレスモードが２４ビツトの時（こ
れは上記汎用レジスタのＯビット目の値が“０３１で示
される）は、Ｒ２フィールドで指定された上記汎用レジ
スタの８〜３１ビツト目の値に、上位７ビツトにゼロを
付加したものを分岐７１−レスとする。また、新しいア
ドレスモートが３１ビン１〜の時（これはＯビット目の
値か１”で示される）は、Ｒ２フィール１−で指定され
た汎用レジスタの１〜３１−ピント目の値をそのま＼分
岐ア１くレスとする。
ところで、従来の命令先行制御機能を備えた情報処理装
置においては、上記のような処理モートを変更するソフ
トウェア命令を実行する際は、例えば特開昭６１．−２
１５３０号公報に記載のように、実行が完了し新しい処
理モー１〜が決定されるまで後続命令の先行制御を抑止
するか、あるいは該命令の実行により処理モードは変更
されないと仮定して後続命令を処理し、もし処理モー１
＜が変更された場合は処理モードを変更した命令の後続
命令より先行制御をやり直す方法を採用していた。
置においては、上記のような処理モートを変更するソフ
トウェア命令を実行する際は、例えば特開昭６１．−２
１５３０号公報に記載のように、実行が完了し新しい処
理モー１〜が決定されるまで後続命令の先行制御を抑止
するか、あるいは該命令の実行により処理モードは変更
されないと仮定して後続命令を処理し、もし処理モー１
＜が変更された場合は処理モードを変更した命令の後続
命令より先行制御をやり直す方法を採用していた。
上記従来技術は、いずれにしても処理モードを変更した
場合には、新しい処理モードが決定されるまで後続命令
の先行制御ができないため、情報処理装置の性能低下を
まねくという問題があった。
場合には、新しい処理モードが決定されるまで後続命令
の先行制御ができないため、情報処理装置の性能低下を
まねくという問題があった。
本発明の目的は、命令の先行制御機能を備えた情報処理
装置において、処理モードを変更する命令の後続命令の
処理の低下を防止する処理モード先取り制御方式を提供
することにある６〔課題を解決するための手段〕 本発明は、先読出し命令バッファに先読みされた命令を
解読する手段と、処理モードを変更する命令を解読した
時、該命令以降の命令を前記先読出し命令バッファより
消去すると共に、該命令のオペランドを用いて変更する
処理モードを先取りし、該先取りした処理モードにより
後続命令の先読出し処理を再開する手段とを有すること
を特徴とする。
装置において、処理モードを変更する命令の後続命令の
処理の低下を防止する処理モード先取り制御方式を提供
することにある６〔課題を解決するための手段〕 本発明は、先読出し命令バッファに先読みされた命令を
解読する手段と、処理モードを変更する命令を解読した
時、該命令以降の命令を前記先読出し命令バッファより
消去すると共に、該命令のオペランドを用いて変更する
処理モードを先取りし、該先取りした処理モードにより
後続命令の先読出し処理を再開する手段とを有すること
を特徴とする。
先読出し命令バッファに先読みされてスタックされた命
令は、−命令ずつ読出されて命令レジスタに設定される
。この先読出し命令バッファから読出される命令を解読
し、それが処理モードを変更する命令であると、先読出
し命令バッファにスタックされている命令をすべて消去
する。同時に、該処理モードを変更する命令のオペラン
ドを用いて、変更すべき処理モードを先取りし、該先取
りした処理モードにより後続命令の先読出しを再開する
。これにより、処理モードを変更する命令の処理の際、
後続命令の先行制御の低下を防止することができる。
令は、−命令ずつ読出されて命令レジスタに設定される
。この先読出し命令バッファから読出される命令を解読
し、それが処理モードを変更する命令であると、先読出
し命令バッファにスタックされている命令をすべて消去
する。同時に、該処理モードを変更する命令のオペラン
ドを用いて、変更すべき処理モードを先取りし、該先取
りした処理モードにより後続命令の先読出しを再開する
。これにより、処理モードを変更する命令の処理の際、
後続命令の先行制御の低下を防止することができる。
以下、本発明の一実施例について図面により説明する。
第１図は本発明の一実施例のブロック図で、先行制御部
とその周辺部を示したものである。本実施例では、処理
モードとしてアドレスモードを対象とし、処理モードを
変更するソフトウェア命令としてモード設定分岐命令を
用いて説明する。
とその周辺部を示したものである。本実施例では、処理
モードとしてアドレスモードを対象とし、処理モードを
変更するソフトウェア命令としてモード設定分岐命令を
用いて説明する。
第２図で説明したように、モード設定分岐命令は、現在
のアドレスモードを第１オペランド（Ｒ１フィールド）
で示す汎用レジスタの０ビツト目に設定すると共に、第
２オペランド（Ｒ２フィールド）で示す汎用レジスタの
Ｏビット目を新しいアドレスモードに、また、１〜３１
ビツト目を分岐先アドレスに設定する命令である。分岐
先アドレスは新しいアドレスモードに従い、新しいアド
レスモードが２４ビツトアドレスモートの時は分岐先ア
ドレスの上位７ビツトが”Ｏ”、３１ビツトアドレスモ
ートの時はそのま＼設定される。
のアドレスモードを第１オペランド（Ｒ１フィールド）
で示す汎用レジスタの０ビツト目に設定すると共に、第
２オペランド（Ｒ２フィールド）で示す汎用レジスタの
Ｏビット目を新しいアドレスモードに、また、１〜３１
ビツト目を分岐先アドレスに設定する命令である。分岐
先アドレスは新しいアドレスモードに従い、新しいアド
レスモードが２４ビツトアドレスモートの時は分岐先ア
ドレスの上位７ビツトが”Ｏ”、３１ビツトアドレスモ
ートの時はそのま＼設定される。
第１図において、１は先行制御部であり、２は先読出し
命令バッファレジスタ、３は命令解読部、４は先読出し
命令バッファ制御部、５は先取り処理モードラッチ、６
は抑止回路、７は先取り命令カウンタ、８は先取り命令
レジスタを示す。９はＰＳＷ中の現処理モードラッチ、
１０は現命令カウンタ、１１は現命令レジスタ、１２は
命令アドレスインクリメンタ、１３はオペランドアドレ
ス用インクリメンタ、１４はオペランドアドレスレジス
タ、１５は抑止回路である。また、１６は主記憶装置、
１７は汎用レジスタ群である。
命令バッファレジスタ、３は命令解読部、４は先読出し
命令バッファ制御部、５は先取り処理モードラッチ、６
は抑止回路、７は先取り命令カウンタ、８は先取り命令
レジスタを示す。９はＰＳＷ中の現処理モードラッチ、
１０は現命令カウンタ、１１は現命令レジスタ、１２は
命令アドレスインクリメンタ、１３はオペランドアドレ
ス用インクリメンタ、１４はオペランドアドレスレジス
タ、１５は抑止回路である。また、１６は主記憶装置、
１７は汎用レジスタ群である。
主記憶装置１６から先読みされた命令は、先読出し命令
バッファレジスタ２にスタックされる。
バッファレジスタ２にスタックされる。
命令の先読みは命令カウンタ７を用いて行われるが、そ
のアドレス計算等の詳細構成は、第］−図では省略しで
ある。先読出し命令バッファ制御部４の制御下で、先読
出し命令バッファレジスタ２から１命令ずつ読出され、
命令解読部３で解読されると共に、先取り命令レジスタ
８、現命令レジスタ〕１と移動していく。
のアドレス計算等の詳細構成は、第］−図では省略しで
ある。先読出し命令バッファ制御部４の制御下で、先読
出し命令バッファレジスタ２から１命令ずつ読出され、
命令解読部３で解読されると共に、先取り命令レジスタ
８、現命令レジスタ〕１と移動していく。
今、命令解読部３によりモード設定分岐命令が解読され
たとする。この時、命令解読部３は先読出し命令バッフ
ァ制御部４にキャンセルを通知し、これを受けて先読出
し命令バッファ制御部４は先読出し命令バッファレジス
タ２に先取りされている全命令を消去する。同時に、汎
用レジスタ群１７より該モード設定分岐命令の第２オペ
ランド（Ｒ２フィールド）で示す汎用レジスタの内容を
読出す。該汎用レジスタのＯビット目は新しいアドレス
モードを示し、１〜３１ビツト目は分岐先ア１くレスを
示す。この新しいアドレスモードを、先行制御に用いる
為に先取り処理モードラッチ５に設定し、該処理モード
ラッチ５に設定した新しいアドレスモートに従って分岐
先アドレスを先取り命令カウンタ７に設定する。すなわ
ち、先取り処理モードラッチ５が“０”で２４ビツトア
ドレスモードを示す時は、抑止回路６により、該当汎用
レジスタの１〜３１ビツトで示す分岐先アドレスのうち
、上位７ビツトを○に抑止して先取り命令カウンタ７に
設定し、先取り処理モードラッチ５が“１″で３１ビツ
トアドレスモードの時は、該１〜３１ビツトの分岐先ア
ドレスをそのま＼先取り命令カウンタ７に設定する。そ
して、該先取り命令カウンタ７に設定した分岐先アドレ
スにより、主記憶装置１６からの後続命令の先取り制御
を再開する。
たとする。この時、命令解読部３は先読出し命令バッフ
ァ制御部４にキャンセルを通知し、これを受けて先読出
し命令バッファ制御部４は先読出し命令バッファレジス
タ２に先取りされている全命令を消去する。同時に、汎
用レジスタ群１７より該モード設定分岐命令の第２オペ
ランド（Ｒ２フィールド）で示す汎用レジスタの内容を
読出す。該汎用レジスタのＯビット目は新しいアドレス
モードを示し、１〜３１ビツト目は分岐先ア１くレスを
示す。この新しいアドレスモードを、先行制御に用いる
為に先取り処理モードラッチ５に設定し、該処理モード
ラッチ５に設定した新しいアドレスモートに従って分岐
先アドレスを先取り命令カウンタ７に設定する。すなわ
ち、先取り処理モードラッチ５が“０”で２４ビツトア
ドレスモードを示す時は、抑止回路６により、該当汎用
レジスタの１〜３１ビツトで示す分岐先アドレスのうち
、上位７ビツトを○に抑止して先取り命令カウンタ７に
設定し、先取り処理モードラッチ５が“１″で３１ビツ
トアドレスモードの時は、該１〜３１ビツトの分岐先ア
ドレスをそのま＼先取り命令カウンタ７に設定する。そ
して、該先取り命令カウンタ７に設定した分岐先アドレ
スにより、主記憶装置１６からの後続命令の先取り制御
を再開する。
一方、モード設定分岐命令は先取り命令レジスタ８を経
由して現命令レジスタ１１に格納され、該命令を実行す
る際、現処理モートラッチ９の値を読出し、該モード設
定分岐命令の第１オペランド（Ｒ１フィールド）で示す
汎用レジスタに格納する。該モード設定分岐命令の実行
完了時には、先取り処理モードラッチ５より現処理モー
ドラッチ９に新しいアドレスモードが移される。また、
先取り命令カウンタ７の分岐アドレスは現命令力ウンタ
１０に移される。これでアドレスモードの変更に伴う動
作が完了する。
由して現命令レジスタ１１に格納され、該命令を実行す
る際、現処理モートラッチ９の値を読出し、該モード設
定分岐命令の第１オペランド（Ｒ１フィールド）で示す
汎用レジスタに格納する。該モード設定分岐命令の実行
完了時には、先取り処理モードラッチ５より現処理モー
ドラッチ９に新しいアドレスモードが移される。また、
先取り命令カウンタ７の分岐アドレスは現命令力ウンタ
１０に移される。これでアドレスモードの変更に伴う動
作が完了する。
現命令レジスタ１１に命令が設定され、該命令の実行中
にオペランドアドレスレジスタ１４を更新する際、現処
理モードラッチ９が０″′で２４ビツトアドレスモード
を示す時は、抑止回路１５により、オペランドアドレス
用インクメンタ１３の３１ビツトアドレスのうち、上位
７ビツトが抑止されてオペランドアドレスレジスタ１４
に設定され、現処理モードラッチ９がｉｔ １ ｒ＋で
３１ビツトアドレスモードを示す時は、オペランドアド
レス用インクリメンタ１３の３１ビツトアドレスがその
ま＼オペランドアドレスレジスタ１４に設定される。現
命令カウンタ１０を命令アドレスインクリメンタ１２で
更新する際も、上記抑止制御が先取り処理モードラッチ
５、抑止回路６を用いて行われる以外は同様である。
にオペランドアドレスレジスタ１４を更新する際、現処
理モードラッチ９が０″′で２４ビツトアドレスモード
を示す時は、抑止回路１５により、オペランドアドレス
用インクメンタ１３の３１ビツトアドレスのうち、上位
７ビツトが抑止されてオペランドアドレスレジスタ１４
に設定され、現処理モードラッチ９がｉｔ １ ｒ＋で
３１ビツトアドレスモードを示す時は、オペランドアド
レス用インクリメンタ１３の３１ビツトアドレスがその
ま＼オペランドアドレスレジスタ１４に設定される。現
命令カウンタ１０を命令アドレスインクリメンタ１２で
更新する際も、上記抑止制御が先取り処理モードラッチ
５、抑止回路６を用いて行われる以外は同様である。
なお、処理モードの変更も分岐も行われない場合は、先
取り処理モードラッチ５に現処理モードラッチ９と同じ
アドレスモードが設定され、また、先読出し命令バッフ
ァレジスタ２の内容は消去しない為、後続命令の先行制
御が乱されることはない。
取り処理モードラッチ５に現処理モードラッチ９と同じ
アドレスモードが設定され、また、先読出し命令バッフ
ァレジスタ２の内容は消去しない為、後続命令の先行制
御が乱されることはない。
以上説明したように、本発明によれば、命令の先行制御
機能を備えた情報処理装置において、処理モードを設定
する命令を処理する際、処理モードの変更を先取りし、
該先取りした処理モードにより後続命令の先読出しを再
開することができるため、処理モードが変更される、変
更されないにか＼わりなく後続命令処理を高速化できる
効果がある。
機能を備えた情報処理装置において、処理モードを設定
する命令を処理する際、処理モードの変更を先取りし、
該先取りした処理モードにより後続命令の先読出しを再
開することができるため、処理モードが変更される、変
更されないにか＼わりなく後続命令処理を高速化できる
効果がある。
第１図は本発明の一実施例のブロック図、第２図は処理
モードを変更する命令の形式例を示す図である。 １・・・先行制御部、 ２・・・先読出し命令バッファレジスタ、３・・・命令
解読部、 ４・・・先読出し命令バッファ制御部、訃・・先取り処
理モードラッチ、 ６・・・抑止回路７・・・先取り命
令カウンタ、 ８・・先取り命令レジスタ、 ９・・現処理モードラッチ、 １０・・・現命令カウンタ、 １１・・・現命令レジスタ、 １２・・・命令アドレスインクリメンタ、１３・・オペ
ランドアドレス用インクリメンタ、１４・・・オペラン
ドアドレスレジスタ、１５・・・抑止回路、 １６・・
・主記憶装置、１７・汎用レジスタ群。
モードを変更する命令の形式例を示す図である。 １・・・先行制御部、 ２・・・先読出し命令バッファレジスタ、３・・・命令
解読部、 ４・・・先読出し命令バッファ制御部、訃・・先取り処
理モードラッチ、 ６・・・抑止回路７・・・先取り命
令カウンタ、 ８・・先取り命令レジスタ、 ９・・現処理モードラッチ、 １０・・・現命令カウンタ、 １１・・・現命令レジスタ、 １２・・・命令アドレスインクリメンタ、１３・・オペ
ランドアドレス用インクリメンタ、１４・・・オペラン
ドアドレスレジスタ、１５・・・抑止回路、 １６・・
・主記憶装置、１７・汎用レジスタ群。
Claims (1)
- （１）先読みした命令を格納する先読出し命令バッファ
を備え、命令の先行制御を行う情報処理装置において、 前記先読出し命令バッファに先読出しした命令を解読す
る手段と、 処理モードを変更する命令を解読した時、該命令以降の
命令を前記先読出し命令バッファより消去すると共に、
該命令のオペランドを用いて変更する処理モードを先取
りし、該先取りした処理モードにより後続命令の先読出
し処理を再開する手段とを有することを特徴とする処理
モード先取り制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12138488A JPH01291327A (ja) | 1988-05-18 | 1988-05-18 | 処理モード先取り制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12138488A JPH01291327A (ja) | 1988-05-18 | 1988-05-18 | 処理モード先取り制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291327A true JPH01291327A (ja) | 1989-11-22 |
Family
ID=14809872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12138488A Pending JPH01291327A (ja) | 1988-05-18 | 1988-05-18 | 処理モード先取り制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291327A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289868A (ja) * | 1992-02-21 | 1993-11-05 | Internatl Business Mach Corp <Ibm> | 複数のアドレス生成モードを有するｃｐｕの前記アドレス生成モードの切替方法、及び、前記ｃｐｕを備えたデータ処理システム |
| US6081886A (en) * | 1997-04-03 | 2000-06-27 | Nec Corporation | Holding mechanism for changing operation modes in a pipelined computer |
| JP2007041837A (ja) * | 2005-08-03 | 2007-02-15 | Nec Electronics Corp | 命令プリフェッチ装置及び命令プリフェッチ方法 |
| JP2007164354A (ja) * | 2005-12-12 | 2007-06-28 | Nec Corp | 情報処理装置およびその制御方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142742A (ja) * | 1983-12-29 | 1985-07-27 | Hitachi Ltd | デ−タ処理装置 |
-
1988
- 1988-05-18 JP JP12138488A patent/JPH01291327A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142742A (ja) * | 1983-12-29 | 1985-07-27 | Hitachi Ltd | デ−タ処理装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05289868A (ja) * | 1992-02-21 | 1993-11-05 | Internatl Business Mach Corp <Ibm> | 複数のアドレス生成モードを有するｃｐｕの前記アドレス生成モードの切替方法、及び、前記ｃｐｕを備えたデータ処理システム |
| US6081886A (en) * | 1997-04-03 | 2000-06-27 | Nec Corporation | Holding mechanism for changing operation modes in a pipelined computer |
| JP2007041837A (ja) * | 2005-08-03 | 2007-02-15 | Nec Electronics Corp | 命令プリフェッチ装置及び命令プリフェッチ方法 |
| JP2007164354A (ja) * | 2005-12-12 | 2007-06-28 | Nec Corp | 情報処理装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678183B2 (ja) | デジタルプロセッサ制御装置および実行時記憶割当ての方法 | |
| JP2603626B2 (ja) | データ処理装置 | |
| EP0423906A2 (en) | Method of and apparatus for nullifying an instruction | |
| JP3439033B2 (ja) | 割り込み制御装置及びプロセッサ | |
| EP0772819B1 (en) | Apparatus and method for efficiently determining addresses for misaligned data stored in memory | |
| US5146570A (en) | System executing branch-with-execute instruction resulting in next successive instruction being execute while specified target instruction is prefetched for following execution | |
| JPH056894B2 (ja) | ||
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPH01291327A (ja) | 処理モード先取り制御方式 | |
| JPH10124312A (ja) | 中央処理装置 | |
| JPH0877021A (ja) | 割込処理装置および方法 | |
| JPS6051947A (ja) | 仮想記憶計算機における命令先取方式 | |
| JPH08137690A (ja) | プログラム実行制御方法 | |
| JP3560482B2 (ja) | 命令制御装置 | |
| JPH0342723A (ja) | データ処理装置 | |
| JP2636566B2 (ja) | パイプライン制御方式 | |
| JP2511063B2 (ja) | パイプライン制御方式 | |
| JPH10283188A (ja) | プロセッサにおけるレジスタ保護方法 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPS6149695B2 (ja) | ||
| JPS6047618B2 (ja) | 情報処理装置 | |
| JPH07120282B2 (ja) | 分岐命令処理装置 | |
| JPH01271842A (ja) | 情報処理装置 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPS63303432A (ja) | 分岐ヒストリテーブル書込制御方式 |