JPH08137690A - プログラム実行制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 複数の処理モジュール間の制御移行を簡単か
つ高速に行うことができるようにする。 【構成】 メインプログラムＭのＰＵＳＨ命令によりサ
ブルーチンＡの先頭アドレス“ｉ”をスタックメモリ領
域Ｓに格納した後、ＣＡＬＬ命令によりスタックメモリ
領域Ｓに戻り先アドレス“ｍ＋２”を格納しサブルーチ
ンＢに制御を移す。サブルーチンＢの所定の処理Ｗの
後、サブルーチンＡに移る場合は、アドレス“ｋ＋５”
に分岐し、ＰＯＰ命令でスタックメモリ領域Ｓから不要
なメインプログラムＭの戻り先アドレス“ｍ＋２”を除
き、リターン命令でサブルーチンＡに移る。一方、メイ
ンプログラムＭに戻る場合は、アドレス“ｋ＋１”に分
岐し、ＰＯＰ命令でスタックメモリ領域Ｓの戻り先アド
レス“ｍ＋２”を一旦退避した上で、不要なサブルーチ
ンＡの先頭アドレス“ｉ”を除き、再び戻り先アドレス
“ｍ＋２”をスタックメモリ領域Ｓに格納する。そし
て、リターン命令でメインプログラムＭに戻る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の処理モジュール
を含むプログラムにおいてこれらの処理モジュールの実
行順序を制御するためのプログラム実行制御方法に係
り、特にスタック情報を用いて制御を行うプログラム実
行制御方法に関する。

【０００２】

【従来の技術】従来、スタック情報を格納するための先
入れ先出しメモリ（スタックメモリ）を備えたいわゆる
スタックマシンにおいて、あるプログラム（処理モジュ
ール）から他のプログラムに制御を移す場合には、例え
ばアセンブラ言語のＣＡＬＬ命令等が用いられる。この
ＣＡＬＬ命令では、戻り先のアドレス（通常はＣＡＬＬ
命令があるアドレスの次のアドレス）をスタックメモリ
に格納した上で、指定された処理モジュール（サブルー
チン）へ制御を移すと共に、サブルーチンでの処理が終
了すると、スタックメモリの戻り先アドレスを参照して
そのアドレスに戻るようになっている。

【０００３】

【発明が解決しようとする課題】したがって、従来、あ
るサブルーチン中でＣＡＬＬ命令等によってさらに下層
のサブルーチン（処理モジュール）に制御を移すような
いわゆる多重ネスティング（入れ子）構造でプログラミ
ングを行った場合、その下層のサブルーチンからメイン
プログラムに戻る場合には、逐次スタックメモリの内容
（スタック情報）を参照しつつ中間のネスティングレベ
ルのサブルーチン（処理モジュール）を経由しなければ
ならない。このため、特に、ネスティングレベルが深い
場合、その最下層からメインプログラムに戻る場合に
は、多くの中間サブルーチンを経なければならず、移行
経路が複雑化し高速処理が困難であった。

【０００４】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、任意のネスティングレベルの処理モ
ジュールから他の任意の処理モジュールへの制御移行を
簡単かつ高速に行うことができるプログラム実行制御方
法を提供することにある。

【０００５】

【課題を解決するための手段】請求項１記載のプログラ
ム実行制御方法は、ネスティング構造により結合された
複数の処理モジュールの各先頭アドレス等をスタック情
報として後入れ先出しメモリに格納しておき、このスタ
ック情報を用いて前記複数の処理モジュールからなるプ
ログラムの実行制御を行う方法であって、前記後入れ先
出しメモリに格納されたスタック情報のうち、現在実行
中の処理モジュールが属するネスティングレベルから制
御移行先である他の処理モジュールが属するネスティン
グレベルまでの各処理モジュールの先頭アドレスを削除
するステップと、前記後入れ先出しメモリに、前記制御
移行先である他の処理モジュールの先頭アドレスを格納
するステップとを含んでいる。

【０００６】請求項２記載のプログラム実行制御方法
は、ネスティング構造により結合された複数の処理モジ
ュールの各先頭アドレス等をスタック情報として後入れ
先出しメモリに格納しておき、このスタック情報を用い
て前記複数の処理モジュールからなるプログラムの実行
制御を行う方法であって、前記後入れ先出しメモリに、
予め制御移行可能性のある処理モジュールの先頭アドレ
スを格納するステップと、１の処理モジュールから他の
処理モジュールへの制御移行に際し、前記後入れ先出し
メモリに、前記他の処理モジュールからの戻り先アドレ
スを格納するステップと、前記他の処理モジュールの実
行結果に基づき、前記１の処理モジュールに戻るか、あ
るいは前記制御移行可能性のある処理モジュールに移る
かを判定するステップと、前記判定の結果、前記１の処
理モジュールに戻るときには、前記後入れ先出しメモリ
に格納されたスタック情報のうち、前記制御移行可能性
のある処理モジュールの先頭アドレスを削除するステッ
プと、前記判定の結果、前記制御移行可能性のある処理
モジュールに移るときには、前記後入れ先出しメモリに
格納されたスタック情報のうち、前記戻り先アドレスを
削除するステップとを含んでいる。

【０００７】請求項３記載のプログラム実行制御方法
は、請求項２記載のプログラム実行制御方法において、
前記制御移行可能性のある処理モジュールが複数存在
し、前記判定の結果、前記制御移行可能性のある処理モ
ジュールに制御を移行するとの判定が行われたときに
は、前記各ステップに加えて、さらに、前記複数の制御
移行可能性のある処理モジュールから、１つを選択する
選択ステップと、前記後入れ先出しメモリに格納された
スタック情報のうち、前記選択ステップで選択された処
理モジュール以外の前記制御移行可能性のある処理モジ
ュールの先頭アドレスを削除するステップとを含むよう
に構成したものである。

【０００８】

【作用】請求項１ないし請求項３記載のプログラム実行
制御方法では、後入れ先出しメモリに格納されたスタッ
ク情報のうち、制御を移行しようとする先の処理モジュ
ールの先頭アドレスが残って他の不要なスタック情報は
消去される。このため、その後に後入れ先出しメモリの
スタック情報を参照して行われるプログラム実行制御に
影響を与えることなく、目的の処理モジュールに制御を
移すことが可能となる。

【０００９】

【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。

【００１０】図１は本発明の一実施例に係るプログラム
実行制御方法を適用したマイクロコンピュータシステム
の要部構成を表すものである。このシステムは、中央処
理装置（以下、ＣＰＵという）１０およびメインメモリ
３０を備えている。ＣＰＵ１０は、各種のレジスタを含
むレジスタ部１１、各種の算術および論理演算を行う算
術論理演算部（以下、ＡＬＵという）１２、および逐次
実行すべき命令を解読し他の各部間のデータの授受を制
御するための制御信号１５を出力する命令デコーダ１４
を含んでいる。レジスタ部１１はＡＬＵ１２および命令
データ１４に接続されると共に、内部バス１３にも接続
されている。この内部バス１３には命令デコーダ１４も
接続されている。

【００１１】レジスタ部１１には、次に実行すべき命令
を格納するための命令レジスタ（ＩＲ）２１、次に実行
すべき命令（または現在実行中の命令）が格納されてい
るメインメモリアドレスを格納するためのプログラムカ
ウンタ（ＰＣ）２２、後述するスタックメモリの最上層
（先頭）アドレスを指し示すためのスタックポインタ
（ＳＰ）２３、並びに汎用のａレジスタ２４およびｂレ
ジスタ２５等が含まれている。

【００１２】また、このシステムには、実行すべきプロ
グラムや各種のデータを記憶するメインメモリ３０が備
えられ、ＣＰＵ１０のレジスタ部１１に接続されてい
る。

【００１３】図２は、図１のメインメモリ３０の記憶内
容の一例を表すものである。このメインメモリ３０に
は、アセンブラ言語で記述されたメインプログラムＭ、
サブルーチン（処理モジュール）Ａ、およびサブルーチ
ンＢが格納され（図２（Ａ））、さらにその一部はスタ
ックメモリ領域Ｓとして割当てられている（図２
（Ｂ））。サブルーチンＡは、一定の処理を行うための
もので、アドレス“ｉ”を先頭アドレスとしている。サ
ブルーチンＢは所定の処理Ｗ′を行うためのものであ
り、アドレス“ｊ”を先頭アドレスとしている。スタッ
クメモリ領域Ｓは、いわゆる後入れ先出し（ＬＩＦＯ）
方式でアクセスされるメモリ領域であり、後述するＰＵ
ＳＨ命令によってデータ格納、ＰＯＰ命令によってデー
タ取出が行われる。このスタックメモリ領域Ｓのスタッ
クの先頭アドレスは、スタックポインタ（ＳＰ）によっ
て指し示されるようになっている。図２の例では、スタ
ックポインタは当初アドレス“ｎ＋１”を指している
（すなわち、スタックポインタ２３（図１）の内容が
“ｎ＋１”になっている）ものとする。

【００１４】このプログラムは、メインプログラムＭか
らサブルーチンＢに制御を移し、さらにサブルーチンＢ
での処理結果に基づきメインプログラムＭに戻るかある
いは他のサブルーチンＡに制御を移す、という処理を内
容とするものである。以下、このプログラムの実行手順
を図３ないし図８を参照して説明する。なお、図３ない
し図８は、それぞれ各実行段階における各レジスタおよ
びスタックメモリ領域Ｓの内容を表している。

【００１５】まず、メインプログラムＭのアドレス“ｍ
−１”の命令を実行して、サブルーチンＡの先頭アドレ
ス“ｉ”をａレジスタ２４に格納したのち、次のアドレ
ス“ｍ”のＰＵＳＨ命令を実行する。これにより図３に
示すように、ａレジスタ２４の内容（“ｉ”）がスタッ
クメモリ領域Ｓのアドレス“ｎ”に格納され、スタック
ポインタ２３はアドレス“ｎ”を指す。なお、このと
き、プログラムカウンタ（ＰＣ）２２の内容はメインプ
ログラムＭの実行アドレス“ｍ”を示している。

【００１６】次に、アドレス“ｍ＋１”に格納されたＣ
ＡＬＬ命令を実行してサブルーチンＢを呼び出す。この
命令はサブルーチン呼出のための命令であり、その実行
に際してメインプログラムＭの戻り先アドレスの保持を
伴う。すなわち、この命令を実行することにより、図４
に示すように、その時点のプログラムカウンタ２２の内
容（“ｍ＋１”）に“１”を加算して得られる戻り先ア
ドレス“ｍ＋２”が、スタックメモリ領域Ｓのアドレス
“ｎ−１”に格納され、スタックポインタ２３がこのア
ドレス“ｎ−１”を指す。そして、その後プログラムカ
ウンタ２２に、制御移行先であるサブルーチンＢの先頭
アドレス“ｊ”がロードされる。

【００１７】制御がサブルーチンＢに移行すると、ま
ず、その先頭アドレス“ｊ”からアドレス“ｋ−１”ま
でに記述された所定の処理Ｗが実行される。

【００１８】次のアドレス“ｋ”には条件分岐命令（条
件付きＪＵＭＰ命令）が格納されており、処理Ｗの処理
結果に基づき、メインプログラムＭに戻るか、あるいは
サブルーチンＡに制御を移すかの判定を行う。この判定
の結果、メインプログラムＭに戻る場合には、プログラ
ムカウンタ２２に制御移行先アドレス“ｋ＋１”がロー
ドされてそのアドレス“ｋ＋１”に制御が移り、サブル
ーチンＡに移る場合には、プログラムカウンタ２２に制
御移行先アドレス“ｋ＋５”がロードされてそのアドレ
ス“ｋ＋５”に制御が移る。

【００１９】メインプログラムＭに戻る場合の処理手順
は、アドレス“ｋ＋１”〜“ｋ＋４”に記述されてい
る。アドレス“ｋ＋１”には、スタックメモリ領域Ｓか
らｂレジスタ２５にデータを取り出すためのＰＯＰ命令
が格納されており、これを実行することにより、図５に
示すように、スタックメモリ領域Ｓの先頭アドレス“ｎ
−１”からデータ“ｍ＋２”が取り出され、ｂレジスタ
２５に格納される。このとき、スタックポインタ２３は
アドレス“ｎ”を指す。

【００２０】次のアドレス“ｋ＋２”には、スタックメ
モリ領域Ｓからａレジスタ２４にデータを取り出すため
のＰＯＰ命令が格納されており、これを実行することに
より、図６に示すように、スタックメモリ領域Ｓの先頭
アドレス“ｎ”からデータ“ｉ”が取り出され、ａレジ
スタ２４に格納される。このとき、スタックポインタ２
３はアドレス“ｎ＋１”を指す。

【００２１】次のアドレス“ｋ＋３”には、ｂレジスタ
２５の内容をスタックメモリ領域Ｓに格納するためのＰ
ＵＳＨ命令が格納されており、これを実行することによ
り、図７に示すように、ｂレジスタ２５の内容（“ｍ＋
２”）がスタックメモリ領域Ｓのアドレス“ｎ”に格納
される。このとき、スタックポインタ２３はアドレス
“ｎ”を指す。

【００２２】次のアドレス“ｋ＋４”には、スタックメ
モリ領域Ｓのスタックポインタ２３が示すアドレスに格
納されたアドレスに戻るためのリターン命令ＲＥＴが格
納されている。この場合、スタックメモリ領域Ｓのスタ
ックポインタ２３が示すアドレス“ｎ”には“ｍ＋２”
が格納されており、このＲＥＴ命令を実行することによ
り、アドレス“ｍ＋２”、すなわちメインプログラムＭ
に戻ることとなる。

【００２３】以上の処理において、アドレス“ｋ＋１”
〜“ｋ＋３”のＰＯＰ命令およびＰＵＳＨ命令は、メイ
ンプログラムＭに戻ることになった結果不要となったサ
ブルーチンＡの先頭アドレス“ｉ”をスタックメモリ領
域Ｓから取り出して捨てるためのもので、この操作によ
り、スタックメモリ領域Ｓのアドレス“ｎ−１”に格納
されていたメインプログラムＭへの戻りアドレス“ｍ＋
２”（図４）は、スタックメモリ領域Ｓのアドレス
“ｎ”（図７）に移動される。このように、スタックメ
モリ領域Ｓの不要なデータを消去するのは、その不要デ
ータの存在によって後のプログラム実行制御等における
不具合（戻りアドレスの混乱等）が生じないようにする
ためである。

【００２４】一方、サブルーチンＡに移る場合の処理手
順は、アドレス“ｋ＋５”および“ｋ＋６”に記述され
ている。アドレス“ｋ＋５”には、スタックメモリ領域
Ｓからｂレジスタ２５にデータを取り出すためのＰＯＰ
命令が格納されている。この命令を実行する前のスタッ
クメモリ領域Ｓの状態は、図４に示したように、メイン
プログラムＭのアドレス“ｍ＋１”のＣＡＬＬ命令実行
後の状態になっている。したがって、このＰＯＰ命令の
実行により、図８に示すように、スタックメモリ領域Ｓ
の先頭アドレス“ｎ−１”からデータ“ｍ＋２”が取り
出され、ｂレジスタ２５に格納される。これにより、サ
ブルーチンＡに移ることになった結果不要となったメイ
ンプログラムＭの戻りアドレス“ｍ＋２”がスタックメ
モリ領域Ｓから消去され、スタックポインタ２３は、デ
ータ“ｉ”が格納されたアドレス“ｎ”を指す。

【００２５】次のアドレス“ｋ＋６”には、リターン命
令ＲＥＴが格納されている。この場合、スタックメモリ
領域Ｓのスタックポインタ２３が示すアドレス“ｎ”に
は“ｉ”が格納されており、このＲＥＴ命令を実行する
ことにより、制御がアドレス“ｉ”、すなわちサブルー
チンＡに戻ることとなる。

【００２６】このように、本実施例では、サブルーチン
Ｂから他のサブルーチンＡに制御を移す場合、スタック
メモリ領域Ｓの内容を操作することにより、メインプロ
グラムＭに一旦戻ることなく直接サブルーチンＡに制御
を移すことができる。しかも、スタックメモリ領域Ｓか
ら不要となったデータ（メインプログラムＭの戻り先ア
ドレス）を除去しているため、その後のプログラム実行
制御に不具合を生じることもない。

【００２７】次に、本発明の他の実施例を説明する。

【００２８】図９は、図１のメインメモリ３０の記憶内
容の他の例を表すものである。この図に示すように、メ
インメモリ３０は、アセンブラ言語で記述されたメイン
プログラムＭ′およびサブルーチンＣのほか、プログラ
ムテーブルＴを記憶し、さらに、スタックメモリ領域Ｓ
を保有している。

【００２９】サブルーチンＣは、所定の処理Ｗ′を行う
ためのものであり、アドレス“ｊ”を先頭アドレスとし
ている。プログラムテーブルＴは、別途用意されたリン
カプログラム（図示せず）を使用することによりメイン
メモリ３０の所定の領域（アドレス“ｔ”〜“ｔ＋
３”）に作成されたもので、図示しないサブルーチンプ
ログラム（Ｐｒｏｇ１〜Ｐｒｏｇ４）の各先頭アドレス
（ｐ１〜ｐ４）を格納している。スタックメモリ領域Ｓ
は、図２に示したものと同様のＬＩＦＯ方式でアクセス
される領域である。この例でも、スタックポインタは当
初アドレス“ｎ＋１”を指しているものとする。

【００３０】このプログラムは、メインプログラムＭか
らサブルーチンＣに制御を移し、さらに、サブルーチン
Ｃでの処理結果に基づきメインプログラムＭに戻るかあ
るいは他のサブルーチンプログラム（Ｐｒｏｇ１〜Ｐｒ
ｏｇ４）のいずれかに制御を移す、という処理を内容と
するものである。以下、このプログラムの実行手順を図
１０ないし図１８を参照して説明する。

【００３１】まず、メインプログラムＭのアドレス“ｍ
−１”の命令を実行して、プログラムテーブルＴの先頭
アドレスの内容（ｐ１）をａレジスタ２４に格納したの
ち、アドレス“ｍ”のＰＵＳＨ命令を実行する。なお、
図９で〔ｔ〕はアドレス“ｔ”に格納されたデータ内容
を示す。アドレス“ｍ”のＰＵＳＨ命令により、ａレジ
スタ２４の内容（“ｐ１”）がスタックメモリ領域Ｓの
アドレス“ｎ”に格納され、スタックポインタ２３はア
ドレス“ｎ”を指す。

【００３２】以下同様にして、アドレス“ｍ＋１”〜
“ｍ＋６”の命令を実行することにより、プログラムテ
ーブルＴの内容（ｐ２〜ｐ４）が、それぞれスタックメ
モリ領域Ｓのアドレス“ｎ−１”〜“ｎ−３”に格納さ
れる。図１０に示すように、この時点で、スタックポイ
ンタ２３はアドレス“ｎ−３”を指し、プログラムカウ
ンタ２２の内容は“ｍ＋６”となっている。

【００３３】次に、アドレス“ｍ＋７”に格納されたＣ
ＡＬＬ命令を実行してサブルーチンＣを呼び出す。これ
により、図１１に示すように、その時点のプログラムカ
ウンタ２２の内容（“ｍ＋７”）に“１”を加算して得
られる戻り先アドレス“ｍ＋８”が、スタックメモリ領
域Ｓのアドレス“ｎ−４”に格納されてスタックポイン
タ２３がこのアドレス“ｎ−４”を指す。そして、その
後プログラムカウンタ２２に、サブルーチンＣの先頭ア
ドレス“ｊ”がロードされる。

【００３４】制御がサブルーチンＣに移行すると、ま
ず、その先頭アドレス“ｊ”からアドレス“ｋ−１”ま
でに記述された所定の処理Ｗ′が実行される。そして、
次のアドレス“ｋ”の条件分岐命令によって、処理Ｗ′
の処理結果に基づき、メインプログラムＭに戻るか、あ
るいはサブルーチンプログラム（Ｐｒｏｇ１〜Ｐｒｏｇ
４）のいずれかに制御を移すかの判定を行う。この判定
の結果、メインプログラムＭに戻る場合には、プログラ
ムカウンタ２２に制御移行先アドレス“ｋ＋１”がロー
ドされてそのアドレス“ｋ＋１”に制御が移り、サブル
ーチンプログラム（Ｐｒｏｇ１〜Ｐｒｏｇ４）のいずれ
かに移る場合には、プログラムカウンタ２２に制御移行
先アドレス“ｋ＋８”がロードされ、そのアドレス“ｋ
＋８”に制御が移る。

【００３５】メインプログラムＭに戻る場合の処理手順
は、アドレス“ｋ＋１”〜“ｋ＋７”に記述されてい
る。アドレス“ｋ＋１”には、スタックメモリ領域Ｓか
らｂレジスタ２５にデータを取り出すためのＰＯＰ命令
が格納されており、これを実行することにより、図１２
に示すように、スタックメモリ領域Ｓの先頭アドレス
“ｎ−４”からデータ“ｍ＋８”が取り出され、ｂレジ
スタ２５に格納される。このとき、スタックポインタ２
３はアドレス“ｎ−３”を指す。

【００３６】次のアドレス“ｋ＋２”には、スタックメ
モリ領域Ｓからａレジスタ２４にデータを取り出すため
のＰＯＰ命令が格納されており、これを実行することに
より、スタックメモリ領域Ｓの先頭アドレス“ｎ−３”
からデータ“ｐ４”が取り出され、ａレジスタ２４に格
納される。このとき、スタックポインタ２３はアドレス
“ｎ＋１”を指す。同様に、アドレス“ｋ＋３”〜“ｋ
＋５”のＰＯＰ命令を実行することにより、スタックメ
モリ領域Ｓのアドレス“ｎ−２”〜“ｎ”からそれぞれ
データ“ｐ３”，“ｐ２”“ｐ１”がａレジスタ２４に
取り出される。これらの処理の終了時点では、図１３に
示すように、ｂレジスタ２５の内容は“ｍ＋８”となっ
ており、スタックポインタ２３は“ｎ＋１”を指してい
る。

【００３７】次のアドレス“ｋ＋６”には、ｂレジスタ
２５の内容をスタックメモリ領域Ｓに格納するためのＰ
ＵＳＨ命令が格納されており、これを実行することによ
り、図１４に示すように、ｂレジスタ２５の内容（“ｍ
＋２”）がスタックメモリ領域Ｓのアドレス“ｎ”に格
納され、スタックポインタ２３はアドレス“ｎ”を指
す。したがって、次のアドレス“ｋ＋７”のＲＥＴ命令
を実行することにより、制御がアドレス“ｍ＋２”、す
なわちメインプログラムＭに戻ることとなる。

【００３８】以上の処理において、アドレス“ｋ＋２”
〜“ｋ＋５”のＰＯＰ命令は、メインプログラムＭに戻
ることになった結果不要となったサブルーチンプログラ
ム（Ｐｒｏｇ１〜Ｐｒｏｇ４）の各先頭アドレス“ｐ
４”，“ｐ３”，“ｐ２”，“ｐ１”をスタックメモリ
領域Ｓから消去するためのもので、これにより、スタッ
クメモリ領域Ｓのアドレス“ｎ−４”に格納されていた
メインプログラムＭへの戻りアドレス“ｍ＋８”（図１
１）は、スタックメモリ領域Ｓのアドレス“ｎ”（図１
４）に移動される。このように、スタックメモリ領域Ｓ
の不要なデータを捨てるのは、図２の例の場合と同様
に、その後のプログラム実行制御等における不具合（戻
りアドレスの混乱等）が生じないようにするためであ
る。

【００３９】一方、サブルーチンプログラム（Ｐｒｏｇ
１〜Ｐｒｏｇ４）のいずれかに移る場合の処理手順は、
アドレス“ｋ＋８”ないし“ｋ＋１４”に記述されてい
る。なお、ここでは、一例としてサブルーチンプログラ
ムＰｒｏｇ２に制御を移すものとして説明する。

【００４０】アドレス“ｋ＋８”には、スタックメモリ
領域Ｓからａレジスタ２４にデータを取り出すためのＰ
ＯＰ命令が格納されている。この命令を実行する前の時
点でのスタックメモリ領域Ｓの状態は、図１１に示した
ように、メインプログラムＭのアドレス“ｍ＋７”のＣ
ＡＬＬ命令実行後の状態になっている。したがって、ア
ドレス“ｋ＋８”のＰＯＰ命令の実行により、スタック
メモリ領域Ｓの先頭アドレス“ｎ−４”からデータ“ｍ
＋８”が取り出され、ａレジスタ２４に格納される。

【００４１】同様に、アドレス“ｋ＋９”および“ｋ＋
１０”のＰＯＰ命令の実行により、スタックメモリ領域
Ｓのアドレス“ｎ−３”および“ｎ−２”から、それぞ
れデータ“ｐ４”，“ｐ３”が取り出され、ａレジスタ
２４に格納される。これにより、サブルーチンプログラ
ムＰｒｏｇ２に移ることになった結果不要となったメイ
ンプログラムＭの戻りアドレス“ｍ＋８”と他のサブル
ーチンプログラムＰｒｏｇ３，４の各先頭アドレスとが
スタックメモリ領域Ｓから消去され、スタックポインタ
２３は、図１５に示すように、データ“ｐ２”が格納さ
れたアドレス“ｎ−１”を指す。

【００４２】次のアドレス“ｋ＋１１”には、スタック
メモリ領域Ｓからｂレジスタ２５にデータを取り出すた
めのＰＯＰ命令が格納されている。したがって、この命
令の実行により、図１６に示すように、スタックメモリ
領域Ｓのアドレス“ｎ−１”からｂレジスタ２５にデー
タ“ｐ２”が取り出され、スタックポインタ２３はアド
レス“ｎ”を指す。このようにして、制御移行先である
サブルーチンプログラムＰｒｏｇ２の先頭アドレス“ｐ
２”が一時的にｂレジスタ２５に退避される。

【００４３】次のアドレス“ｋ＋１２”には、スタック
メモリ領域Ｓからａレジスタ２４にデータを取り出すた
めのＰＯＰ命令が格納され、この命令の実行により、図
１７に示すように、スタックメモリ領域Ｓのアドレス
“ｎ”からａレジスタ２４にデータ“ｐ１”が取り出さ
れ、スタックポインタ２３はアドレス“ｎ＋１”を指
す。これにより、スタックメモリ領域Ｓから不要なデー
タがすべて消去されたことになる。

【００４４】次のアドレス“ｋ＋１３”には、ｂレジス
タ２５に退避されていたデータをスタックメモリ領域Ｓ
に格納するためのＰＵＳＨ命令が格納され、この命令の
実行により、図１８に示すように、スタックメモリ領域
Ｓのアドレス“ｎ”に“ｐ２”が格納される。したがっ
て、次のアドレス“ｋ＋１４”のＲＥＴ命令を実行する
ことにより、制御がアドレス“ｐ２”、すなわちサブル
ーチンプログラムＰｒｏｇ２に移ることとなる。

【００４５】このように、本実施例では、サブルーチン
ＣからサブルーチンプログラムＰｒｏｇ２に制御を移す
場合、スタックメモリ領域Ｓの内容を操作することによ
り、メインプログラムＭに一旦戻ることなく直接サブル
ーチンプログラムＰｒｏｇ２に制御を移すことができ
る。しかも、スタックメモリ領域Ｓから不要となったデ
ータ（メインプログラムＭの戻り先アドレスおよび他の
サブルーチンプログラムＰｒｏｇ１，Ｐｒｏｇ３，Ｐｒ
ｏｇ４の各先頭アドレス）を消去しているため、その後
のプログラム実行制御に不具合を生じることもない。

【００４６】なお、本実施例では、サブルーチンプログ
ラムＰｒｏｇ２に制御を移す場合について説明したが、
他のサブルーチンプログラム、例えばＰｒｏｇ４に制御
を移す場合には、スタックメモリ領域Ｓのアドレス“ｎ
−２”に格納されたデータ“ｐ４”（図１１）をｂレジ
スタ２５に退避すると共に、アドレス“ｎ”より上の他
のデータを消去し、その後、ｂレジスタ２５に退避して
おいたデータ“ｐ４”をアドレス“ｎ”に格納するよう
にすればよい。すなわち、図９において、アドレス“ｋ
＋８”〜“ｋ＋１２”のうちのどのアドレスに“ＰＯＰ
ｂＲｅｇ”命令を記述するかによって、制御を移すサ
ブルーチンプログラムを任意に選択することができる。

【００４７】以上の各実施例では、スタックメモリ領域
Ｓをメインメモリ上に設けるようにしているが、これに
限るものではなく、例えばＣＰＵ内部のレジスタ部内に
専用のスタックレジスタを設け、このスタック情報を操
作するようにしてもよい。この場合には、メインメモリ
内にスタックメモリ領域Ｓを設ける場合に比べて物理的
にアクセス速度が速くなり、より一層の高速処理が可能
となる。

【００４８】また、上記実施例ではネスティングの深さ
が１の場合を説明したが、ネスティングの深さがより深
い場合（多重ネスティング）でも、同様にスタック情報
を適宜操作することにより、各ネスティングレベル間で
直接制御移行を行うことができるのはもちろんである。

【００４９】

【発明の効果】以上説明したように請求項１ないし請求
項３記載のプログラム実行制御方法によれば、後入れ先
出しメモリに格納されたスタック情報のうち、制御を移
行しようとする先の処理モジュールの先頭アドレスを残
して他の不要なスタック情報は消去することとしたの
で、その後のプログラム実行制御に影響を与えることな
く、目的の処理モジュールに直接制御を移すことができ
る。したがって、ネスティング構造を有するプログラム
における任意の深さ（ネスティングレベル）の処理モジ
ュールから上位の任意の深さの処理モジュールに直接制
御を移すことができ、中間のネスティングレベルに存在
する処理モジュールを経由する必要がない。このため、
特にネスティングレベルが深い場合には、プログラムシ
ーケンス制御の高速化が可能となる。

【００５０】また、ＣＡＬＬ命令やＪＵＭＰ命令等のプ
ログラムシーケンス命令を用いずにプログラムシーケン
スを任意に変更できるという効果もある。

【００５１】さらに、常に後入れ先出しメモリに格納さ
れたスタック情報を意識してプログラミングを行うよう
になるため、構造化されたプログラム作成が可能になる
という効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプログラム実行制御方
法を適用したマイクロコンピュータシステムの要部を表
すブロック図である。

【図２】図１のメインメモリの内容の一例を表す図であ
る。

【図３】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図４】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図５】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図６】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図７】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図８】図２のメインメモリのプログラムを実行する際
のスタックメモリ領域およびレジスタ部の一状態を示す
図である。

【図９】図１のメインメモリの内容の他の例を表す図で
ある。

【図１０】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１１】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１２】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１３】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１４】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１５】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１６】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１７】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【図１８】図９のメインメモリのプログラムを実行する
際のスタックメモリ領域およびレジスタ部の一状態を示
す図である。

【符号の説明】

１０ ＣＰＵ １１ レジスタ部 ２３ スタックポインタ ２４ ａレジスタ ２５ ｂレジスタ ３０ メインメモリ Ａ，Ｂ，Ｃ サブルーチン Ｍ，Ｍ′メインプログラム Ｓ スタックメモリ領域 Ｔ プログラムテーブル

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ネスティング構造により結合された複数
   の処理モジュールの各先頭アドレス等をスタック情報と
   して後入れ先出しメモリに格納しておき、このスタック
   情報を用いて前記複数の処理モジュールからなるプログ
   ラムの実行制御を行う方法であって、 前記後入れ先出しメモリに格納されたスタック情報のう
   ち、現在実行中の処理モジュールが属するネスティング
   レベルから制御移行先である他の処理モジュールが属す
   るネスティングレベルまでの各処理モジュールの先頭ア
   ドレスを削除するステップと、 前記後入れ先出しメモリに、前記制御移行先である他の
   処理モジュールの先頭アドレスを格納するステップとを
   含むことを特徴とするプログラム実行制御方法。
2. 【請求項２】 ネスティング構造により結合された複数
   の処理モジュールの各先頭アドレス等をスタック情報と
   して後入れ先出しメモリに格納しておき、このスタック
   情報を用いて前記複数の処理モジュールからなるプログ
   ラムの実行制御を行う方法であって、 前記後入れ先出しメモリに、予め制御移行可能性のある
   処理モジュールの先頭アドレスを格納するステップと、 １の処理モジュールから他の処理モジュールへの制御移
   行に際し、前記後入れ先出しメモリに、前記他の処理モ
   ジュールからの戻り先アドレスを格納するステップと、 前記他の処理モジュールの実行結果に基づき、前記１の
   処理モジュールに戻るか、あるいは前記制御移行可能性
   のある処理モジュールに移るかを判定するステップと、 前記判定の結果、前記１の処理モジュールに戻るときに
   は、前記後入れ先出しメモリに格納されたスタック情報
   のうち、前記制御移行可能性のある処理モジュールの先
   頭アドレスを削除するステップと、 前記判定の結果、前記制御移行可能性のある処理モジュ
   ールに移るときには、前記後入れ先出しメモリに格納さ
   れたスタック情報のうち、前記戻り先アドレスを削除す
   るステップとを含むことを特徴とするプログラム実行制
   御方法。
3. 【請求項３】 前記制御移行可能性のある処理モジュー
   ルが複数存在し、前記判定の結果、前記制御移行可能性
   のある処理モジュールに制御を移行するとの判定が行わ
   れたときには、前記各ステップに加えて、さらに、 前記複数の制御移行可能性のある処理モジュールから、
   １つを選択する選択ステップと、 前記後入れ先出しメモリに格納されたスタック情報のう
   ち、前記選択ステップで選択された処理モジュール以外
   の前記制御移行可能性のある処理モジュールの先頭アド
   レスを削除するステップを含むことを特徴とする請求項
   ２記載のプログラム実行制御方法。