JPH042969B2 - - Google Patents
Info
- Publication number
- JPH042969B2 JPH042969B2 JP60147196A JP14719685A JPH042969B2 JP H042969 B2 JPH042969 B2 JP H042969B2 JP 60147196 A JP60147196 A JP 60147196A JP 14719685 A JP14719685 A JP 14719685A JP H042969 B2 JPH042969 B2 JP H042969B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- supplied
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えば液晶表示装置のドライバ用
LSI等に使用されるシステムクロツク制御装置に
関する。
LSI等に使用されるシステムクロツク制御装置に
関する。
従来、この種のドライバ用LSI（セグメントド
ライバ）は、例えば第６図に示すように構成され
ている。第６図において、図示しないコントロー
ラからの表示データDINは、データ入力端子１１
に入力され、端子１２に供給されるデータシフト
クロツクSCPによつてシフトレジスタ１３中を順
次転送されてデータ出力端子１４に至る。上記シ
フトレジスタ１３の全ビツトに表示データDINが
入力された時点で、端子１５に供給されるラツチ
パルスLPが“１”レベルとなると、この表示デ
ータDINが表示データラツチ回路１６に読み込ま
れてラツチされる。このラツチ回路１６から出力
されるラツチデータA1〜A80は、レベル変換器お
よび出力回路１７に供給され、端子１８に供給さ
れるフレームクロツクFRに基づいて、端子１９
および２０に印加される電圧Ｖ２と電源電圧VDD
あるいは電圧Ｖ３とＶ５とのレベルを選択して上
記ラツチデータA1〜A80をレベル変換し、セグメ
ント出力端子２１1〜２１80からセグメント信号
O1〜O80として出力する。上記Ｖ２，VDDとＶ３，
Ｖ５の電圧レベルは、液晶の点灯、非点灯電圧に
より設定される。なお、VDD，VSSはこの論理回
路用の電源となつている。
ライバ）は、例えば第６図に示すように構成され
ている。第６図において、図示しないコントロー
ラからの表示データDINは、データ入力端子１１
に入力され、端子１２に供給されるデータシフト
クロツクSCPによつてシフトレジスタ１３中を順
次転送されてデータ出力端子１４に至る。上記シ
フトレジスタ１３の全ビツトに表示データDINが
入力された時点で、端子１５に供給されるラツチ
パルスLPが“１”レベルとなると、この表示デ
ータDINが表示データラツチ回路１６に読み込ま
れてラツチされる。このラツチ回路１６から出力
されるラツチデータA1〜A80は、レベル変換器お
よび出力回路１７に供給され、端子１８に供給さ
れるフレームクロツクFRに基づいて、端子１９
および２０に印加される電圧Ｖ２と電源電圧VDD
あるいは電圧Ｖ３とＶ５とのレベルを選択して上
記ラツチデータA1〜A80をレベル変換し、セグメ
ント出力端子２１1〜２１80からセグメント信号
O1〜O80として出力する。上記Ｖ２，VDDとＶ３，
Ｖ５の電圧レベルは、液晶の点灯、非点灯電圧に
より設定される。なお、VDD，VSSはこの論理回
路用の電源となつている。
第７図は、前記第６図に示したセグメントドラ
イバを用いた液晶表示装置のモジユール構成を示
している。液晶パネル２２（640ドツト×200コモ
ン）には、データ入力端子とデータ出力端子とが
接続されて縦続接続されたセグメントドライバ２
３1〜２３8から出力されるセグメント信号O1〜
O640が供給される。上記セグメントドライバ２３
１〜２３8にはそれぞれ、端子２４1〜２４oを介し
てコントローラからのデータシフトクロツク
SCP、ラツチパルスLP、フレームクロツクFR、
および電源電圧VDD、VSSが供給される。上記セ
グメントドライバ２３1のデータ入力端子には、
コントローラからの表示データDINが入力され、
この表示データDINはシフトレジスタの転送動作
により順次次段のセグメントドライバ２３2，２
３3、…に転送され、最終段のセグメントドライ
バ２３8に至る。
イバを用いた液晶表示装置のモジユール構成を示
している。液晶パネル２２（640ドツト×200コモ
ン）には、データ入力端子とデータ出力端子とが
接続されて縦続接続されたセグメントドライバ２
３1〜２３8から出力されるセグメント信号O1〜
O640が供給される。上記セグメントドライバ２３
１〜２３8にはそれぞれ、端子２４1〜２４oを介し
てコントローラからのデータシフトクロツク
SCP、ラツチパルスLP、フレームクロツクFR、
および電源電圧VDD、VSSが供給される。上記セ
グメントドライバ２３1のデータ入力端子には、
コントローラからの表示データDINが入力され、
この表示データDINはシフトレジスタの転送動作
により順次次段のセグメントドライバ２３2，２
３3、…に転送され、最終段のセグメントドライ
バ２３8に至る。
また、上記液晶パネル２２には、コモンドライ
バ２５の出力も供給されており、このコモンドラ
イバ２５から出力されるコモン信号COM1〜
COM200と上記セグメントドライバ２３1〜２３8
から出力されるセグメント信号O1〜O640とによ
つて、液晶パネル２２の表示位置が設定される。
上記コモンドライバ２４には、ラツチパルスLP
が供給されるとともに、上記セグメントドライバ
２３1〜２３8から出力される信号のレベルと逆の
極性を得るために与える信号PFRが供給される。
なお、前記セグメントドライバ２３1〜２３8のレ
ベル変換器および出力回路には、端子２６に印加
される電圧VLCDと電源電圧VDDとを抵抗Ｒ１〜Ｒ
４によつて抵抗分割することにより得られた電圧
Ｖ５，Ｖ３，Ｖ２が印加される。
バ２５の出力も供給されており、このコモンドラ
イバ２５から出力されるコモン信号COM1〜
COM200と上記セグメントドライバ２３1〜２３8
から出力されるセグメント信号O1〜O640とによ
つて、液晶パネル２２の表示位置が設定される。
上記コモンドライバ２４には、ラツチパルスLP
が供給されるとともに、上記セグメントドライバ
２３1〜２３8から出力される信号のレベルと逆の
極性を得るために与える信号PFRが供給される。
なお、前記セグメントドライバ２３1〜２３8のレ
ベル変換器および出力回路には、端子２６に印加
される電圧VLCDと電源電圧VDDとを抵抗Ｒ１〜Ｒ
４によつて抵抗分割することにより得られた電圧
Ｖ５，Ｖ３，Ｖ２が印加される。
第８図は、上記第７図の装置のタイミングチヤ
ートを示している。１つのコモン信号COMo（ｎ
＝１〜200）には640個のデータDIN（セグメントデ
ータ）が含まれており、このコモン信号COMoは
ラツチパルスLPに同期している。コモン信号
COM1〜COM200はフレームクロツクFRに同期し
ており、このフレームクロツクFRの“１”レベ
ルおよび“０”レベルには各々上記200個のコモ
ン信号COM1〜COM200が含まれる。セグメント
信号O1〜O80は、上記フレームクロツクFRに各
データが重畳された形となつており、ハイレベル
の時には上記各データに応じてVDDとＶ２、ロー
レベルの時にはＶ３とＶ５との間の出力となる。
ートを示している。１つのコモン信号COMo（ｎ
＝１〜200）には640個のデータDIN（セグメントデ
ータ）が含まれており、このコモン信号COMoは
ラツチパルスLPに同期している。コモン信号
COM1〜COM200はフレームクロツクFRに同期し
ており、このフレームクロツクFRの“１”レベ
ルおよび“０”レベルには各々上記200個のコモ
ン信号COM1〜COM200が含まれる。セグメント
信号O1〜O80は、上記フレームクロツクFRに各
データが重畳された形となつており、ハイレベル
の時には上記各データに応じてVDDとＶ２、ロー
レベルの時にはＶ３とＶ５との間の出力となる。
しかし、前述したような構成では、前記８個の
セグメントドライバ２３1〜２３8は、１コモン
（640ドツト）分のデータをシリアルに転送するた
め、個々のセグメントドライバからの表示データ
の出力時以外でも全てのシフトレジスタを動作さ
せる必要があり、消費電力が大きくなる欠点があ
る。加えて、上記シフトレジスタのデータシフト
クロツクSCPは、液晶表示装置に供給される信号
の中で最も周波数が高く、データもこのデータシ
フトクロツクSCPに同期して入力されるため、消
費電力の点ではより不利となる。
セグメントドライバ２３1〜２３8は、１コモン
（640ドツト）分のデータをシリアルに転送するた
め、個々のセグメントドライバからの表示データ
の出力時以外でも全てのシフトレジスタを動作さ
せる必要があり、消費電力が大きくなる欠点があ
る。加えて、上記シフトレジスタのデータシフト
クロツクSCPは、液晶表示装置に供給される信号
の中で最も周波数が高く、データもこのデータシ
フトクロツクSCPに同期して入力されるため、消
費電力の点ではより不利となる。
このような欠点を改善すべく、第９図に示すよ
うなチツプイネーブル機能を付加したセグメント
ドライバが提案されている。第９図において、前
記第６図と同一構成部には同じ符号を付してその
詳細な説明は省略する。イネーブル回路２７に
は、端子１２および２８からデータシフトクロツ
クSCP、イネーブルラツチパルスELPが供給さ
れる。このイネーブル回路２７から出力されるク
ロツクパルスCPがシストレジスタ１３に供給さ
れるとともに、イネーブル信号EOUTがイネーブル
信号出力端子２９から出力されて次段に供給され
るようになつている。
うなチツプイネーブル機能を付加したセグメント
ドライバが提案されている。第９図において、前
記第６図と同一構成部には同じ符号を付してその
詳細な説明は省略する。イネーブル回路２７に
は、端子１２および２８からデータシフトクロツ
クSCP、イネーブルラツチパルスELPが供給さ
れる。このイネーブル回路２７から出力されるク
ロツクパルスCPがシストレジスタ１３に供給さ
れるとともに、イネーブル信号EOUTがイネーブル
信号出力端子２９から出力されて次段に供給され
るようになつている。
第１０図は、上記第９図におけるイネーブル回
路２７の構成例を示している。フリツプフロツプ
３０のデータ入力端Ｄには、イネーブル信号EIN
が供給され、クロツク入力端CKにはコントロー
ラから供給されるデータ処理数に応じたラツチパ
ルスELP（例えばデータシフトクロツクSPCの80
周期に１回成立するクロツク）がインバータ３１
を介して供給される。上記フリツプフロツプ３０
の出力端Ｑから出力される信号は、次段のイネー
ブル信号EOUTとして出力されるとともに、アンド
ゲート３２の一方の入力端に供給される。このア
ンドゲート３２の他方の入力端には、データシフ
トクロツクSCPが供給され、その出力端からクロ
ツクパルスCPを得る。
路２７の構成例を示している。フリツプフロツプ
３０のデータ入力端Ｄには、イネーブル信号EIN
が供給され、クロツク入力端CKにはコントロー
ラから供給されるデータ処理数に応じたラツチパ
ルスELP（例えばデータシフトクロツクSPCの80
周期に１回成立するクロツク）がインバータ３１
を介して供給される。上記フリツプフロツプ３０
の出力端Ｑから出力される信号は、次段のイネー
ブル信号EOUTとして出力されるとともに、アンド
ゲート３２の一方の入力端に供給される。このア
ンドゲート３２の他方の入力端には、データシフ
トクロツクSCPが供給され、その出力端からクロ
ツクパルスCPを得る。
第１１図は、前記第９図に示したセグメントド
ライバを用いて構成した液晶表示装置の構成例を
示している。初段のセグメントドライバ３３1の
イネーブル信号入力端子にはデータラツチパルス
LPが入力され、このデータラツチパルスLPをイ
ネーブルラツチパルスELPによつてラツチする
ことにより、データ処理に必要な時間を確保する
と同時に、次段へのチツプイネーブル信号として
供給する。なお、データDINは各セグメントドラ
イバ３３1〜３３8に並列的に供給される。また、
コモンドライバ２５には、ラツチパルスLPおよ
びフレームクロツクFRが供給される。
ライバを用いて構成した液晶表示装置の構成例を
示している。初段のセグメントドライバ３３1の
イネーブル信号入力端子にはデータラツチパルス
LPが入力され、このデータラツチパルスLPをイ
ネーブルラツチパルスELPによつてラツチする
ことにより、データ処理に必要な時間を確保する
と同時に、次段へのチツプイネーブル信号として
供給する。なお、データDINは各セグメントドラ
イバ３３1〜３３8に並列的に供給される。また、
コモンドライバ２５には、ラツチパルスLPおよ
びフレームクロツクFRが供給される。
このような構成では、個々のデータを処理する
セグメントドライバのみのシフトレジスタにクロ
ツクパルスCPを供給し、データ処理を行なわな
いセグメントドライバにはクロツクパルスCPを
供給しないようにできるので、シフトレジスタで
消費される無駄な電力を削減できる。例えば、１
個のセグメントドライバが動作中には、他の７個
のセグメントドライバは全て動作停止状態となる
ため、モジユール全体としての消費電力は前記第
７図の装置に比べてシフトレジスタで消費される
電力は1/8となる。
セグメントドライバのみのシフトレジスタにクロ
ツクパルスCPを供給し、データ処理を行なわな
いセグメントドライバにはクロツクパルスCPを
供給しないようにできるので、シフトレジスタで
消費される無駄な電力を削減できる。例えば、１
個のセグメントドライバが動作中には、他の７個
のセグメントドライバは全て動作停止状態となる
ため、モジユール全体としての消費電力は前記第
７図の装置に比べてシフトレジスタで消費される
電力は1/8となる。
しかし、前記第１１図に示すような構成では、
消費電力の点では改善されるものの、コントロー
ラにイネーブルラツチパルスELPを発生させる
回路を付加する必要があるため、全てのコントロ
ーラに対して適用ができず、使用するコントロー
ラに制約がある欠点がある。
消費電力の点では改善されるものの、コントロー
ラにイネーブルラツチパルスELPを発生させる
回路を付加する必要があるため、全てのコントロ
ーラに対して適用ができず、使用するコントロー
ラに制約がある欠点がある。
この発明は上記のような事情に鑑みてなされた
もので、その目的とするところは、イネーブルラ
ツチパルス発生回路のないコントローラでもチツ
プイネーブル機能が得られ、コントローラに対す
る制約を与えることなく低消費電力化を実現でき
るシステムクロツク制御装置を提供することであ
る。
もので、その目的とするところは、イネーブルラ
ツチパルス発生回路のないコントローラでもチツ
プイネーブル機能が得られ、コントローラに対す
る制約を与えることなく低消費電力化を実現でき
るシステムクロツク制御装置を提供することであ
る。
すなわち、この発明においては、上記の目的を
達成するために、データシフトクロツクとチツプ
イネーブル信号とに基づいてリセツト信号を生成
するリセツト信号生成回路、クロツクパルス停止
信号を出力するフリツプフロツプ、データシフト
クロツクが供給され上記クロツクパルス停止信号
によりこのデータシフトクロツクを出力するか否
かを選択するゲート回路、このゲート回路から出
力されるクロツクパルスを計数するダウンカウン
タ、このダウンカウンタにおける複数のカウント
出力、外部からの制御信号に基づいてデータ処理
数に応じた上記ダウンカウンタのカウント数を選
択し、上記フリツプフロツプをセツトするカウン
ト数設定回路、および上記フリツプフロツプの出
力に基づいてチツプイネーブル信号を生成するチ
ツプイネーブル信号生成回路からシステムクロツ
ク制御装置を構成し、上記リセツト信号生成回路
から出力されるリセツト信号により、上記フリツ
プフロツプ、ダウンカウンタおよびカウント数設
定回路をそれぞれリセツトし、上記ゲート回路か
ら所望のデータ処理数に応じたクロツクパルスを
得るようにしている。
達成するために、データシフトクロツクとチツプ
イネーブル信号とに基づいてリセツト信号を生成
するリセツト信号生成回路、クロツクパルス停止
信号を出力するフリツプフロツプ、データシフト
クロツクが供給され上記クロツクパルス停止信号
によりこのデータシフトクロツクを出力するか否
かを選択するゲート回路、このゲート回路から出
力されるクロツクパルスを計数するダウンカウン
タ、このダウンカウンタにおける複数のカウント
出力、外部からの制御信号に基づいてデータ処理
数に応じた上記ダウンカウンタのカウント数を選
択し、上記フリツプフロツプをセツトするカウン
ト数設定回路、および上記フリツプフロツプの出
力に基づいてチツプイネーブル信号を生成するチ
ツプイネーブル信号生成回路からシステムクロツ
ク制御装置を構成し、上記リセツト信号生成回路
から出力されるリセツト信号により、上記フリツ
プフロツプ、ダウンカウンタおよびカウント数設
定回路をそれぞれリセツトし、上記ゲート回路か
ら所望のデータ処理数に応じたクロツクパルスを
得るようにしている。
以下、この発明の一実施例について図面を参照
して説明する。第１図における端子３４に入力さ
れるデータシフトクロツクSCPは、インバータ３
５に供給され、このインバータ３５の出力は、ナ
ンドゲート３６の一方の入力端およびリセツト信
号生成回路３７に供給される。上記リセツト信号
生成回路３７は、イネーブル入力端子３８から供
給されるチツプイネーブル信号CEINによつて制
御され、このリセツト信号生成回路３７から出力
されるリセツト信号RSが、ダウンカウンタ３９
のリセツト入力端、フリツプフロツプ４０のリセ
ツト入力端、およびカウント数設定回路４１のリ
セツト入力端にそれぞれ供給される。上記フリツ
プフロツプ４０のセツト入力端には上記カウント
数設定回路４１の出力が供給され、このフリツプ
フロツプ４０の出力は前記ナンドゲート３６
の他方の入力端、およびチツプイネーブル信号生
成回路４２に供給される。上記ナンドゲート３６
の出力は、クロツクパルスCPとして出力される
とともに、ダウンカウンタ３９に供給される。こ
のダウンカウンタ３９の出力Qo、Qo／２、Qo／
４はそれぞれ、前記カウント数設定回路４１に供
給される。このカウント数設定回路４１は、外部
端子４３1，４３2に供給される制御信号DF１，
DF２により制御されてそのカウント数が設定さ
れる。そして、前記チツプイネーブル信号生成回
路４２からチツプイネーブル信号CEOUTを得るよ
うにして成る。
して説明する。第１図における端子３４に入力さ
れるデータシフトクロツクSCPは、インバータ３
５に供給され、このインバータ３５の出力は、ナ
ンドゲート３６の一方の入力端およびリセツト信
号生成回路３７に供給される。上記リセツト信号
生成回路３７は、イネーブル入力端子３８から供
給されるチツプイネーブル信号CEINによつて制
御され、このリセツト信号生成回路３７から出力
されるリセツト信号RSが、ダウンカウンタ３９
のリセツト入力端、フリツプフロツプ４０のリセ
ツト入力端、およびカウント数設定回路４１のリ
セツト入力端にそれぞれ供給される。上記フリツ
プフロツプ４０のセツト入力端には上記カウント
数設定回路４１の出力が供給され、このフリツプ
フロツプ４０の出力は前記ナンドゲート３６
の他方の入力端、およびチツプイネーブル信号生
成回路４２に供給される。上記ナンドゲート３６
の出力は、クロツクパルスCPとして出力される
とともに、ダウンカウンタ３９に供給される。こ
のダウンカウンタ３９の出力Qo、Qo／２、Qo／
４はそれぞれ、前記カウント数設定回路４１に供
給される。このカウント数設定回路４１は、外部
端子４３1，４３2に供給される制御信号DF１，
DF２により制御されてそのカウント数が設定さ
れる。そして、前記チツプイネーブル信号生成回
路４２からチツプイネーブル信号CEOUTを得るよ
うにして成る。
第２図は、前記第１図の回路の構成例を示して
いる。第２図において、前記第１図と対応する部
分には同じ符号を付す。リセツト信号生成回路３
７は、一方の入力端にインバータ３５から出力さ
れるデータシフトクロツクSCPの反転信号が
供給されるナンドゲート４４と、このナンドゲー
ト４４の出力を反転するインバータ４５とから構
成される。フリツプフロツプ４０は、ノアゲート
４６，４７から構成される。また、カウント数設
定回路４１は、一方の入力端に制御信号DF１が、
他方の入力端に制御信号DF２がそれぞれ供給さ
れるノアゲート４８と、一方の入力端に上記制御
信号DF１が、他方の入力端に上記制御信号DF２
がインバータ４９を介して供給されるノアゲート
５０と、一方の入力端に上記制御信号DF１がイ
ンバータ５１を介して供給され、他方の入力端に
上記制御信号DF２が上記インバータ４９を介し
て供給されるノアゲート５２と、上記ノアゲート
４８，５０，５１の出力が一方の入力端にそれぞ
れ供給され、他方の入力端に上記ダウンカウンタ
Qo，Qo／２，Qo／４がそれぞれ供給されるアン
ドゲート５３，５４，５５と、これらアンドゲー
ト５３，５４，５５の出力が供給されるノアゲー
ト５６と、このノアゲート５６の出力が供給され
データシフトクロツクSCPで制御されるクロツク
ドインバータ５７と、このクロツクドインバータ
５７の出力および前記ナンドゲート４４の出力が
供給されるナンドゲート５８と、このナンドゲー
ト５８の出力が供給され、データシフトクロツク
SCPによつて制御されるクロツクドインバータ５
９とから成り、このクロツクドインバータ５９の
出力は、ノアゲート４６およびナンドゲート５８
に供給されるようになつている。さらに、前記チ
ツプイネーブル信号生成回路４２は、前記フリツ
プフロツプ４０から出力されるクロツクパルス停
止信号が一方の入力端に供給されるノアゲー
ト６０と、上記クロツクパルス停止信号が供
給され、データシフトクロツクによつて制御
されるクロツクドインバータ６１と、このクロツ
クドインバータ６１の出力が供給されデータシフ
トクロツクSCPによつて制御されるクロツクドイ
ンバータ６２と、このクロツクドインバータ６２
の出力を反転して上記ノアゲート６０の他方の入
力端に供給するインバータ６３とから成り、上記
ノアゲート６０の出力をチツプイネーブル信号
CEOUTとして出力するようになつている。
いる。第２図において、前記第１図と対応する部
分には同じ符号を付す。リセツト信号生成回路３
７は、一方の入力端にインバータ３５から出力さ
れるデータシフトクロツクSCPの反転信号が
供給されるナンドゲート４４と、このナンドゲー
ト４４の出力を反転するインバータ４５とから構
成される。フリツプフロツプ４０は、ノアゲート
４６，４７から構成される。また、カウント数設
定回路４１は、一方の入力端に制御信号DF１が、
他方の入力端に制御信号DF２がそれぞれ供給さ
れるノアゲート４８と、一方の入力端に上記制御
信号DF１が、他方の入力端に上記制御信号DF２
がインバータ４９を介して供給されるノアゲート
５０と、一方の入力端に上記制御信号DF１がイ
ンバータ５１を介して供給され、他方の入力端に
上記制御信号DF２が上記インバータ４９を介し
て供給されるノアゲート５２と、上記ノアゲート
４８，５０，５１の出力が一方の入力端にそれぞ
れ供給され、他方の入力端に上記ダウンカウンタ
Qo，Qo／２，Qo／４がそれぞれ供給されるアン
ドゲート５３，５４，５５と、これらアンドゲー
ト５３，５４，５５の出力が供給されるノアゲー
ト５６と、このノアゲート５６の出力が供給され
データシフトクロツクSCPで制御されるクロツク
ドインバータ５７と、このクロツクドインバータ
５７の出力および前記ナンドゲート４４の出力が
供給されるナンドゲート５８と、このナンドゲー
ト５８の出力が供給され、データシフトクロツク
SCPによつて制御されるクロツクドインバータ５
９とから成り、このクロツクドインバータ５９の
出力は、ノアゲート４６およびナンドゲート５８
に供給されるようになつている。さらに、前記チ
ツプイネーブル信号生成回路４２は、前記フリツ
プフロツプ４０から出力されるクロツクパルス停
止信号が一方の入力端に供給されるノアゲー
ト６０と、上記クロツクパルス停止信号が供
給され、データシフトクロツクによつて制御
されるクロツクドインバータ６１と、このクロツ
クドインバータ６１の出力が供給されデータシフ
トクロツクSCPによつて制御されるクロツクドイ
ンバータ６２と、このクロツクドインバータ６２
の出力を反転して上記ノアゲート６０の他方の入
力端に供給するインバータ６３とから成り、上記
ノアゲート６０の出力をチツプイネーブル信号
CEOUTとして出力するようになつている。
次に、上記のような構成において第３図のタイ
ミングチヤートを参照しつつ動作を説明する。イ
ネーブル入力端子３８から入力されるチツプイネ
ーブル信号CEINおよびデータシフトクロツク
SCPが“１”レベルとなると、リセツト信号RS
が“１”レベルとなり、ダウンカウンタ３９がリ
セツトされてその出力Qo，Qo／２，Qo／４は全
て“０”レベルとなる。また、上記リセツト信号
RSの“１”レベルによりフリツプフロツプ４０
がリセツトされ、クロツクパルス停止信号が
“１”レベルとなつて、ナンドゲート３６からデ
ータシフトクロツクSCPと同相のクロツクパルス
CPが出力される。これによつて、ダウンカウン
タ３９のカウント動作が開始される。上記ダウン
カウンタ３９のカウント数は、前記制御信号DF
１，DF２の組み合せにより選択可能であり、例
えばDF１，DF２がともに“０”レベルであれば
ノアゲート４８の出力が“１”レベルとなつて、
カウンタ出力Qoが選択される。このQoは、予め
セグメント出力数（80セグメント）に対して１ビ
ツト少ないカウント数（79ビツト）に設定する。
上記カウンタ出力Qoが所望のカウント値に達す
ると、ノアゲート５６の出力端側ノードN1の電
位は“１”レベルから“０”レベルに変化し、こ
れがデータシフトクロツクSCPの１周期分遅延さ
れてノアゲート４６に供給される。これによつ
て、クロツクパルス停止信号が“０”レベル
となり、クロツクパルスCPが“１”レベルに固
定されてダウンカウンタ３９のカウント動作が停
止される。上記クロツクパルス停止信号が
“１”レベルから“０”レベルとなると、ノード
N2の電位は、データシフトクロツクSCPの１周
期遅れて“０”レベルから“１”レベルに変化
し、ノアゲート６０により最終カウントデータ８
０の位置に１ビツト間“１”レベルが発生され、
次のチツプを駆動すべくチツプイネーブル信号
CEOUTを出力する端子に伝達される。この状態
は、チツプイネーブル信号入力端子３８に次のチ
ツプイネーブル信号CEINが入力されるまで保持
され続け、データ処理の終了後は、クロツクパル
スCPが“１”レベルで停止されることにより、
シフトレジスタでの消費電力が低減される。
ミングチヤートを参照しつつ動作を説明する。イ
ネーブル入力端子３８から入力されるチツプイネ
ーブル信号CEINおよびデータシフトクロツク
SCPが“１”レベルとなると、リセツト信号RS
が“１”レベルとなり、ダウンカウンタ３９がリ
セツトされてその出力Qo，Qo／２，Qo／４は全
て“０”レベルとなる。また、上記リセツト信号
RSの“１”レベルによりフリツプフロツプ４０
がリセツトされ、クロツクパルス停止信号が
“１”レベルとなつて、ナンドゲート３６からデ
ータシフトクロツクSCPと同相のクロツクパルス
CPが出力される。これによつて、ダウンカウン
タ３９のカウント動作が開始される。上記ダウン
カウンタ３９のカウント数は、前記制御信号DF
１，DF２の組み合せにより選択可能であり、例
えばDF１，DF２がともに“０”レベルであれば
ノアゲート４８の出力が“１”レベルとなつて、
カウンタ出力Qoが選択される。このQoは、予め
セグメント出力数（80セグメント）に対して１ビ
ツト少ないカウント数（79ビツト）に設定する。
上記カウンタ出力Qoが所望のカウント値に達す
ると、ノアゲート５６の出力端側ノードN1の電
位は“１”レベルから“０”レベルに変化し、こ
れがデータシフトクロツクSCPの１周期分遅延さ
れてノアゲート４６に供給される。これによつ
て、クロツクパルス停止信号が“０”レベル
となり、クロツクパルスCPが“１”レベルに固
定されてダウンカウンタ３９のカウント動作が停
止される。上記クロツクパルス停止信号が
“１”レベルから“０”レベルとなると、ノード
N2の電位は、データシフトクロツクSCPの１周
期遅れて“０”レベルから“１”レベルに変化
し、ノアゲート６０により最終カウントデータ８
０の位置に１ビツト間“１”レベルが発生され、
次のチツプを駆動すべくチツプイネーブル信号
CEOUTを出力する端子に伝達される。この状態
は、チツプイネーブル信号入力端子３８に次のチ
ツプイネーブル信号CEINが入力されるまで保持
され続け、データ処理の終了後は、クロツクパル
スCPが“１”レベルで停止されることにより、
シフトレジスタでの消費電力が低減される。
この発明では、セグメント出力数を８０と設定
し、カウント出力Qo＝79、Qo／２＝39、Qo／４
＝19とすることにより、データ入力モードがそれ
ぞれ１ビツトシリアル転送、２ビツトパラレル転
送、４ビツトパラレル転送の３種を想定したもの
であり、ノードN1に接続されているアンド、ノ
アゲートにおけるアンドゲート５３，５４，５５
のいずれかを選択することにより実現可能として
いる。
し、カウント出力Qo＝79、Qo／２＝39、Qo／４
＝19とすることにより、データ入力モードがそれ
ぞれ１ビツトシリアル転送、２ビツトパラレル転
送、４ビツトパラレル転送の３種を想定したもの
であり、ノードN1に接続されているアンド、ノ
アゲートにおけるアンドゲート５３，５４，５５
のいずれかを選択することにより実現可能として
いる。
第４図は、前記第１図および第２図に示したシ
ステムクロツク制御装置を用いて構成したセグメ
ントドライバの構成例を示している。システムク
ロツク制御装置６４が前記第１図および第２図の
回路に対応しており、同一の端子および信号には
同じ符号を付している。
ステムクロツク制御装置を用いて構成したセグメ
ントドライバの構成例を示している。システムク
ロツク制御装置６４が前記第１図および第２図の
回路に対応しており、同一の端子および信号には
同じ符号を付している。
第５図は、上記第４図のセグメントドライバ６
５を用いて構成した液晶表示装置の構成例を示し
ている。初段のセグメントドライバ６５1のイネ
ーブル信号入力端子にはラツチパルスLPが供給
され、このドライバ６５1から出力されるチツプ
イネーブル信号CEOUTが次段のセグメントドライ
バ６５2のイネーブル信号入力端子に供給される
ようになつている。以下同様にしてセグメントド
ライバ６５3のイネーブル信号入力端子には、セ
グメントドライバ６５7から出力されるチツプイ
ネーブル信号CEOUTが供給される。また、上記各
セグメントドライバ６５1〜６５8の制御信号入力
端子には、制御信号DF１，DF２として電源電圧
VSSがそれぞれ印加され、１ビツトシリアル転送
モードに設定されている。なお、ダウンカウンタ
３９のカウント数を変更することにより種々のデ
ータ処理数を選択できる。
５を用いて構成した液晶表示装置の構成例を示し
ている。初段のセグメントドライバ６５1のイネ
ーブル信号入力端子にはラツチパルスLPが供給
され、このドライバ６５1から出力されるチツプ
イネーブル信号CEOUTが次段のセグメントドライ
バ６５2のイネーブル信号入力端子に供給される
ようになつている。以下同様にしてセグメントド
ライバ６５3のイネーブル信号入力端子には、セ
グメントドライバ６５7から出力されるチツプイ
ネーブル信号CEOUTが供給される。また、上記各
セグメントドライバ６５1〜６５8の制御信号入力
端子には、制御信号DF１，DF２として電源電圧
VSSがそれぞれ印加され、１ビツトシリアル転送
モードに設定されている。なお、ダウンカウンタ
３９のカウント数を変更することにより種々のデ
ータ処理数を選択できる。
このような構成によれば、コントローラからイ
ネーブルラツチパルスELPを供給しなくてもチ
ツプイネーブル機能を実現でき、前記第１１図の
回路と同様な効果が得られる。このように、チツ
プイネーブル信号をラツチするためのクロツクを
必要としないため、いかなるコントローラでも使
用可能であり、所望のカウント数を外部からの制
御信号DF１，DF２により選択できる。従つて、
１つのLSIチツプを汎用的に多種のモジユールに
適用できる。
ネーブルラツチパルスELPを供給しなくてもチ
ツプイネーブル機能を実現でき、前記第１１図の
回路と同様な効果が得られる。このように、チツ
プイネーブル信号をラツチするためのクロツクを
必要としないため、いかなるコントローラでも使
用可能であり、所望のカウント数を外部からの制
御信号DF１，DF２により選択できる。従つて、
１つのLSIチツプを汎用的に多種のモジユールに
適用できる。
以上説明したようにこの発明によれば、チツプ
イネーブルパルス発生回路のないコントローラで
もチツプイネーブル機能が得られ、コントローラ
に対する制約を与えることなく低消費電力化を実
現できるシステムクロツク制御装置が得られる。
イネーブルパルス発生回路のないコントローラで
もチツプイネーブル機能が得られ、コントローラ
に対する制約を与えることなく低消費電力化を実
現できるシステムクロツク制御装置が得られる。
第１図はこの発明の一実施例に係わるシステム
クロツク制御装置を示すブロツク図、第２図は上
記第１図の回路の具体的な構成例を示す図、第３
図は上記第２図の回路の動作を説明するためのタ
イミングチヤート、第４図は上記第１図および第
２図に示したシステムクロツク制御装置を用いて
構成したセグメントドライバを示すブロツク図、
第５図は上記第４図に示したセグメントドライバ
を用いて構成した液晶表示装置の構成例を示すブ
ロツク図、第６図は従来のセグメントドライバを
示すブロツク図、第７図は上記第６図のセグメン
トドライバを用いて構成した液晶表示装置を示す
ブロツク図、第８図は上記第７図に示した液晶表
示装置の動作を説明するためのタイミングチヤー
ト、第９図は従来の他のセグメントドライバを示
すブロツク図、第１０図は上記第９図の回路にお
けるイネーブル回路の構成例を示す図、第１１図
は前第９図のセグメントドライバを用いて構成し
た液晶表示装置を示すブロツク図である。 ３６……ナンド回路（ゲート回路）、３７……
リセツト信号生成回路、３９……ダウンカウン
タ、４０……フリツプフロツプ、４１……カウン
ト数設定回路、４２……チツプイネーブル信号生
成回路、SCP……データシフトクロツク、CEIN、
CEOUT……チツプイネーブル信号、RS……リセツ
ト信号、Qo，Qo／２，Qo／４……カウント出力、
DF１，DF２……制御信号。
クロツク制御装置を示すブロツク図、第２図は上
記第１図の回路の具体的な構成例を示す図、第３
図は上記第２図の回路の動作を説明するためのタ
イミングチヤート、第４図は上記第１図および第
２図に示したシステムクロツク制御装置を用いて
構成したセグメントドライバを示すブロツク図、
第５図は上記第４図に示したセグメントドライバ
を用いて構成した液晶表示装置の構成例を示すブ
ロツク図、第６図は従来のセグメントドライバを
示すブロツク図、第７図は上記第６図のセグメン
トドライバを用いて構成した液晶表示装置を示す
ブロツク図、第８図は上記第７図に示した液晶表
示装置の動作を説明するためのタイミングチヤー
ト、第９図は従来の他のセグメントドライバを示
すブロツク図、第１０図は上記第９図の回路にお
けるイネーブル回路の構成例を示す図、第１１図
は前第９図のセグメントドライバを用いて構成し
た液晶表示装置を示すブロツク図である。 ３６……ナンド回路（ゲート回路）、３７……
リセツト信号生成回路、３９……ダウンカウン
タ、４０……フリツプフロツプ、４１……カウン
ト数設定回路、４２……チツプイネーブル信号生
成回路、SCP……データシフトクロツク、CEIN、
CEOUT……チツプイネーブル信号、RS……リセツ
ト信号、Qo，Qo／２，Qo／４……カウント出力、
DF１，DF２……制御信号。
Claims (1)
- １ データシフトクロツクとチツプイネーブル信
号とに基づいてリセツト信号を生成するリセツト
信号生成回路と、このリセツト信号生成回路から
出力されるリセツト信号によりリセツトされクロ
ツクパルス停止信号を出力するフリツプフロツプ
と、上記データシフトクロツクが供給され上記フ
リツプフロツプから出力されるクロツクパルス停
止信号によりこのデータシフトクロツクを出力す
るか否かを選択するゲート回路と、このゲート回
路から出力されるクロツクパルスを計数し上記リ
セツト信号生成回路から出力されるリセツト信号
でリセツトされるダウンカウンタと、このダウン
カウンタにおける複数のカウント出力、外部から
の制御信号および上記リセツト信号生成回路から
出力されるリセツト信号とに基づいてデータ処理
数に応じた上記ダウンカウンタのカウント数を選
択し、上記フリツプフロツプをセツトするカウン
ト数設定回路と、上記フリツプフロツプの出力に
基づいてチツプイネーブル信号を生成するチツプ
イネーブル信号生成回路とを具備することを特徴
とするシステムクロツク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147196A JPS628214A (ja) | 1985-07-04 | 1985-07-04 | システムクロツク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147196A JPS628214A (ja) | 1985-07-04 | 1985-07-04 | システムクロツク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS628214A JPS628214A (ja) | 1987-01-16 |
| JPH042969B2 true JPH042969B2 (ja) | 1992-01-21 |
Family
ID=15424728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147196A Granted JPS628214A (ja) | 1985-07-04 | 1985-07-04 | システムクロツク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628214A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012049790A1 (ja) * | 2010-10-13 | 2012-04-19 | パナソニック株式会社 | ガスセンサとこれを用いて流体に含有されるガスを検出する方法および流体に含有されるガスの濃度を測定する方法、ガス検出器ならびにガス濃度測定器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237387A (ja) * | 1988-07-27 | 1990-02-07 | Ascii Corp | 表示パネル駆動回路 |
-
1985
- 1985-07-04 JP JP60147196A patent/JPS628214A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012049790A1 (ja) * | 2010-10-13 | 2012-04-19 | パナソニック株式会社 | ガスセンサとこれを用いて流体に含有されるガスを検出する方法および流体に含有されるガスの濃度を測定する方法、ガス検出器ならびにガス濃度測定器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS628214A (ja) | 1987-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8542184B2 (en) | Driving device and driving method of electrophoretic display | |
| EP0313875A2 (en) | Serializer deserializer circuit | |
| JPH06130910A (ja) | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 | |
| JPH1039823A (ja) | シフトレジスタ回路および画像表示装置 | |
| KR100821016B1 (ko) | 액정 표시 장치 | |
| JPH08263012A (ja) | 駆動装置及び表示装置 | |
| US4599613A (en) | Display drive without initial disturbed state of display | |
| JPH08137430A (ja) | 半導体集積回路 | |
| JP2002221951A (ja) | 薄膜トランジスタ型液晶表示装置ドライバー | |
| JPH042969B2 (ja) | ||
| US5335254A (en) | Shift register system for driving active matrix display | |
| JPH02210323A (ja) | マトリクス回路の駆動回路及びその駆動回路を制御するクロック形成器 | |
| JP2000075842A (ja) | 液晶表示装置およびそのデータ線駆動回路 | |
| US5917238A (en) | Liquid crystal display driver | |
| US4538145A (en) | Data transfer control device | |
| JPS60160727A (ja) | 直並列変換回路およびこれを用いた表示駆動装置 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| US6630940B2 (en) | Pattern output circuit and pattern output method | |
| JPH0740096B2 (ja) | 駆動装置 | |
| JP2004127509A (ja) | シフトレジスタ回路および画像表示装置 | |
| JP2001060079A (ja) | マトリクス型表示装置及びマトリクス型表示駆動装置 | |
| JPH0458037B2 (ja) | ||
| JP2507630B2 (ja) | 多ビッド駆動半導体集積回路 | |
| KR930003647B1 (ko) | 표시 구동 장치를 갖는 표시 시스템 | |
| JPH0798644A (ja) | キャラクタ表示データ書込み装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |