KR920009052B1 - 직·병렬 변환 회로와 그것을 사용한 표시 구동 장치 - Google Patents

Abstract

내용 없음.

Description

직·병렬 변환 회로와 그것을 사용한 표시 구동 장치

제1도는 액정(液晶)표시기를 구동시키는 기존의 표시 구동 장치의 한 예에 대한 블록도.

제2도는 액정 구동 장치에 응용하여 본 발명을 첫번째 실시예의 블록도.

제3도는 표시기의 동작에 사용되는 클릭(clock)신호와 이미지(image)신호 데이터의 타이밍 챠트.

제4도는 본 발명을 액정 구동 장치에 응용하여 두번째 실시예의 블록도.

제5도는 본 발명을 액정 구동 장치에 응용하여 세 번째 실시예의 블록도.

제6도는 제5도의 액정 구동 장치를 사용한 표시기의 한 예에 대한 블록도.

제7도는 표시 동작의 한 예의 타이밍 차트.

제8도는 마이크로 콤퓨터 시스템의 직렬 입출력 장치에 응용하여 본 발명을 실시한 것의 블록도.

제9도는 스테이틱 플립플롭(stactic flip-flop)의 논리 회로의 한예를 표시.

제10a도와 제10b도는 각각 클럭 인버이터회로와 인버어터 회로의 예를 표시.

본 발명은 반도체 집적 회로에 관한 것이며, 특히 직렬 입출력 장치와 액정 표시기를 위한 표시 구동 신호를 발생시키는 표시 구동 장치와 직렬 통신 방법을 사용하는 데이터 처리 시스템에 사용할 때 효율적인 데이터 전송기법에 관한 것이다.

도트 매트릭스(dot matrix)구조를 갖는 액정 표시기의 표시판 위에 문자나 숫자를 표시하고자 할 때, 표시하고자 하는 문자나 숫자에 대응하는 이미지 신호를 주사선 전극에 의한 선택 타이킹 셋트에 따라서 신호선 전극에 공급해야 한다. 신호선 전극에 대한 구동 신호를 발생시키는 대표적인 액정 구동 LSI를 제1도에 표시하였다. 구체적으로 1983년 3월에 히다찌사에서 발간된 ＂히다찌 모스 LSI데이터 북 LCD 구동 LSI＂의 34페이지에 참조하면 알 수 있을 것이다.

제1도에 나타낸 바와 같이, 액정 구동용 LSI에서는 리프레쉬(refresh)메모리로부터 호출된 직렬 이미지 신호 데이터 Ds(문자 패턴등)이 공급되고 내부의 쉬프트 래지스터 1로 들어가는 클럭 신호 CL2와 동기(同期)되어 시프트되고, 시프트 레지스터 1내에서의 데이터의 모든 비트(bit)는 주사선 전극의 선택 타이밍 때에 공급된 클럭 신호 CL1과 동기되어 랫치회로 2에 동시에 랫치(latch)된다. 따라서, 이미지 신호 데이터의 직 병렬 변환이 이루어진다. 랫치회로 2안에 들어있는 데이터에 따라 액정 표시(LCD)구동 회로 3은 신호선 전극에 적절한 레벨의 구동 신호를 만들어 출력시킨다.

액정 구동 장치는 일정한 수의 출력단자를 가지고 있으므로 하나의 액정 구동 장치의 출력단자의 수보다 많은 신호선 전극을 갖는 표시판을 구동시키기 위해서는 다수의 액정 구동 장치를 세로 배열(longitudinal configuration)로 연결해야 한다.

그러나, 액정 구동 장치로는, 데이터의 직병렬 변환은 시프트 레지스터를 사용하여 수행되므로, 시프트 레지스터를 구성하는 모든 플립플롭은 이미지 신호 데이터를 입력시킬 때 동시에 활성화된다(activated).

액정 구동 장치는 전력소모를 줄이기 위하여 CMOS 단(段)(complementary MOSFETs)으로 구성된다. 그러나, CMOS-LSI의 전류소모는 동작 주파수에 따라 증가하므로 전체 액정 구동 장치의 전류 소모는 표시판의 크기가 커짐에 따라 증가한다.

액정 표시기를 70Hz이하의 주파수에서 구동시킬 때는 상업 전력 공급(60Hz)에 의해 전력 공급을 받는 형광램프와 같은 종래의 불빛으로 조명을 받을 때 표시(display)는 깜박이는 것처럼 보인다. 액정 표시기의 표시판의 점 구조(dot structure)가 증가하고 더 많은 액정 구동 장치가 적렬로 연결될 때 조차도, 액정 구동 장치가 더 작은 수의 구동 장치에 대해 사용되는 것과 꼭같은 주파수의 클럭 신호에 의해 활성화된다면, 어떤 신호선 전극이 구동되는 주기는 더 길어진다. 이것은 전체 표시판의 구동주파수가 감소되는 것을 의미한다.

많은 수의 점을 갖는 표시판으로는 구동 주파수가 70Hz이하로 떨어지는 것을 막기 위하여 액정 구동장치에 공급되는 클럭신호의 주파수를 증가시키는 것이 필요한다. 결과적으로 액정 구동 장치의 전류소모는 증가한다. 이러한 것들이 기존의 액정구동 장치가 갖는 결점들이다.

본 발명의 목적은 전류 소모가 적은 직병렬 변환 회로와 이 회로를 사용한 표시 구동 장치를 제공하려는 것이다.

본 발명의 또 다른 목적은 전류소모가 적고 선명한 표시를 제공하기 위한 동작 기능을 갖는 표시 구동 장치를 제공하고자 하는 것이다.

본 발명의 이러한 목적과 또 다른 목적과 형태는 다음의 설명과 그 도면에 의하여 더 명백해질 것이다.

본 출원에 기술된 이 발명의 실시예의 개요는 다음과 같이 기술할 수 있다.

말하자면, 1비트 단위나 여러 비트 단위의 직렬 데이터 신호를 랫치하기 위한 다수의 첫번째 랫치회로, 랫치 타이밍을 지시하는 클럭신호를 카운트하기 위한 카운터, 그리고 카운터의 내용을 디코우드하기 위한 것과 외부로부터 공급되는 직렬 데이티 신호를 받아 그 신호를 시프트시키는 시프트 레지스터와 교환조로 첫번째 랫치회로의 하나를 구동시키기 위한 콘트롤 신호를 만들어내는 디코우드 회로가 마련되어 있다. 첫번째 랫치 회로들은 한번에 1비트나 여러 비트씩 들어오는 직렬 데이터를 랫치하기 위해 클럭신호와 동기되어 하나씩 순차적으로 동작하고, 적절한 콘트롤 신호가 만들어져 그와 동시에 두번째 랫치회로들로 들어가는 그 데이터의 모든 비트를 랫치하게 되며, 그것에 의해 본 발명의 목적들을 달성하기 위하여 직병렬 변환이 되는 동안에 동작하는 게이트 회로의 수를 감소시킨다.

다수의 표시 구동 장치들은 조립되어져 외부로부터 공급되는 직렬 이미지신호 데이터와 클릭 신호를 받아들일 수 있다. 첫단의 표시 구동 장치내의 카운터가 어느 특정한 카운트에 이르게 될때, 미리 정해진 신호가 형성되어 다음 단의 표시 구동 장치에 콘트롤 신호로서 공급되며, 따라서 표시구동장치는 본 발명의 두번째 목적을 이루기 위하여 시간 구분기초(time-division basis)위에 동작된다.

제2도는 액정표시기를 구동시키는 액정구동장치에 응용된 본 발명의 하나의 실시예이다. 제3도는 액정 구동 장치를 동작시키기 위해 사용된 클럭 신호를 또한 이미지 신호 데이터를 표시한다. 이 실시예는 제2도와 제3도를 참조하여 다음과 설명한다.

제2도에서 점선 A내부에 포함된 회로블록들은, 이미 알려진 CMOS집적회로 제조 기술로, 단결정(單結晶)실리콘과 같은 반도체 기판 위에 형성된다. 이 도면의 액정구도앙치는 상보(相補)MOSFETs로 구성되는데 그렇게 제한되지 않을 경우도 있다. 액정 구동장치는 주사선 전극으로 구성된 도토-매트릭스 구조의 액정 표시판의 신호선 전극과 신호선전극을 구동시킨다. 이 구동장치는 이 실시의 80개의 신호선 전극을 위한 구동신호를 발생시킨다. 주사선 전극의 선택 타이밍에서 80개의 신호선전극을 위한 구동신호를 발생시키기 위해서는 카운터 4, 디코우터 회로 5, 랫치회로 6, 두번째 랫치회로 2, 그리고 구동 회로 3이 필요하다.

외부단자로부터 공급되는 직렬 이미지 신호 데이터 Ds와 같은 주기의 클럭신호 CL2는 카운터 4에 공급되며 바로 그것에 의해 카운트된다. 이 실시예에서는 그렇게 제한되지 않더라도 카운터 4는 랫치회로 6과 그의 내부의 비트수와 같은 수(80)까지 카운트 할 수 있도록 구성된다. 다른 말로 바꾸면, 카운트가 79에 도달할 때, 카운터는 0으로 돌아가고 클릭신호 CL2를 카운트하는 것을 계속한다.

카운터 4는 직렬 접속의 다수의 게이트 회로로 구성되며, 각각은 스테이틱 형의 플립플롭회로 같은 것으로 구성된다. 각각의 스테이틱 플립플롭은 상보 MOSFETs로 이루어진다. 카운터 4로부터의 출력 신호는 각단 내의 게이트회로의 출력지점으로부터 취(取)해지며 디코우더 회로 5에 공급된다.

디코우더회로 5는 다수의 단위 디코우더(게이트 회로)로 이루어지는데, 이 실시에서는 80단위의 디코우더이며, 이것은 카운터 4로부터 출력신호를 받아들여 선택신호 ø1 및 ø80까지를 만들어낸다. 그렇게 까지 제한하지는 않더라도 이 실시에서 각 단위 디코우더는 상보 MOSFETs로 구성된 스테이틱 NOR게이트 회로로 이루어진다.

디코우더 5로부터 나오는 ø1에서 ø80까지의 선택신호들은 랫치 회로 6을 구성하는 가각의 게이트 회로에 공급된다. 랫치 회로 6은 게이트 회로 G1에서 G80까지로 구성되며, 각각은 상보 MOSFETs로 이루어진 스테이틱 플립플롭으로 형성된다. 각각의 게이트 회로에는 대응되는 선택 신호가 공급된다. 예를 들면, 게이트 회로 G1에는 선택 신호 ø1이 공급되며 게이트 회로 G80에는 선택신호 ø80이 공급된다. 게이트 회로의 입력 동작은 공급되는 선택 신호에 의해 콘트롤 된다.

이러한 방법으로 선택신호 ø1부터 ø80까지에 의해 규정되는 게이트 회로는 랫치회로 6내의 게이트 회로 G1부터 G80까지 사이에서 선택되며, 이미지 신호 데이터 Ds는 입력되고 선택된 게이트 회로내에 유지된다. 말하자면 외부단자로부터 공급되는 직렬 이미지신호 데이터 Ds는 GI부터 G80까지의 각각의 게이트 회로에 공통으로 공급되지만, 이미지 신호 데이터의 각 비트는 클럭 신호 CL2와 동기되어 나온 ø1부터 ø80까지의 선택 신호에 의해 규정된 게이트 회로내에 공급되고 유지된다.

카운터 4는 클럭신호 CL2를 카운트하므로 선택신호는 ø1, ø2, …ø80의 순으로 디코우더회로 5로부터 출력된다. 이러한 선택신호에 따라 게이트회로 G1부터 G80까지는 랫치회로 6의 한끝으로부터 다른 끝으로 데이터를 부지수(副地數)순으로 순차적으로 입력시키는 동작을 한다. 이것에 따라 모두 80비트의 이미지 신호 데이터는 랫치회로 6내에 계속 가해지고 유지된다. 제3도는 표시한 예에서는 데이터 비트 Ds1은 게이트회로 G1에 입력되고, 그곳에서 유지되며, 데이터 비트 Ds2는 게이트 G2에 입력되며, 그곳에서 유지된다. 마찬가지로 데이터 비트 Ds80은 게이트 회로 G80에 입력되며, 그곳에서 유지된다.

모두 80비트의 이미지 신호 데이터 Ds가 랫치회로 6에 입력되고 나면, 클릭신호 CL1은 외부단자로부터 두번째의 랫치회로 2에 공급된다. 두번째 랫치회로는 랫치회로 6과 꼭같은 방법으로 다수의 게이트 회로로 구성되며, 이 실시에서는 g1부터 g80까지의 80개의 게이트 회로로 구성되어 있다. g1부터 g80까지의 각각의 게이트 회로는, 예를 들면, 대응되는 게이트 회로 G1으로부터 G80까지로부터의 출력신호를 받아들이는 플립플롭으로 구성된다. 더욱이, 게이트 회로 G1으로부터의 g1의 입력단자에 공급되며, 게이트 회로 G80으로부터의 출력신호는 게이트 회로 g80의 입력단자에 공급된다. g1부터 g80가지의 각각의 게이트 회로는 클럭신호 CL1과 동기되어 입력단자에 가해지는 랫치회로 6으로부터의 대응되는 출력신호를 받아들이고 유지한다. 따라서, 랫치회로 2는, 클릭신호 CL1과 동시에 동기되어, 랫치회로 6내에 유지되며, 출력되는 8비트의 이미지신호 데이터 전부를 받아들이고 유지한다. 이러한 방법으로 직렬 이미지신호 데이터는 병렬신호로 변환된다.

구동 회로 3은 적절한 타이밍 신호(도시하지 않음)에 따라 랫치회로 2내에 유지되고, 그로부터 출력되는 이미지 신호 데이터를 처리하며, 대응되는 액정을 교류적으로 구동시키기 위한(AC-driving)여러값을 갖는 펄스로 구성되는 구동 신호 Y1부터 Y80까지를 만들어 낸다. V1에서 V4까지의 전압은 여러 값을 갖는 펄스를 발생시키기 위해 사용되는 공급전압들이며, 외부전원으로부터 공급된다. 액정을 교류적으로 구동시키는 방법은 이미 알려져 있으며 상세한 설명은 생략한다.

상술한 바와 같이 이 실시에서는, 직렬 이미지신호 데이터 Ds와 같은 주기의 클럭신호 CL2는 카운터 4에 의해 카운트된다. 이 카운트는 디코우더 회로 5에 의해 디코우드되며, 디코우더 회로 5의 출력신호(선택신호)에 의해 차례로 첫번째 랫치회로 6의 단들은 인에이블(enable)된다. 그래서 제 1도의 회로 구성과 비교하면 80비트 모임의 직렬 이미지 신호 데이터를 병렬 신호로 변환할 때 동작되는 게이트의 수는 상당히 감소된다.

말하자면, 제1도에 도시한 회로 구성에서, n비트의 직렬 신호를 병렬 신호로 바꾸기 위해서는 시프트레지스터 1을 구성하는 n단의 게이트 회로(플립플롭)와 랫치회로 2를 구성하는 n단의 게이트 회로(플립플롭)모두를 동작시키는 것이 필요하다. 그래서, 랫치회로 2에 공급되는 클럭신호 CL1(랫치 클럭)의 주파수를 f라고 가정하면 시프트 레지스터 1에 공급되는 클럭 신호 CL2(시프트 클럭)은 nf의 주파수를 가져야만 할 것이다. 상보 MOSFETs로 구성 스테이틱 CMOS회로에서는 전류 소모는 동작 주파수에 비례한다.

각 게이트 회로가 액정 구동 장치의 전류 소모를 줄이기 위하여, 제1도의 회로 형태를 갖는 스테이틱 CMOS회로로 구성되어 있는 경우에는 시프트 레지스터 1의 전류 소모는 nxnf=n²f에 비례하는데 그 이유는 n개의 게이트 회로(스테이틱 CMOS플립플롭)가 nf의 주파수로 동작하기 때문이다. 뿐만 아니라, 랫치회로 2에서는 n개의 게이트 회로(스테이틱 CMOS플립플롭)이 주파수 f로 동작하므로 전류 소모는 nx f=nf에 비례한다. 시프트 레지스터 1의 게이트 회로가 활성화될 때 소모되는 전류가 랫치회로 2를 구성하는 게이트 회로의 동작에 의해 소모되는 전류와 같다고 가정하면 전체 전류 소모는 대략 이들의 전류 소모의 합계 n²f+nf = (n²+n)f에 비례할 것이다.

다른 한편으로는, 본 발명과 병행하여, 클럭신호 CL2는 2m＞n을 만족하는 최소의 정수가 선택되면 0부터 n-1까지 카운트될 수 있고, 카운트 4는 그 숫자의 비트수로 구성된다. m-비트 카운터 4가 주파수 nf 의 클럭 신호 CL2를 카운트할 때 소모되는 전류소모는 다음과 같다. 말하자면, 카운터 4의 초하위 비트 부분에서의 전류소모는 nf에 비례하고, 다음 비트 부분에서의 전류 소모는 nf/2에 비례하고, 그 다음의 비트 부분에서의 전류 소모는 nf/4에 비례한다. 이 같은 방법으로, 전류 소모는 1/2의 비율(factor)로 차례로 감소되며, 따라서 최상위 비트의 전류소모는 nf/2m에 비례한다. 그러므로 카운터의 전체 전류 소모는 nfx(1+1/2+1/4+…+1/2m)에 비례한다. 급수 1+1/2+1/4+…+1/2m의 합계는 2를 넘지 않으므로 카운터 4의 전류 소모는 2nf에 비례하는 값보다 작다. 이 실시예에서, 디코우더 회로 5는 n-비트 랫치 회로를 구동시킬 때, 원래의 신호를 리셋트시키는 것을 포함하여 디코우더 회로 5의 n개의 게이트 회로(단위 디코우더)중에 단지 2개의 회로만이 동시에 동작한다. 랫치 회로 6내에서 디코우더 회로로부터의 출력신호(선택신호)에 의해 활성화되는 게이트 회로의 수는 하나이다. 따라서 디코우더 회로에서 2n개의 게이트 회로는 주파수 f로 동작하며, 랫치 회로 6에서의 n개의 게이트 회로는 주파수 f로 동작한다. 그러므로 디코우더 5의 전류소모는 2nf에 비례하고 랫치 회로 6의 전류 소모는 nf에 비례한다. 랫치회로 2는 클럭신호 CL1에 의해 동작되며 제1도의 것과 똑같은 전류 소모를 갖는다.

만일 카운터 4의 각각의 게이트 회로의 전류소모, 디코우더 회로 5의 각각의 게이트의 전류소모, 그리고 랫치회로 6과 2의 각각의 게이트의 전류소모가 모두 같다고 가정하면, 즉 비트당 전류소모가 카운터 4, 디코우더 회로 5, 그리고 랫치회로 6과 2에 대하여 같다고 하면, 이 실시예의 전류 소모는 대략 6nf=(2nf+2nf+nf+ nf)에 비례한다.

제1도의 회로 구성의 게이트 회로들의 전류 소모가 사실상 이 실시예의 게이트 회로들의 전류 소모와 같다고 하고, 그리고 6개 이상의 비트가 있다고 하면, 6nf＜(n²+n)f인 관계가 성립한다. 바꾸어 말하면, 6개 이상의 비트로 구성된 직렬 데이터를 병렬 데이터로 변환할 때, 이 실시에서 동작되는 게이트 회로의 수는 6/(n+1)이며, 이는 제1도의 것보다 작고, 전체 전류 소모도 또한 감소한다. 하나의 예로서 이 실시에서와 같이, n=80으로 취하면 동작하는 게이트의 수효는 대략 제1도의 것의 1/13이 되며 실제적인 전류 소모의 감소가 이루어진다.

제9도는 랫치회로 2, 6과 카운터 4를 구성하는 게이트 회로에 대해 사용되는 논리회로의 한 예를 표시한다. 이 도면에서 CI1부터 CI4까지는 클럭 인버어터이고 IV1와 IV2는 인버어터이다. 이러한 인버어터들은 게이트 회로로서 사용되는 스테이틱 플립플롭을 구성한다.

이 플립플롭은 콘트롤 신호

가 하이(high)로 될 때 입력단자 D에 공급되는 신호를 취한다. 콘트롤 신호 øi가 하이로 될 때, 플립플롭은 그 신호를 유지하고 그와 동시에 출력단자 Q를 통하여, 그 신호를 출력시킨다. 콘트롤 신호

가 다시 하이로 되면 그때에는 입력단자 D에 공급된 신호가 받아들여진다. 이 시간 동안에 이전 신호는 출력단자 Q로부터 여전히 출력된다.

따라서, 콘트롤 신호

가 하이가 될 때 클럭인버어터 CI1는 동작하고 인버어터 IV1에는 입력단자 D에 공급되는 신호의 반전된 형태를 공급한다. 다음에, 콘트롤 신호 øi가 다시 하이가 되면 클럭 인버어터 CI2, CI3는 동작한다. 이에 따라 랫치 회로는 인버어터 IV1과 클럭 인버어터 CI2에 의해 형성되며, 신호는 이 랫치회로에 유지된다. 유지되는 신호는 출력단자 Q로부터 클럭 인버어터 CI3과 인버어터 IV2를 통하여 출력된다. 이후의 콘트롤 신호

가 다시 하이로 되면 클럭 인버어터 CI4는 동작한다. 이 동작에 따라서, 인버어터 IV2와 클럭 인버어터 CI4는 출력단자 Q로부터 출력되고 있는 신호를 유지하는 랫치 회로를 형성하고, 따라서 신호는 출력을 계속한다.

콘트롤 신호

와 콘트롤 신호 øi는 서로에 대하여 위상이 반전되어 있다. 따라서, 클럭 인버어터 CI1, CI4가 하이 레벨의 콘트롤 신호

로 주어지고 동작 상태일때는 클럭인버어터 CI2,CI3는 비동작상태로 만드는 로우(low)레벨의 콘트롤 신호 øi로 주어진다. 마찬가지로 클럭 인버어터 CI2 , CI3이 동작 상태일 때, 클럭 인버어터 CI1, CI4는 비동작상태로 된다.

이 실시예에서 클럭 인버어터 CIn과 인버이터 IVn는 제10a도와 제10b도에서 표시한 바와 같이 각각 CMOS회로로 구성되나, 이것이 본 발명에 본질적인 것은 아니다.

로우 레벨 콘트롤 신호

(또는 øi)가 p-채널(channel)MOSFET QP1에 공급되고 하이 레벨 콘트롤 신호 øi(또는

)가 n-채널 MOSFET QN2에 공급되어질 때, 제10a도에서 표시한 클럭인버어터는 동작상태로 되며 따라서, 클럭 인버어터는 노오드(node) N1에 공급된 신호에 따라서 노오드 N2에 신호를 출력시킨다.

한편으로는, 이 클럭 인버어터는 하이 레벨 콘트롤 신호

(또는 øi)가 P-채널 MOSFET PQ1에 공급되고 로우 레벨의 콘트롤 신호 øi(

)가 p-채널 MOSFET QN2에 공급될 때 비동작 상태가 된다. 예를 들면 클럭 인버어터가 동작 상태일 때 그에 공급되는 신호가 변하면 MOSFET QP1, QP2 그리고 QN1, QN2는 모두 잠정적으로 켜지며 따라서 관통 전류(through current) 그리고 분포 캐파시터(capacitor)와 다음단의 입력 캐파시터로 구성되는 용량성 부하(capacitive load)에 대한 충방전 전류는 클럭 인버어터를 지나게 된다. 이와 비숫하게 CMOS 인버어터에서는 입력신호가 변할때, 인버어터를 구성하는 MOSFETs QP3, QN3이 잠정적으로 커지고 따라서 관통전류 그리고 분포 캐파시터와 다음 단의 입력 캐파시터로 구성되는 용량성 부하에 대한 충반전 전류는 인버어터를 지나간다.

그러므로, 제9도에 표시한 플립플롭에서는, 콘트를 신호

가 하이로 되어 신호가 입력되고, 예를 들면, 클럭 인버어터 CI1과 인버어터 IV1에의 입력신호가 변하고, 관통 전류가 회로에 흐른다. 뿐만 아니라, 유지된 신호를 유지하고 출력시키기 위해 콘트롤 신호 øi가 하이로 되고, 클럭인버어터 CI2,CI3와 인버어터 IV2에의 입력 신호가 변화할때, 관통전류는 이들의 인버어터에 흐른다.

이 실시예에서는, 동작하는 플립플롭 게이트 회로와 수는 제1도의 회로구성의 그것보다 작다. 말하자면, 신호를 입력시키고 유지시키는 플립플롭의 수는 감소된다. 이것은 플립플롭의 클럭 인버어터와 인버어터의 관통 전류는 감소되고, 따라서 전체 전류소모가 감소되는 것을 의미한다. 예를 들면 플립플롭으로 구성되는 랫치회로 6에서는 선택회로로부터의 선택신호(이 실시예에서는 선택회로는 디코우더 5와 카운터 4로 구성되어 있다)플립플롭을 위한 콘트롤 신호를 사용된다. 이미지 신호 데이터는 입력 단자 D에 가해지며 출력단자 D로 부터의 신호는 랫치회로 2에 공급된다. 다시 말하자면, 예를 들면 선택신호 ø1는 콘트롤 신호

로서 게이트 회로 G1의 플립플롭에 공급된다. 따라서, 선택신호 ø1의 반전된 형태인 선택 신호

는 플립플롭에 공급된다. 게이트 회로 G1을 형성하는 플립플롭은 선택 신호 ø1이 디코우더 회로 5로부터 생길 때에만 동작한다.

즉, 그것은 이미지 신호 데이터 Ds를 취하고 그 데이터를 유지한다. 이후에는 플립플롭은 선택 신호 ø1이 다시 출력될 때까지 이미지 신호 데이터 Ds를 유지한다. 입력 신호에 대응하는 MOSFETs(QP3 또는 QN3 그리고 QP2 또는 QN1)이 온 상태(on state)에서 유지되므로 데이터가 인버어터 IV1, IV2와 클럭 인버어터 CI2, CI3에서 유지되는 동안에는 관통 전류는 플립플롭에 흐르지 않는다. 결과적으로 전체 전류 소모는 감소시킬 수 있다.

상술하면, 카운터 4가 이러한 플립플롭으로 구성된다면 다수의 플립플롭이 직렬로 접속된다. 뿐만 아니라, 즉 랫치 회로 2가 이러한 플립플롭으로 구성된다면 신호는 게이트 회로 Gn의 출력단자로부터 플립플롭의 대응되는 입력단자에 공급되며, 출력단자 Q로 부터의 신호는 LCD 구동 회로 3에 공급된다. 이 콘트롤 신호 CL1은 콘트롤 신호

로서 사용되며, 콘트롤 신호 CL1의 반전된 형태는 콘트롤 신호

으로서 사용할 수 있다.

위의 설명으로부터 알 수 있는 바와 같이, 구동되는 액정 표시판의 크기가 증가하고, 신호선 전극의 수가 증가하고, 또한 이미지 신호 데이터 Ds의 비트 수, 즉 랫치회로 2의 비트 수가 증가함에 따라 동작하는 게이트의 수의 감소와 이 실시의 전류 소모의 감소는 두드러지게 적어진다.

이 실시에서는 카운터 4는 하드웨어(hard ware)로 미리 만들어져 있어 그것은 (가운터 4)랫치 회로 2, 6내의 비트수와 같은 수까지 카운트할 수 있지만, 카운터는 다르게 구성할 수도 있다. 예를 들면, 외부에서 공급되는 클럭신호 CL1은 카운터에 대한 리셋트 신호로서 사용될 수 있다. 이 경우에 카운터는 클럭 신호 CL2를 0에서 n-1까지 카운트 했을때, 리셋트 신호에 의해 리셋트 되고 카운팅을 다시 시작할 수 있게 만들어진다.

그 뿐만 아니라 위의 실시에서는 표시 구동 회로가 랫치 회로 2와 구동 회로를 이루어지지만 그러한 구성에 제한 되지는 않는다. 예를 들면 구동 회로 3자체는 랫치 기능이 주어질 수 있다.

다음에, 액정 구동 장치에 응용된 본 발명의 두번째 실시는 제4도를 참조하여 설명한다. 이 실시에서 각각이 4비트 단위를 포함하는 20개의 단위 랫치회로 6a는 첫번째 랫치 회로 6을 구성한다.

첫번째 랫치 회로 6에서의 각각의 단위 랫치 회로 6a는 4개의 스테이터스 플립플롭(status flip-flop)으로 이루어지는 데 각각은 제9도를 참조하여 설명된 CMOS 회로로 구성된다. 이 4개의 스테이터스 플립플롭은 후에 설명하겠지만 디코우더 회로 5로부터 출력되는 선택 신호를 공통으로 받아들인다. 공통의 선택신호가 공급될 때, 4개의 플립플롭은 시프트 레지스터로 부터의 신호를 취하여 유지한다. 선택 신호가 다시 공급될 때까지 즉, 플립플롭이 유지상태로 남아 있을 때까지 플립플롭은 유지하는 신호를 유지한다.

이 실시에서 공통의 시프트 레지스터 7은 다수의 단위 랫치 회로 6a를 위해 마련 되어 있다. 시프트 레지스터 7은 예를 들면, 제9도를 참조하여 설명되는 4개의 스테이틱 플립플롭으로 이루어진다.

시프트 레지스터 7은 클럭 신호 CL2로 구동 되어 한번에 직렬 이미지 신호 데이터 Ds를 4비트씩 받아들이고 시프트 시킨다. 시프트 레지스터 7로부터 병렬로 출력되는 4개의 신호는 6a1부터 6a20까지의 각각의 단위 랫치 회로에 공급된다. 즉, 시프트 레지스터 7에 들어 있는 데이터는 랫치 회로 6을 구성하는 단위 랫치 회로 6a1부터 6a20까지에 병렬로 옮겨진다.

이 도면에서 4는 제2도의 실시에 유사한 구성을 갖고 클럭 신호 CL2를 카운터하는 카운터를 표시한다. 첫번째 실시와는 달라서 디코우더 회로 5는 80개의 다른 선택신호를 만들어 내지는 않지만 카운터 4의 각단에서 적절한 신호를 디코우드하고 그에 따라 각 4개의 펄스의 클럭 신호 CL2를 위한 ø1부터 ø20까지의 선택신호를 만들어 내고 출력시킨다.

ø1부터 ø20까지의 선택 신호는 랫치 회로 6의 단위 랫치 회로 6a1부터 6a20 까지에 차례로 공급된다. 처음에 시프트 레지스터 7에 입력된 데이터의 4비트는 선택신호 ø1의 타이밍과 동기되어 첫번째 단위 랫치회로 6a1에 랫치되고 그곳에서 유지된다. 시프트 레지스터 7에 입력된 데이터의 다음의 4비트는 선택 신호 ø2의 타이밍과 동기되어 두번째 단위 랫치회로 6a2에 랫치되고 그곳에서 유지된다.

이미지 신호 데이터 Ds의 80비트가 4비트 데이터 부분으로 나뉘어지고 각각의 데이터 부분이 6a1부터 6a20까지의 단위 랫치 회로 중의 하나에 옮겨지고 난 후에는 클럭 신호 CL1은 두번째 랫치 회로 2에 가해지고 첫번째 랫치 회로 6내에 유지된 데이터의 80비트는 두번째 랫치 회로 2에 동시에 옮겨진다. 이것은 직렬 이미지 신호 Ds를 병렬 신호로 변환한다. 이후로는, 첫번째 실시에서와 똑같은 방법으로, 액정 표시기의 신호선(signal line)은 구동 회로 3의 동작에 의해 구동 된다.

이 두번째 실시에서는, 시프트 레지스터 7의 게이트의 수는 증가하지만, 디코우더 회로 5내의 게이트의 수는 첫번째 실시에 비해 80에서 20으로 감소한다. 따라서 6a1부터 6a20까지의 단위 랫치 회로를 활성화하는 선택 신호를 만들기 위한 카운터 회로와 디코우더 회로는 간단해지며, 카운터 회로에 관한 회로 설계는 쉽게 할 수 있게 된다.

다음에, 액정 구동 장치에 응용된 본 발명의 세 번째 실시를 설명한다. 이 실시에서는, 커다른 표시판을 사용하고 액정 표시기의 신호선 전국의 수가 액정 구동 장치의 Y1부터 Y80까지의 구동 신호의 출력의 수보다 큰 상황에 대처하기 위해 구동 신호의 수를 증가시키기 위해서 병렬로 접속시키는 LSI 액정 구동 장치의 요구되는 동작을 확실하게 하기 위해 새로운 회로가 부가되었다.

제5도에 표시한 바와 같이, 제4도의 실시에서는 시프트 레지스터 7과 카운터 4에 공급되나, 이 실시에서 클릭 신호 CL2는 AND게이트 회로 8에 공급된다. 외부 단자

외 세 번째 랫치 회로 9로부터 공급되는 반전된 콘트롤 신호는 AND 게이트 8을 위한 콘트롤 신호로 사용된다. 세 번째 랫치 회로 9는 플립플롭으로 구성된다.

이 랫치 회로 9는 출력신호 Q를 하이 레벨에서 로우 레벨로 떨어지도록 하며, 이때 클릭신호 CL2를 카운터하는 카운터 4로부터 오버플로우(over flow)신호 OVF를 받아들인다. 랫치 회로 9의 출력신호 Q는 외부 단자

로부터 출력된다. 여기서, 카운터 회로는 카운터 4와 랫치 회로 9로 이루어진다. 외부단자로부터 공급되는 클럭 신호 CL1은 카운터 4와 랫치 회로 9의 클리어(clear) 단자, RL에 그리고 랫치 회로 2의 클리어 단자 CLK에 공급된다.

이 실시의 액정 구동 장치로는 외부 단자

가 랫치 회로 9는 리셋트 상태(출력 신호는 하이 레벨)이면 서 로우로 내려가도록 할 때, AND 게이트 회로는, 시프트 레지스터 7과 카운터 4에 클럭 신호 CL2를 공급하며, 열린다. 제4도를 참조하여 설명한 바와 같이 직렬 이미지 신호 데이터 Ds는 클럭 신호 CL2와 동기되어 랫치 회로 6에 차례로 입력되고 유지된다. 80개의 클럭 신호 CL2가 공급되고, 80비트의 이미지 신호 데이터가 입력될 때 카운터 4는 오버플로우가 발생되며 랫치 회로 9의 출력 신호를 로우로 떨어지도록 만들고 그것에 의해 AND 게이트 회로 8은 닫히게 된다. 그러므로 이미지 신호 데이터는 계속되는 클럭 신호 CL2가 발생하더라도 랫치회로 6내에 유지된다.

주사선 전극이 스위치 되었을 때 클럭 신호 CL1이 발생한다면, 랫치 회로 6의 내용은 받아들여진 이미지 신호 데이터에 따라 표시를 주기 위하여 두번째 랫치 회로에 옮겨진다. 그때 카운터 4와 랫치회로 9는 클럭신호 CL1에 의해 리셋트 되므로 AND 게이트 회로 8은 다시 열린다. 이것은 다음의 주사선 전극에 대응하는 이미지 신호 데이터의 입력을 인에이블시킨다.

제6도는 제5도에서 표시한 다수의 액정구동장치를 사용한 표시기의 한 예의 블록도이다. 이 실시의 표시기는 큰 크기의 액정 표시판 LCD를 사용하였는데, 이것은 가로 방향으로 480신호선 전극(480도트)와 세로 방향으로 64주사선 전극(64도트)를 가진 것이다. 표시면적의 확장에 대처하기 위하여 제5도의 액정 구동 장치 6개를 사용하여 480신호선 전극을 위한 구동 신호를 만들어낸다. 이 경우에 콘트롤 신호

와

를 제공하기 의해 LSI1부터 LSI6까지 6개의 액정 구동 장치를 직렬로 접속한다. 말하자면, 첫단 액정 구동 장치 LSI1의 콘트롤 신호 단자

는 항상 회로의 그라운드 전위와 같이 로우 레벨로 공급된다. 그것의 콘트롤 신호 단자

는 다음 단의 액정 구동 장치 LSI2의 콘트롤 신호 단자

에 접속되며 모든 콘트롤 신호 단자

와

는 이와 같은 방법으로 차례로 접속된다.

입력 데이터 단자 D와 LSI1부터 LSI6까지의 액정 구동 장치의 클럭단자 CL1과 CL2는 각각 공통으로 접속된다. 타이밍 발생 회로 TG에 의해 발생되는 클럭 신호는 클럭단자 CL1과 CL2에 공급된다. 특별히 제한하지 않더라도, 예를 들면 주사 전극의 주사타이밍에 따라 리프레쉬 메모리로부터 직렬로 호출되는 이미지 신호 데이터는 모든 입력 데이터 단자 D에 공급된다.

액정 표시판 LCD의 주사선 전극은 특별히 제한하지 않더라도, 타이밍 발생 회로 TG로부터 공급되는 클럭 신호 CL1에 따라 주사선 전극을 위한 구동 신호를 만들어 내는 액정 구동 장치 LSIs에 의해 활성화 된다.

다음에 이 실시의 표시동작의 예를 제7도의 타이밍 도표를 참조하여 설명한다. LSI1부터 LSI6까지의 모든 액정 구동 장치가 클럭 신호 CL1에 의해 리셋트 될 때는, 각 구동장치의 랫치 회로 9도 또한 리셋트 될 때는, 각 구동장치의 랫치 회로 9도 또한 리셋트 되며, 콘트롤 신호 단자

를 하이로 되게 한다. 이것은 두번째와 그 다음 단에 들어 있는 LSI2부터 LSI6까지의 AND 게이트 회로 8을 닫으며, 클럭 신호 CL2가 그 액정 구동 장치 내의 시프트 레지스터 7에 공급되지 못한다. 그러므로 이미지 신호 데이터의 처음 8비트는 구동 장치 LSI1 내의 랫치 회로 6에 입력된다.

액정 구동 장치 LSI1내에는, 이미지 신호 데이터의 80비트가 입력되면 카운터 4는 오버플로우가 발생하고 랫치회로 9의 출력단자 Q를 로우로 떨어지도록 만든다. 이것은 시프트 레지스터 7과 카운터 4의 동작을 중지시키며 내부의 AND 게이트 회로 8을 닫아 버리나 다른 한편으로는 콘트롤 신호 단자

로부터의 로우 레벨 신호의 출력을 야기시키며 다음의 구동 장치 LSI2의 콘트롤 신호 단자를 로우로 떨어지도록 한다.

결과적으로 구동장치 LSI2내의 AND 게이트 회로 8은 열리고, 그 때문에 클럭 신호 CL2는 시프트 레지스터 7과 카운터 4에 공급된다. 그러면 이미지 신호 데이터의 다음 80비트는 구동 장치 LSI2의 랫치 회로 6에 입력된다. 같은 방법으로 이미지 신호 데이터는 80비트 구분으로 나뉘어져 각각의 80비트 데이터 구분은 차례로 LSI3부터 LIS6까지의 구동 장치에 입력된다.

이런 방법으로 이미지 신호 데이터의 480비트는 하나의 주사선 전극의 표시주기 H 이내에 모두 입력된다. 첫번째 랫치 회로 6의 내용은 전극 스위치 타이밍에서 발생되는 클럭 신호 CL1에 따라 두번째 랫치 회로 2로 옮겨진다.

그러므로, 랫치 회로 2로 옮겨지는 이미지 신호 데이터에 따라서 스위치되는 주사선 전극을 따라 밝음(brightness)이 표시된다. 다른 말로 하면 LSI1부터 LSI6까지의 모든 액정구동 장치에 공급되는 이미지 신호 데이터는 현재 표시되는 전극의 다음 주사선 전극에 대응된다. 클럭 신호 CL1은 LSI1부터 LSI6까지의 모든 액정 구동장치의 카운터 4와 랫치 회로 9를 리셋트 시키므로 다음의 주사선 전극에 대응되는 이미지 신호 데이터는 위에서 설명한 것과 같은 방법으로 입력된다.

상술한 3가지 실시의 액정 구동 장치에서 첫번째와 두번째 랫치회로 6과 2는 80비트로 구성 되며 따라서 출력될 수 있는 구동 신호의 수는 80이다. 그러나 각각의 랫치 회로 6과 2를 2개의 회로로 나누어 각각의 분리된 랫치 회로가 40비트를 갖도록 하는 것은 물론 하나의 랫치 회로에 이미지 신호 데이터를 공급하기 위한 적절한 콘트롤 신호로 스위칭되는 스위칭 회로를 제공하는 것도 가능하다.

이러한 실시예에서는, 본 발명은 액정 표시기를 구동시키기 위한 LSI에 응용되었다. 발광 다이오드(LED)로 구성되는 표시기를 구동시키기 위해 요구되는 어떠한 LSI도 회로의 주요부분을 변형 시킬 필요없이 구동 회로 3의 구성을 바꾸어 줌으로써 쉽게 만들 수 있다.

더구나 첫번째 실시의 주요 부분, 즉 직 병렬 변환회로(카운터 4, 디코우더 회로 5 그리고 첫번째 랫치회로 6으로 구성 되는)는 제8도에서 표시한 바와 같이 직렬 통신 시스탬을 이용하는 마이크로 콤퓨터 시스템의 직렬 입출력 장치와 같은 다른 장치의 주요부분에도 응용될 수 있다. 이 경우에, 직렬 입출력 장치 11의 카운터 4는 주파수 디바이더(divider) 12로부터 공급되는 쌤플링 클럭 SCL을 카운트하며, 이러한 카운트는 디코우더 5에 의해 디코우드 되어 선택신호 ø를 만들어 낸다. 랫치 회로 6은 선택 신호에 의해 활성화되어 옮겨지는 직렬 데이터를 차례로 받아들인다. 데이터가 옮겨지는 것이 완결되면 마이크로 프로세서 10으로부터 출력되어 읽혀진 신호 Pr은 랫치 회로 6내에 유지되는 데이터를 야기시키고 버퍼 회로 13에 병렬로 보내어져 그로부터 내부 버스 14에 얹혀져 보내진다.

외부 장치로부터 공급되는 직렬 데이터 신호를 받아들일 때 그의 내용을 시프트 시키는 시프트 레지스터 대신에 본 발명은 한번에 1비트 단위나 여러 비트 단위로 직렬 데이터 신호를 랫치하는 다수의 첫번째 랫치회로, 랫치 타이밍을 지시하는 클럭신호를 카운트하는 카운터, 그리고 카운터의 내용을 디코우드하고 카운터의 내용에 따라 첫번째 랫치 회로 중의 하나를 활성화시키는 콘트를 신호를 만들어내는 디코우더 회로를 이용하였다. 첫번째 랫치회로들은 직렬 데이터의 1비트나 여러 비트를 동시에 랫치하는 클럭 신호의 타이밍과 동기하여 차례로 1회로씩 활성화된다.

데이터가 첫번째 랫치회로 모두에 랫치되고 난 후에는 데이터는 첫번째 랫치 회로로부터 병렬로 출력된다. 이러한 구성 때문에 직병렬 변환을 제공하는데 사용되는 첫번째 랫치회로들은 단지 팔요한 때에만 디코우더 회로에 의해 활성화된다. 이것은 직병렬 변환이 되는 동안에 활성화되는 게이트 회로의 수룰 감소시킨다. 그러므로, 직병렬 변환회로와, 실제적으로 감소된 전류 소모와 낮은 전력소모를 갖는, 똑같은 것을 사용한 표시구동장치를 얻는 것도 가능하다.

카운터회로는 카운터-오버플로우 신호를 유지하고 이 신호를 외부 장치에 출력시키는 랫치 회로를 마련해 주는 것도 가능하다. 이 구성은 이용가능한 구동 신호선의 수를 초과하는 확장된 표시 면적을 갖는 표시기에 응용될 때 다음의 이점을 갖는다. 직렬 이미지 신호를 병렬 이미지 신호로 변환하는 회로를 활성화시키는 타이밍을 외부에서 콘트롤 할 수 있다. 각각의 직병렬 회로의 동작은 카운터-오버플로우 신호에 의해 정지될 수 있으므로, 신호선을 구동시키기 위한 다수의 직병렬 회로는 시간-구분 기초위에 순차적으로 활성화시킬 수 있다. 이것은 표시구동장치에 합리적인 표시동작 기능을 한층 더하여 주고 이에 따라 과도한 전류 소모를 막을 수 있다.

앞에서는 본 발명이 여러 실시를 참조하여 설명하였다. 본 발명이 이러한 실시에 국한 되지 않고 본 발명의 형태로부터 이탈됨이 없이 여러 가지 변형이 가능하다. 예를 들면 구동 전극의 수를 필요한 만큼의 여러수로 변환시킬 수 있다. 이 경우에 랫치 회로에서 비트의 수와 카운터의 카운트는 단지 전극 수에 따라 셋트할 필요가 있다. 구동 회로는 독립된 반도체 집적회로로 구성할 수 있다. 뿐만 아니라 직렬 데이터를 입력시키기 위한 타이밍을 지시하는 클럭신호를 선택적으로 공급하는 회로도 여러 가지 변형을 가질 수 있다. 랫치 회로 2와 6과 카운터 4를 구성하는 플립플롭은 위에서 설명한 것들에 국한 되지 않고, 여러 다른 형태를 사용할 수 있다.

여러개의 신호선을 구동시키기 위해 다수의 반도체 집적 회로(액정 구동 장치)를 사용하는 표시기에서는 주사선 전극을 구동시키기 위한 장치는 다수의 그러한 장치로 대치할 수 있다. 타이밍 발생 회로 TG는 액정을 교류적으로 구동시키기 위한 타이밍 신호를 만들어 내도록 만들 수 있고, 신호선 전극을 구동시키는 장치에 또한 주사선 전극을 구동시키는 장치에도 그 타이밍 신호를 공급할 수가 있다.

위의 설명은 주로 도트 메트릭스 구조의 표시기를 구동시키는 표시구동장치에 응용된 바와 같이 본 발명의 실시예에 관한 것이라 할지라도, 이 발명은 공통전극과 세그먼트 전극으로 구성되는 세크먼트 타입의 표시기와 같은 타입의 표시기에도 적용할 수 있다.

본 발명은 또한 직병렬 변환이 필요한 데이터 처리 시스템에도 광범위하게 적용될 수 있다.

Claims (6)

1. 클럭 신호를 받아들여 카운트하도록 연결된 카운터 회로(4), 상기 카운터 회로에 접속되고, 상기 클럭신호에 동기되어 순차적인 출력 신호를 생성하도록 상기 카운터 회로의 내용을 디코우드하는 디코우더 수단(5), 각각 랫치 기능을 갖는 여러개의 게이트 회로를 갖는 여러개의 단위 랫치회로(6a)로 구성되는 랫치회로(6), 상기 단위 랫치 회로(6a)의 각각의 상기 게이트 회로수와 같은 수를 적어도 갖고, 상기 클럭 신호에 동기하여 직렬 신호 데이터를 받아들여 시프트하도록 접속되고 각각의 상기 단위 랫치 회로에 접속되며, 시프트 레지스터에 입력된 데이터가 상기 디코우더 수단(5)로 부터의 출력 신호의 제어에 따라서 순차적으로 상기 단위 랫치 회로에 주기적으로 랫치되는 시프트 레지스터(7)을 포함하며, 상기 단위 랫치 회로(6a)에 직렬 데이터로서 입력된 모든 데이터는 제어 신호에 응답하여 병렬 데이타로서 동시에 상기 단위랫치 회로(6a)으로부터 전송되는 직병렬 변환 회로.
2. 특허청구의 범위 제1항에 있어서, 상기 카운터 회로는 상기 카운터로 부터의 오버 플로우 신호를 받아들이고 이것을 유지하여 상기 카운터가 카운터 오버플로우가 되었다는 것을 나타내는 금지 신호를 출력하도록 접속된 카운터 회로와 상기 금지 신호에 응답하여 상기 랫치 회로에 입력되는 상기 직렬 데이터 신호의 지시를 금지하는 수단을 포함하는 직병렬 변환 회로.
3. 클럭 신호를 받아들여 카운트하도록 연결된 카운터 회로(4), 상기 카운터 회로에 접속되고, 상기 클럭신호에 동기되어 순차적인 출력 신호를 생성하도록 상기 카운터 회로의 내용을 디코우드하는 디코우더 수단(5), 각각 랫치 기능을 갖는 여러개의 게이트 회로를 갖는 여러개의 단위 랫치 회로(6a)로 구성되는 랫치회로(6), 상기 단위 랫치 회로(6a)의 각각의 상기 게이트 회로수와 같은 수를 적어도 갖고, 상기 클럭 신호에 동기하여 직렬 신호 데이터를 받아들여 시프트하도록 접속되고 각각의 상기 단위 랫치 회로에 접속되고, 시프트 레지스터에 입력된 데이터가 상기 디코우더 수단(5)로 부터의 출력 신호의 제어에 따라서 순차적으로 상기 단위 랫치 회로에 주기적으로 랫치되는 시프트 래지스터(7), 상기 랫치 회로로 부터의 상기 영상 신호 데이터를 동시에 받아들이고 유지하기 위하여 상기 랫치 회로에 접속된 표시 구동 회로(3)을 포함하는 수단에 의하여 상기 영상 신호 데이터가 선구동 신호로서 병렬로 외부 표시 장치에 출력되는 것을 특징으로 하는 표시 구동 장치.
4. 특허청구의 범위 제3항에 있어서, 상기 카운터 회로는 상기 카운터로 부터의 오버 플로우 신호를 받아들이고 이것을 유지하여 상기 카운터가 오버 플로우가 되었다는 것을 나타내는 금지 신호를 출력 하도록 접속된 카운터 회로와 상기 금지 신호에 응답하여 상기 랫치 회로에 입력되는 상기 직렬 데이터 신호의 지시를 금지하는 수단을 포함하는 표시 구동 장치.
5. 특허청구의 범위 제4항에 있어서, 상기 표시 구동 회로는 상기 구동 신호를 정형하고, 상기 정형된 구동 신호를 도트 매트릭스 구조의 액정 장치의 신호선에 인가하는 수단을 포함하는 표시 구동 장치.
6. 특허청구의 범위 제3항에 있어서, 상기 외부 표시 장치는 도트 매트릭스 구조의 액정 표시 장치를 포함하는 표시 구동 장치.

Images