JPH0429412A - 位相比較装置 - Google Patents
位相比較装置Info
- Publication number
- JPH0429412A JPH0429412A JP2133368A JP13336890A JPH0429412A JP H0429412 A JPH0429412 A JP H0429412A JP 2133368 A JP2133368 A JP 2133368A JP 13336890 A JP13336890 A JP 13336890A JP H0429412 A JPH0429412 A JP H0429412A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- charge pump
- level
- test mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は位相比較装置、特にフェーズ・ロックドφルー
プ（ＰＬＬ）、位相差検出等に使用する位相比較装置に
関するものである。
プ（ＰＬＬ）、位相差検出等に使用する位相比較装置に
関するものである。
従来の技術
位相比較装置の従来例としては例えば第４図に示すもの
がある。
がある。
この図において、符号１は基準信号が入力される基準信
号入力端子、２は比較信号が入力される比較信号入力端
子、３は前記入力された基準信号と比較信号との間の位
相を比較する位相比較器、４は位相比較器３からの出力
信号に応じてハイレベルまたはローレベル信号を出力す
るチャージポンプ、５は位相比較された信号が出力され
る出力端子である。
号入力端子、２は比較信号が入力される比較信号入力端
子、３は前記入力された基準信号と比較信号との間の位
相を比較する位相比較器、４は位相比較器３からの出力
信号に応じてハイレベルまたはローレベル信号を出力す
るチャージポンプ、５は位相比較された信号が出力され
る出力端子である。
かかる従来例の動作を説明する。基準信号入力端子１に
基準信号（ＲＥＦ）が入力される一方、比較信号入力端
子２には比較信号（ＣＯＭＰ ）が入力される。位相比
較器３は基準信号と比較信号との間に位相差がない状態
では、その出力信号（ＯＵＴＩ、０ＵＴ２）は共にＨレ
ベルとなる。
基準信号（ＲＥＦ）が入力される一方、比較信号入力端
子２には比較信号（ＣＯＭＰ ）が入力される。位相比
較器３は基準信号と比較信号との間に位相差がない状態
では、その出力信号（ＯＵＴＩ、０ＵＴ２）は共にＨレ
ベルとなる。
基準信号と比較信号との間に位相差がある状態では、位
相差の進みまたは遅れに対応して出力信号０ＵＴ１また
は出力信号０ＵＴ２が選択されＬレベルとなる。Ｌレベ
ルとなった出力信号（０ＵＴ１または０ＵＴ２ ）は、
位相差に比例した期間が経過した後、Ｈレベルに復帰す
る。出力信号０ＵＴｌと０ＵＴ２とはチャージポンプ４
に入力される。チャージポンプ４は、第５図に要部回路
が示しであるように、位相比較器３の出力信号０ＵＴ１
が入力されるＰｃｈ−ＭＯＳ）ランジスタロと、出力信
号０ＵＴ２を反転させるインバータ７と、反転後の出力
信号０ＵＴ２が入力されるＮｃｈ−ＭＯＳトランジスタ
８とを有して成る。そしてこのチャージポンプ４は、出
力信号０ＵＴＩと出力信号０ＵＴ２とが共にＨレベルの
ときは、その出力信号はハイインピーダンスとなる。他
方、出力信号０１ＪＴ１がＬレベルのときは、チャージ
ポンプ４の出力信号はＨレベルとなる。出力信号０ＵＴ
２がＬレベルのときは、チャージポンプ４の出力信号は
Ｌレベルとなる。かかる入力、出力の関係を第６図に真
理値表で示す。
相差の進みまたは遅れに対応して出力信号０ＵＴ１また
は出力信号０ＵＴ２が選択されＬレベルとなる。Ｌレベ
ルとなった出力信号（０ＵＴ１または０ＵＴ２ ）は、
位相差に比例した期間が経過した後、Ｈレベルに復帰す
る。出力信号０ＵＴｌと０ＵＴ２とはチャージポンプ４
に入力される。チャージポンプ４は、第５図に要部回路
が示しであるように、位相比較器３の出力信号０ＵＴ１
が入力されるＰｃｈ−ＭＯＳ）ランジスタロと、出力信
号０ＵＴ２を反転させるインバータ７と、反転後の出力
信号０ＵＴ２が入力されるＮｃｈ−ＭＯＳトランジスタ
８とを有して成る。そしてこのチャージポンプ４は、出
力信号０ＵＴＩと出力信号０ＵＴ２とが共にＨレベルの
ときは、その出力信号はハイインピーダンスとなる。他
方、出力信号０１ＪＴ１がＬレベルのときは、チャージ
ポンプ４の出力信号はＨレベルとなる。出力信号０ＵＴ
２がＬレベルのときは、チャージポンプ４の出力信号は
Ｌレベルとなる。かかる入力、出力の関係を第６図に真
理値表で示す。
発明が解決しようとする課題
しかしながら、このような従来の位相比較装置にあって
は、チャージポンプ４が常に動作状態であるために、位
相比較装置の合否を判定するためのチャージポンプの出
力ハイインピーダンス洩れ電流を測定するためには基準
信号入力と比較信号入力に特定のパターンを入力しなけ
ればならないという問題があった。また、Ｖ ＣＯ（Ｖ
ｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌａｔ
ｏｒ） ＊ Ｌ Ｐ Ｆ （Ｌｏｏｐ Ｆ １ｌｔｅｒ
）とＰＬＬを構成した際に、部品実装状態での各部の試
験ができないという問題点があった。
は、チャージポンプ４が常に動作状態であるために、位
相比較装置の合否を判定するためのチャージポンプの出
力ハイインピーダンス洩れ電流を測定するためには基準
信号入力と比較信号入力に特定のパターンを入力しなけ
ればならないという問題があった。また、Ｖ ＣＯ（Ｖ
ｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄ ０ｓｃｉｌｌａｔ
ｏｒ） ＊ Ｌ Ｐ Ｆ （Ｌｏｏｐ Ｆ １ｌｔｅｒ
）とＰＬＬを構成した際に、部品実装状態での各部の試
験ができないという問題点があった。
本発明は前記問題点に鑑みてなされたもので、その目的
は、各種の試験が容易に実行可能な優れた位相比較装置
を提供することである。
は、各種の試験が容易に実行可能な優れた位相比較装置
を提供することである。
課題を解決するための手段
本発明は前記目的を達成するために、位相比較装置に出
力オフ手段を設け、外部端子からの設定でチャージポン
プ出力をハイインピーダンスにするようにしたことを要
旨とする。
力オフ手段を設け、外部端子からの設定でチャージポン
プ出力をハイインピーダンスにするようにしたことを要
旨とする。
作用
位相比較装置の動作においてテストモード入力によりテ
ストモードを選択すると、基準信号入力と比較信号入力
の状態にかかわらず、チャージポンプ出力を容易にハイ
インピーダンスにすることができる。またＰＬＬとして
部品を実装した状態でもｖＣＯ・ＬＰＦの試験をするこ
とが可能となるという効果を有する。
ストモードを選択すると、基準信号入力と比較信号入力
の状態にかかわらず、チャージポンプ出力を容易にハイ
インピーダンスにすることができる。またＰＬＬとして
部品を実装した状態でもｖＣＯ・ＬＰＦの試験をするこ
とが可能となるという効果を有する。
実施例
第１図は本発明による位相比較装置の一実施例を示すブ
ロック図である。この図において、符号１１は基準信号
が入力される基準信号入力端子、１２は比較信号が入力
される比較信号入力端子、１３は前記人力された基準信
号と比較信号との間の位相を比較する位相比較器、１４
は位相比較器１３からの信号出力をオフして所定の出力
信号を送出する出力オフ回路、１５は出力オフ回路１４
からの出力信号に応じてハイレベルまたはローレベル信
号を出力するチャージポンプ、１６は位相比較された信
号が出力される出力端子である。また、符号１７はテス
トモードを選択する信号が入力されるテストモード入力
端子であり、このテストモード入力端子１７に入力され
た選択信号は出力オフ回路１４に送付される。出力オフ
回路１４は、第２図に要部回路図が示しであるように、
位相比較器１３の出力信号０ＵＴＩとテストモード入力
端子１７からの選択信号との間の論理和をとるオアゲー
ト１８と、位相比較器１３の出力信号０ＵＴ２とテスト
モード入力端子１７からの選択信号との間の否定論理和
をとるノアゲート１９とから構成される。またチャージ
ポンプ１５は、オアゲート１８出力が入力されるＰｃｈ
−ＭＯＳトランジスタ２０と、ノアゲート１９出力出力
が入力されるＮｃｈ−Ｍ ＯＳ ）ランジスタ２１とを
有して成る。
ロック図である。この図において、符号１１は基準信号
が入力される基準信号入力端子、１２は比較信号が入力
される比較信号入力端子、１３は前記人力された基準信
号と比較信号との間の位相を比較する位相比較器、１４
は位相比較器１３からの信号出力をオフして所定の出力
信号を送出する出力オフ回路、１５は出力オフ回路１４
からの出力信号に応じてハイレベルまたはローレベル信
号を出力するチャージポンプ、１６は位相比較された信
号が出力される出力端子である。また、符号１７はテス
トモードを選択する信号が入力されるテストモード入力
端子であり、このテストモード入力端子１７に入力され
た選択信号は出力オフ回路１４に送付される。出力オフ
回路１４は、第２図に要部回路図が示しであるように、
位相比較器１３の出力信号０ＵＴＩとテストモード入力
端子１７からの選択信号との間の論理和をとるオアゲー
ト１８と、位相比較器１３の出力信号０ＵＴ２とテスト
モード入力端子１７からの選択信号との間の否定論理和
をとるノアゲート１９とから構成される。またチャージ
ポンプ１５は、オアゲート１８出力が入力されるＰｃｈ
−ＭＯＳトランジスタ２０と、ノアゲート１９出力出力
が入力されるＮｃｈ−Ｍ ＯＳ ）ランジスタ２１とを
有して成る。
かかる構成を有する位相比較装置の動作について以下説
明する。
明する。
はじめに、テストモード入力端子１′７に選択信号（Ｔ
ＥＳＴ）としてＬレベル信号を入力すると、この装置に
おける通常の位相比較動作モートが選択される。このと
きは、出力オフ回路１４は動作せず、位相比較装置は従
来例の装置と同様な動作を行なう。これにより、チャー
ジポンプ１５は、位相比較器１４からの出力信号０−Ｕ
Ｔ １と出力信号０ＵＴ２とが共にＨレベルのときは
、その出力信号はハイインピーダンスとなる。他方、出
力信号０ＵＴ１がＬレベルのときは、チャージポンプ４
の出力信号はＨレベルとなる。出力信号０ＵＴ２がＬレ
ベルのときは、チャージポンプ４の出力信号はＬレベル
となる。
ＥＳＴ）としてＬレベル信号を入力すると、この装置に
おける通常の位相比較動作モートが選択される。このと
きは、出力オフ回路１４は動作せず、位相比較装置は従
来例の装置と同様な動作を行なう。これにより、チャー
ジポンプ１５は、位相比較器１４からの出力信号０−Ｕ
Ｔ １と出力信号０ＵＴ２とが共にＨレベルのときは
、その出力信号はハイインピーダンスとなる。他方、出
力信号０ＵＴ１がＬレベルのときは、チャージポンプ４
の出力信号はＨレベルとなる。出力信号０ＵＴ２がＬレ
ベルのときは、チャージポンプ４の出力信号はＬレベル
となる。
次に、テストモード入力端子１７に選択信号（ＴＥＳＴ
）としてＨレベル信号を人力すると、試験モードが選択
される。このモードでは、出力オフ回路１４は位相比較
器１３から出力された信号（ＯＵＴｌ、０ＵＴ２）の状
態にかかわらずに、常にその出力（Ｔ１．Ｔ２）はＨレ
ベルとなり、チャージポンプ１５の出力はハイインピー
ダンスとなる。かかる入力、出力の関係を第３図に真理
値表で示す。
）としてＨレベル信号を人力すると、試験モードが選択
される。このモードでは、出力オフ回路１４は位相比較
器１３から出力された信号（ＯＵＴｌ、０ＵＴ２）の状
態にかかわらずに、常にその出力（Ｔ１．Ｔ２）はＨレ
ベルとなり、チャージポンプ１５の出力はハイインピー
ダンスとなる。かかる入力、出力の関係を第３図に真理
値表で示す。
このため、外部からテストモード入力端子１７にＨレベ
ルの選択信号を人力することによってチャージポンプ出
力をハイインピーダンスにすることが容易にできる。
ルの選択信号を人力することによってチャージポンプ出
力をハイインピーダンスにすることが容易にできる。
発明の詳細
な説明したように、本発明によれば、装置外部からテス
トモードを選択選択する信号を人力することによってチ
ャージポンプ出力をハイインピーダンスにするようにし
たため、チャージポンプ出力のハイインピーダンス洩れ
電流を容易に測定することができる。また、チャージポ
ンプ出力を任意にハイインピーダンスにすることができ
るため、ＰＬＬとして部品を実装した状態でもパターン
カットをすることなしにｖＣＯやＬＰＦを単独で試験す
ることができる等の効果が得られる。
トモードを選択選択する信号を人力することによってチ
ャージポンプ出力をハイインピーダンスにするようにし
たため、チャージポンプ出力のハイインピーダンス洩れ
電流を容易に測定することができる。また、チャージポ
ンプ出力を任意にハイインピーダンスにすることができ
るため、ＰＬＬとして部品を実装した状態でもパターン
カットをすることなしにｖＣＯやＬＰＦを単独で試験す
ることができる等の効果が得られる。
１１・・・基準信号入力端子
１２・・・比較信号入力端子 １３・・・位相比較器
１４・・・出力オフ回路 １５・・・チャージポンプ
６・・・出力端子 ７・・・テストモー ド入力端子 春
１４・・・出力オフ回路 １５・・・チャージポンプ
６・・・出力端子 ７・・・テストモー ド入力端子 春
Claims (1)
- 基準信号と比較信号との間の位相を比較する手段と、位
相比較手段からの出力レベルに応じてハイレベルまたは
ローレベル信号を出力するチャージポンプと、前記位相
比較手段とチャージポンプとの間に設けられると共に外
部端子からのテストモード選択信号を受け、位相比較手
段からの出力を中断する出力オフ手段と、を備え、外部
からの設定により、チャージポンプ出力をハイインピー
ダンスにし得るようにした位相比較装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133368A JPH0429412A (ja) | 1990-05-23 | 1990-05-23 | 位相比較装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2133368A JPH0429412A (ja) | 1990-05-23 | 1990-05-23 | 位相比較装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0429412A true JPH0429412A (ja) | 1992-01-31 |
Family
ID=15103094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2133368A Pending JPH0429412A (ja) | 1990-05-23 | 1990-05-23 | 位相比較装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0429412A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736421B2 (en) | 2010-03-01 | 2014-05-27 | Fujitsu Limited | Biometric information processing apparatus and biometric information processing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730414A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Offset automatic compensating system |
| JPS6434017A (en) * | 1987-07-29 | 1989-02-03 | Fujitsu Ltd | Frequency synthesizer using phase locked loop |
-
1990
- 1990-05-23 JP JP2133368A patent/JPH0429412A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730414A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Offset automatic compensating system |
| JPS6434017A (en) * | 1987-07-29 | 1989-02-03 | Fujitsu Ltd | Frequency synthesizer using phase locked loop |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736421B2 (en) | 2010-03-01 | 2014-05-27 | Fujitsu Limited | Biometric information processing apparatus and biometric information processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US5577086A (en) | Clock signal generation circuit capable of operating at high speed with high frequency | |
| JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
| FI105501B (fi) | Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri | |
| JPH07303096A (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| KR880013326A (ko) | 듀티사이클과 무관한 위상 검파기 | |
| US20010028243A1 (en) | PLL semiconductor device with testability, and method and apparatus for testing same | |
| JPH0429412A (ja) | 位相比較装置 | |
| JP3431053B2 (ja) | タイミング発生装置 | |
| US4801894A (en) | Frequency detector for frequency locked loop | |
| JPH07283727A (ja) | 位相同期検出器 | |
| US6963234B2 (en) | Phase regulating circuit with a time-delay element | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| US6777921B2 (en) | Analog filter with built-in self test | |
| US7145975B2 (en) | Digital phase-locked loop compiler | |
| JPH082624Y2 (ja) | 試験装置 | |
| JP3527593B2 (ja) | フェーズド・ロックド・ループ回路 | |
| JPS63287113A (ja) | 位相同期ル−プ用集積回路 | |
| JP2976723B2 (ja) | 半導体装置 | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| JPS5832343Y2 (ja) | 自動周波数調整解除装置 | |
| JPS58201352A (ja) | 集積回路装置 | |
| JPH0583128A (ja) | Ｐｌｌ半導体集積回路装置 | |
| JPS62122324A (ja) | プログラマブル・カウンタ回路 | |
| JPS61288574A (ja) | 同期分離回路 |