JPH04273030A - 温度検出回路 - Google Patents
温度検出回路Info
- Publication number
- JPH04273030A JPH04273030A JP3243682A JP24368291A JPH04273030A JP H04273030 A JPH04273030 A JP H04273030A JP 3243682 A JP3243682 A JP 3243682A JP 24368291 A JP24368291 A JP 24368291A JP H04273030 A JPH04273030 A JP H04273030A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- temperature detection
- current
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 137
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 230000005669 field effect Effects 0.000 claims description 43
- 230000007423 decrease Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000002093 peripheral effect Effects 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 13
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 102000051759 human factor J Human genes 0.000 description 1
- 108700008420 human factor J Proteins 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K3/00—Thermometers giving results other than momentary value of temperature
- G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
- G01K3/14—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values in respect of space
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electronic Switches (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体本体の能動半導
体素子の温度を検出するための、例えばパワーＭＯＳＦ
ＥＴの温度を検出するための温度検出回路に関するもの
である。
体素子の温度を検出するための、例えばパワーＭＯＳＦ
ＥＴの温度を検出するための温度検出回路に関するもの
である。
【０００２】
【従来の技術】パワーＭＯＳＦＥＴなどの能動半導体素
子の温度を検出するための回路は、種々の回路形態が提
案されている。例えば、欧州特許出願公開第３４１４８
２号明細書では、能動半導体素子と熱接触しているバイ
ポーラトランジスタが提供されている。ここでは、バイ
ポーラトランジスタを流れる電流が、温度とともに増加
することを用い、ＭＯＳＦＥＴの切り替えを制御し、望
まれない温度上昇を示している信号を供給する。欧州特
許出願公開第２２４２７４号明細書では、温度検出多結
晶シリコンダイオードを能動半導体素子の上部に設ける
に際し、他の方法を採用している。
子の温度を検出するための回路は、種々の回路形態が提
案されている。例えば、欧州特許出願公開第３４１４８
２号明細書では、能動半導体素子と熱接触しているバイ
ポーラトランジスタが提供されている。ここでは、バイ
ポーラトランジスタを流れる電流が、温度とともに増加
することを用い、ＭＯＳＦＥＴの切り替えを制御し、望
まれない温度上昇を示している信号を供給する。欧州特
許出願公開第２２４２７４号明細書では、温度検出多結
晶シリコンダイオードを能動半導体素子の上部に設ける
に際し、他の方法を採用している。
【０００３】このような温度検出回路は、いわゆる“ス
マート・パワー（ＳＭＡＲＴ −ＰＯＷＥＲ ）”の分
野で使用するのに、特に重要なものである。ここでは、
低電圧論理素子の制御機能を、パワーＭＯＳＦＥＴなど
のパワー半導体素子に集積化し、自動車制御装置などの
高電圧適用に使用するインテリジェント・パワー・スイ
ッチを提供している。
マート・パワー（ＳＭＡＲＴ −ＰＯＷＥＲ ）”の分
野で使用するのに、特に重要なものである。ここでは、
低電圧論理素子の制御機能を、パワーＭＯＳＦＥＴなど
のパワー半導体素子に集積化し、自動車制御装置などの
高電圧適用に使用するインテリジェント・パワー・スイ
ッチを提供している。
【０００４】例えば、短絡回路であるがために、オーバ
ーヒートする場合、パワー素子をオフに切り替えること
が望ましい。
ーヒートする場合、パワー素子をオフに切り替えること
が望ましい。
【０００５】
【発明が解決しようとする課題】しかしながら、高い電
流処理能力を提供するためには、一般的にパワー半導体
素子を、大領域デバイスで構成する。また、一定の過負
荷状態では、例えば約１００ ミリオームの抵抗値が低
い負荷を、グランド（アース）と、パワー半導体素子と
の間に接続すると、パワー半導体素子の中心の温度が急
に上昇するのに対して、パワー半導体素子の周りの半導
体本体の温度はかなりゆっくりと上昇する。このような
環境では、温度検出素子を、パワー半導体素子と熱接触
させて設けたとしても、パワー半導体素子の温度変化に
対して、十分に正確且つ迅速な応答を行うことができな
い。 また、温度検出素子を、能動半導体素子の上部に設ける
場合、能動半導体素子との熱接触が特によい場合以外は
、温度検出の正確性に悪影響を及ぼす。
流処理能力を提供するためには、一般的にパワー半導体
素子を、大領域デバイスで構成する。また、一定の過負
荷状態では、例えば約１００ ミリオームの抵抗値が低
い負荷を、グランド（アース）と、パワー半導体素子と
の間に接続すると、パワー半導体素子の中心の温度が急
に上昇するのに対して、パワー半導体素子の周りの半導
体本体の温度はかなりゆっくりと上昇する。このような
環境では、温度検出素子を、パワー半導体素子と熱接触
させて設けたとしても、パワー半導体素子の温度変化に
対して、十分に正確且つ迅速な応答を行うことができな
い。 また、温度検出素子を、能動半導体素子の上部に設ける
場合、能動半導体素子との熱接触が特によい場合以外は
、温度検出の正確性に悪影響を及ぼす。
【０００６】本発明の目的は、パワーＭＯＳＦＥＴなど
の能動半導体素子の中心温度の急激な上昇を検出できる
ようにするとともに、これを用いて、能動素子のオンあ
るいはオフの切り替えを制御することにある。
の能動半導体素子の中心温度の急激な上昇を検出できる
ようにするとともに、これを用いて、能動素子のオンあ
るいはオフの切り替えを制御することにある。
【０００７】
【課題を解決するための手段】本発明によれば、半導体
本体の能動半導体素子の温度を検出するための温度検出
回路において、該回路が、前記半導体本体上の前記能動
半導体素子に隣接する第１位置に設けられた第１温度検
出デバイスと、前記半導体本体上の前記能動半導体素子
の周辺部から離間する第２の位置に設けられた第２温度
検出デバイスと、前記第１及び第２温度検出デバイスに
応答して、該第１及び第２温度検出デバイスにより検出
される温度が第１所定値を越える際に、制御信号を供給
し、前記能動半導体素子をオフに切り替えるための制御
信号供給手段とを具えていることを特徴とする。
本体の能動半導体素子の温度を検出するための温度検出
回路において、該回路が、前記半導体本体上の前記能動
半導体素子に隣接する第１位置に設けられた第１温度検
出デバイスと、前記半導体本体上の前記能動半導体素子
の周辺部から離間する第２の位置に設けられた第２温度
検出デバイスと、前記第１及び第２温度検出デバイスに
応答して、該第１及び第２温度検出デバイスにより検出
される温度が第１所定値を越える際に、制御信号を供給
し、前記能動半導体素子をオフに切り替えるための制御
信号供給手段とを具えていることを特徴とする。
【０００８】第１温度検出デバイスを、能動半導体素子
の周辺部に隣接して設け、第２温度検出デバイスを、第
１温度検出デバイスよりも、周辺部から離間して設ける
ことができる。
の周辺部に隣接して設け、第２温度検出デバイスを、第
１温度検出デバイスよりも、周辺部から離間して設ける
ことができる。
【０００９】このようにして、本発明による温度検出回
路では、第１及び第２温度検出デバイスの一方を能動素
子に隣接して設け、他方を能動素子から離間して設け、
この２個の温度検出デバイス間の温度差を判定できるよ
うにしている。パワーＭＯＳＦＥＴなどの能動半導体素
子が一定の条件にある場合、例えば抵抗値が低い負荷（
例えば約１００ ミリオーム）を、グランドと能動半導
体素子との間に接続する場合、能動半導体素子の中心の
温度が、半導体本体周辺部の温度よりもかなり急に上昇
し、能動半導体素子の周辺部に急激な温度こう配が生じ
る。本発明による温度検出回路によって、この急な温度
こう配を検出できるとともに、これを用いて、かなりオ
ーバーヒートしてしまう前に、信号を供給し、能動半導
体素子をオフに切り替えることができる。したがって、
高温を迅速に検出できるとともに、この温度検出回路の
温度変化に対する感度を高くすることができる。
路では、第１及び第２温度検出デバイスの一方を能動素
子に隣接して設け、他方を能動素子から離間して設け、
この２個の温度検出デバイス間の温度差を判定できるよ
うにしている。パワーＭＯＳＦＥＴなどの能動半導体素
子が一定の条件にある場合、例えば抵抗値が低い負荷（
例えば約１００ ミリオーム）を、グランドと能動半導
体素子との間に接続する場合、能動半導体素子の中心の
温度が、半導体本体周辺部の温度よりもかなり急に上昇
し、能動半導体素子の周辺部に急激な温度こう配が生じ
る。本発明による温度検出回路によって、この急な温度
こう配を検出できるとともに、これを用いて、かなりオ
ーバーヒートしてしまう前に、信号を供給し、能動半導
体素子をオフに切り替えることができる。したがって、
高温を迅速に検出できるとともに、この温度検出回路の
温度変化に対する感度を高くすることができる。
【００１０】一般的に、前記第１及び第２温度検出デバ
イスによって検出される温度差が前記第１所定値に到達
する際に、前記第１温度検出デバイスの特性値と、前記
第２温度検出デバイスの特性値とが等しくなるように、
前記第１及び第２温度検出デバイスの温度特性値が変化
する。
イスによって検出される温度差が前記第１所定値に到達
する際に、前記第１温度検出デバイスの特性値と、前記
第２温度検出デバイスの特性値とが等しくなるように、
前記第１及び第２温度検出デバイスの温度特性値が変化
する。
【００１１】例えば、前記第１及び第２温度検出デバイ
スの抵抗値が、温度とともに変化するようにできる。ま
た通常、温度検出素子の温度係数は正である。すなわち
、これらの抵抗値は、温度とともに増加する。
スの抵抗値が、温度とともに変化するようにできる。ま
た通常、温度検出素子の温度係数は正である。すなわち
、これらの抵抗値は、温度とともに増加する。
【００１２】本発明による他の一例では、前記第１温度
検出デバイスが、第１及び第２温度検出素子を具え、前
記第２温度検出デバイスが、第３及び第４温度検出素子
を具え、且つ第１電力供給ラインと第２電力供給ライン
との間に、前記第１及び第３温度検出素子と前記第２及
び第４温度検出素子とをそれぞれ直列に接続するととも
に、前記第２及び第３温度検出素子を前記第１電力供給
ラインに接続し、前記第１、第２、第３及び第４温度検
出素子をホイートストンブリッジとして接続し、且つ前
記第１及び第２温度検出デバイスに応答する制御信号供
給手段が、前記第３温度検出素子と前記第１温度検出素
子との第１接続点における電圧を示している第１電圧信
号と、前記第２温度検出素子と第４温度検出素子との第
２接続点における電圧を示している第２電圧信号とを比
較するとともに、前記第１電圧信号と前記第２電圧信号
との差によって示される温度差が前記第１所定値である
場合に、前記制御信号を供給し、前記能動半導体素子を
オフ状態に切り替えるための比較手段を具えている。
検出デバイスが、第１及び第２温度検出素子を具え、前
記第２温度検出デバイスが、第３及び第４温度検出素子
を具え、且つ第１電力供給ラインと第２電力供給ライン
との間に、前記第１及び第３温度検出素子と前記第２及
び第４温度検出素子とをそれぞれ直列に接続するととも
に、前記第２及び第３温度検出素子を前記第１電力供給
ラインに接続し、前記第１、第２、第３及び第４温度検
出素子をホイートストンブリッジとして接続し、且つ前
記第１及び第２温度検出デバイスに応答する制御信号供
給手段が、前記第３温度検出素子と前記第１温度検出素
子との第１接続点における電圧を示している第１電圧信
号と、前記第２温度検出素子と第４温度検出素子との第
２接続点における電圧を示している第２電圧信号とを比
較するとともに、前記第１電圧信号と前記第２電圧信号
との差によって示される温度差が前記第１所定値である
場合に、前記制御信号を供給し、前記能動半導体素子を
オフ状態に切り替えるための比較手段を具えている。
【００１３】このようなホイートストンブリッジ回路に
よって、検出される温度差信号が増幅され、温度検出回
路の感度を更に高めることができる。その理由は、温度
の増加による第１熱検出素子の抵抗値の増加によって、
第１接続点における電圧が増加する一方、同様に第２熱
検出素子によって検出される温度の増加によって、第２
接続点の電圧が減少するからである。
よって、検出される温度差信号が増幅され、温度検出回
路の感度を更に高めることができる。その理由は、温度
の増加による第１熱検出素子の抵抗値の増加によって、
第１接続点における電圧が増加する一方、同様に第２熱
検出素子によって検出される温度の増加によって、第２
接続点の電圧が減少するからである。
【００１４】本発明による温度検出回路は、前記第１接
続点と前記第１温度検出素子との間にメイン電流通路を
接続しているトランジスタと、前記第２接続点と前記第
４温度検出素子との間にメイン電流通路を接続している
他のトランジスタとを更に具え、且つこの２個のトラン
ジスタのゲートを、互いに接続するとともに、前記第１
接続点及び前記第２接続点のいずれか一方に接続するこ
とができる。電流ミラー接続されたトランジスタを組み
込むことによって、作動利得をより大きくすることがで
きる。これによって、比較手段があまり正確でなくとも
よいこととなる。また、この回路は、感度が良いことか
ら、素子の抵抗温度係数が更に小さい場合、または、雑
音が大きい場合に特に好適である。
続点と前記第１温度検出素子との間にメイン電流通路を
接続しているトランジスタと、前記第２接続点と前記第
４温度検出素子との間にメイン電流通路を接続している
他のトランジスタとを更に具え、且つこの２個のトラン
ジスタのゲートを、互いに接続するとともに、前記第１
接続点及び前記第２接続点のいずれか一方に接続するこ
とができる。電流ミラー接続されたトランジスタを組み
込むことによって、作動利得をより大きくすることがで
きる。これによって、比較手段があまり正確でなくとも
よいこととなる。また、この回路は、感度が良いことか
ら、素子の抵抗温度係数が更に小さい場合、または、雑
音が大きい場合に特に好適である。
【００１５】本発明による更に他の一例では、絶対温度
に比例する電圧を発生させるための絶対温度比例電圧発
生手段と、前記絶対温度比例電圧から、前記第１及び第
３温度検出素子のための第１電流源と前記第２及び第４
温度検出素子のための第２電流源とを構成するための電
流源構成手段とを更に具えることができる。
に比例する電圧を発生させるための絶対温度比例電圧発
生手段と、前記絶対温度比例電圧から、前記第１及び第
３温度検出素子のための第１電流源と前記第２及び第４
温度検出素子のための第２電流源とを構成するための電
流源構成手段とを更に具えることができる。
【００１６】前記絶対温度比例電圧発生手段が、それぞ
れの出力端子の両端間に絶対温度比例電圧が発生する第
１及び第２半導体接続素子を有し、且つ前記電流源構成
手段が、２個の入力端子のそれぞれに前記半導体接続素
子の入力信号がそれぞれ供給される差動増幅器と、前記
半導体接続素子の一方と前記差動増幅器の出力トランジ
スタとの間に直列に接続された抵抗と、該抵抗を流れる
電流を反射するための第１及び第２トランジスタを具え
ている電流ミラー回路とを具え、且つ前記第１トランジ
スタを前記第１及び第３温度検出素子と直列に接続し、
前記第１電流源を構成するとともに、前記第２トランジ
スタを前記第２及び第４温度検出素子と直列に接続し、
前記第２電流源を構成することができる。このような回
路によって、温度検出回路の絶対温度に対する性能を向
上させることができ、これによって、前記第１所定値が
、検出される温度差によって決定され、実際の値による
影響をあまり受けないようにする。
れの出力端子の両端間に絶対温度比例電圧が発生する第
１及び第２半導体接続素子を有し、且つ前記電流源構成
手段が、２個の入力端子のそれぞれに前記半導体接続素
子の入力信号がそれぞれ供給される差動増幅器と、前記
半導体接続素子の一方と前記差動増幅器の出力トランジ
スタとの間に直列に接続された抵抗と、該抵抗を流れる
電流を反射するための第１及び第２トランジスタを具え
ている電流ミラー回路とを具え、且つ前記第１トランジ
スタを前記第１及び第３温度検出素子と直列に接続し、
前記第１電流源を構成するとともに、前記第２トランジ
スタを前記第２及び第４温度検出素子と直列に接続し、
前記第２電流源を構成することができる。このような回
路によって、温度検出回路の絶対温度に対する性能を向
上させることができ、これによって、前記第１所定値が
、検出される温度差によって決定され、実際の値による
影響をあまり受けないようにする。
【００１７】本発明による更に他の一例では、前記第１
及び第２温度検出デバイスが、温度とともに電流容量が
変化する半導体デバイスを具え、且つ前記第１及び第２
温度検出デバイスに応答する制御信号供給手段が、メイ
ン電流通路が前記第１温度検出デバイスと直列になるよ
うに、一方のメイン電極を介して第１接続点において前
記第１温度検出デバイスに接続される第１トランジスタ
と、メイン電流通路が前記第２温度検出デバイスと直列
になるように、一方の電極を介して第２接続点において
前記第２温度検出デバイスに接続される第２トランジス
タとを有する第１電流ミラー回路を具え、前記第１及び
第２トランジスタの一方のゲートを、そのドレインに接
続するとともに、前記第１及び第２トランジスタの他方
のゲートに接続し、前記第１及び第２トランジスタの一
方を他方に接続する接続点における電圧が、前記第１及
び第２温度検出デバイスによって検出される温度差を示
すように構成することができる。
及び第２温度検出デバイスが、温度とともに電流容量が
変化する半導体デバイスを具え、且つ前記第１及び第２
温度検出デバイスに応答する制御信号供給手段が、メイ
ン電流通路が前記第１温度検出デバイスと直列になるよ
うに、一方のメイン電極を介して第１接続点において前
記第１温度検出デバイスに接続される第１トランジスタ
と、メイン電流通路が前記第２温度検出デバイスと直列
になるように、一方の電極を介して第２接続点において
前記第２温度検出デバイスに接続される第２トランジス
タとを有する第１電流ミラー回路を具え、前記第１及び
第２トランジスタの一方のゲートを、そのドレインに接
続するとともに、前記第１及び第２トランジスタの他方
のゲートに接続し、前記第１及び第２トランジスタの一
方を他方に接続する接続点における電圧が、前記第１及
び第２温度検出デバイスによって検出される温度差を示
すように構成することができる。
【００１８】一般的に、前記第１及び第２温度検出デバ
イスの電流容量が温度とともに増大し、且つ前記第１及
び第２温度検出デバイスの温度が同一であるときに、前
記第１温度検出デバイスの電流容量が前記第２温度検出
デバイスの電流容量よりも小さく、前記第１温度検出デ
バイスと前記第２温度検出デバイスとの温度差が前記第
１所定値に到達する際に、前記第１温度検出デバイスの
電流容量が前記第２温度検出デバイスの電流容量と等し
く、且つ前記第２トランジスタを、ゲート−ドレイン接
続された前記第１及び第２トランジスタのいずれか一方
とし、温度差が前記第１所定値に到達する際に、前記第
１接続点における電圧が高レベルとなるように構成する
ことができる。
イスの電流容量が温度とともに増大し、且つ前記第１及
び第２温度検出デバイスの温度が同一であるときに、前
記第１温度検出デバイスの電流容量が前記第２温度検出
デバイスの電流容量よりも小さく、前記第１温度検出デ
バイスと前記第２温度検出デバイスとの温度差が前記第
１所定値に到達する際に、前記第１温度検出デバイスの
電流容量が前記第２温度検出デバイスの電流容量と等し
く、且つ前記第２トランジスタを、ゲート−ドレイン接
続された前記第１及び第２トランジスタのいずれか一方
とし、温度差が前記第１所定値に到達する際に、前記第
１接続点における電圧が高レベルとなるように構成する
ことができる。
【００１９】前記第１及び第２温度検出デバイスが、第
１及び第２トランジスタを具え、且つ第２電流ミラー回
路が前記第２トランジスタを流れる電流を決定し、該電
流値が、前記第１電流ミラー回路の抵抗値によって決定
される。このような回路は、単なるホイートストンブリ
ッジ回路よりも、周囲の温度変化に対する影響を受けず
らくすることができる。
１及び第２トランジスタを具え、且つ第２電流ミラー回
路が前記第２トランジスタを流れる電流を決定し、該電
流値が、前記第１電流ミラー回路の抵抗値によって決定
される。このような回路は、単なるホイートストンブリ
ッジ回路よりも、周囲の温度変化に対する影響を受けず
らくすることができる。
【００２０】前記第１及び第２温度検出トランジスタを
、サブしきい値領域で動作する第１及び第２絶縁ゲート
電界効果トランジスタによって構成し、且つ前記第２電
流ミラー回路がゲート−ドレイン接続された第３絶縁ゲ
ート電界効果トランジスタを具え、該トランジスタのゲ
ートを、前記第１及び第２絶縁ゲート電界効果トランジ
スタのゲートに接続することができる。前記第２絶縁ゲ
ート電界効果トランジスタの伝導チャネル領域の幅を、
前記第１絶縁ゲート電界効果トランジスタの伝導チャネ
ル領域の幅よりも大きくし、前記第１及び第２絶縁ゲー
ト電界効果トランジスタが同一の温度である場合に、前
記第２絶縁ゲート電界効果トランジスタの電流容量が、
前記第１絶縁ゲート電界効果トランジスタの電流容量よ
りも大きくなるように構成することができる。しかし、
前記第１絶縁ゲート電界効果トランジスタの温度が上昇
すると、そのゲートしきい値電圧が降下する。そして、
その電流容量が増加し、前記温度差が第１所定値に到達
する際に、前記第１絶縁ゲート電界効果トランジスタの
電流容量が、前記第２絶縁ゲート電界効果トランジスタ
の電流容量と一致するように構成し、前記第１接続点に
おける電圧を高レベルとすることによって、温度差が前
記第１所定値に到達したことを示す信号を供給する。
、サブしきい値領域で動作する第１及び第２絶縁ゲート
電界効果トランジスタによって構成し、且つ前記第２電
流ミラー回路がゲート−ドレイン接続された第３絶縁ゲ
ート電界効果トランジスタを具え、該トランジスタのゲ
ートを、前記第１及び第２絶縁ゲート電界効果トランジ
スタのゲートに接続することができる。前記第２絶縁ゲ
ート電界効果トランジスタの伝導チャネル領域の幅を、
前記第１絶縁ゲート電界効果トランジスタの伝導チャネ
ル領域の幅よりも大きくし、前記第１及び第２絶縁ゲー
ト電界効果トランジスタが同一の温度である場合に、前
記第２絶縁ゲート電界効果トランジスタの電流容量が、
前記第１絶縁ゲート電界効果トランジスタの電流容量よ
りも大きくなるように構成することができる。しかし、
前記第１絶縁ゲート電界効果トランジスタの温度が上昇
すると、そのゲートしきい値電圧が降下する。そして、
その電流容量が増加し、前記温度差が第１所定値に到達
する際に、前記第１絶縁ゲート電界効果トランジスタの
電流容量が、前記第２絶縁ゲート電界効果トランジスタ
の電流容量と一致するように構成し、前記第１接続点に
おける電圧を高レベルとすることによって、温度差が前
記第１所定値に到達したことを示す信号を供給する。
【００２１】このような回路の利点は、抵抗による好適
なバイアス処理によるゲートしきい値電圧の温度依存性
を用いて、温度検出回路の機能が、第２絶縁ゲート電界
効果トランジスタの周囲温度に本質的に依存しないこと
にある。その理由は、サブしきい値領域で動作する絶縁
ゲート電界効果トランジスタのしきい電圧の温度係数が
、ほぼ線形だからである。
なバイアス処理によるゲートしきい値電圧の温度依存性
を用いて、温度検出回路の機能が、第２絶縁ゲート電界
効果トランジスタの周囲温度に本質的に依存しないこと
にある。その理由は、サブしきい値領域で動作する絶縁
ゲート電界効果トランジスタのしきい電圧の温度係数が
、ほぼ線形だからである。
【００２２】本発明による更に他の一例では、前記第１
及び第２温度検出デバイスを、第１及び第２バイポーラ
トランジスタによって構成し、且つ前記第２電流ミラー
回路が第１，第２及び第３絶縁ゲート電界効果トランジ
スタを具え、前記第１及び第２絶縁ゲート電界効果トラ
ンジスタのメイン通路を、前記第１及び第２バイポーラ
トランジスタのメイン電流通路と直列に接続し、前記第
３絶縁ゲート電界効果トランジスタのゲートとドレイン
とを接続するとともに、そのメイン電流通路を、第３バ
イポーラトランジスタと直列に接続し、前記バイポーラ
トランジスタの各々のベースを、それぞれの抵抗を介し
て、そのエミッタ及びコレクタに接続し、ベース−エミ
ッタ電圧倍率器を構成し、前記関連する絶縁ゲート電界
効果トランジスタのソースフィードバックを構成し、前
記第２絶縁ゲート電界効果トランジスタのしきい値電圧
が、前記第１絶縁ゲート電界効果トランジスタのしきい
値電圧よりも小さくなるように構成することができる。
及び第２温度検出デバイスを、第１及び第２バイポーラ
トランジスタによって構成し、且つ前記第２電流ミラー
回路が第１，第２及び第３絶縁ゲート電界効果トランジ
スタを具え、前記第１及び第２絶縁ゲート電界効果トラ
ンジスタのメイン通路を、前記第１及び第２バイポーラ
トランジスタのメイン電流通路と直列に接続し、前記第
３絶縁ゲート電界効果トランジスタのゲートとドレイン
とを接続するとともに、そのメイン電流通路を、第３バ
イポーラトランジスタと直列に接続し、前記バイポーラ
トランジスタの各々のベースを、それぞれの抵抗を介し
て、そのエミッタ及びコレクタに接続し、ベース−エミ
ッタ電圧倍率器を構成し、前記関連する絶縁ゲート電界
効果トランジスタのソースフィードバックを構成し、前
記第２絶縁ゲート電界効果トランジスタのしきい値電圧
が、前記第１絶縁ゲート電界効果トランジスタのしきい
値電圧よりも小さくなるように構成することができる。
【００２３】このようにして、バイポーラトランジスタ
は電圧倍率器を構成し、絶縁ゲート電界効果トランジス
タにソースフィードバックを供給する。第１バイポーラ
トランジスタの温度が上昇するにツレて、ベース−エミ
ッタ電圧が降下し、前記第１絶縁ゲート電界効果トラン
ジスタのソースの負のフィードバックを減少させる。こ
のため、前記第１バイポーラトランジスタと前記第１絶
縁ゲート電界効果トランジスタとの直列接続の電流容量
は、前記第２バイポーラトランジスタと前記第２絶縁ゲ
ート電界効果トランジスタとの直列接続の電流容量と等
しくなるまで増大し、このとき、前記第１接続点におけ
る電圧が高レベルとなり、温度差が前記第１所定値に到
達したことを示す信号を供給する。バイポーラトランジ
スタの構造は絶縁ゲート電界効果トランジスタよりも簡
単であり、絶縁ゲート電界効果トランジスタよりも更に
接近させて整合することができる。また、絶縁ゲート電
界効果トランジスタを、互いに接近させて集積化するこ
とができ、これらの整合性を改善することができる。
は電圧倍率器を構成し、絶縁ゲート電界効果トランジス
タにソースフィードバックを供給する。第１バイポーラ
トランジスタの温度が上昇するにツレて、ベース−エミ
ッタ電圧が降下し、前記第１絶縁ゲート電界効果トラン
ジスタのソースの負のフィードバックを減少させる。こ
のため、前記第１バイポーラトランジスタと前記第１絶
縁ゲート電界効果トランジスタとの直列接続の電流容量
は、前記第２バイポーラトランジスタと前記第２絶縁ゲ
ート電界効果トランジスタとの直列接続の電流容量と等
しくなるまで増大し、このとき、前記第１接続点におけ
る電圧が高レベルとなり、温度差が前記第１所定値に到
達したことを示す信号を供給する。バイポーラトランジ
スタの構造は絶縁ゲート電界効果トランジスタよりも簡
単であり、絶縁ゲート電界効果トランジスタよりも更に
接近させて整合することができる。また、絶縁ゲート電
界効果トランジスタを、互いに接近させて集積化するこ
とができ、これらの整合性を改善することができる。
【００２４】第３電流ミラー回路を構成する２個のトラ
ンジスタの一方のゲート−ドレイン接続されたトランジ
スタと直列に抵抗を接続し、前記第３電流ミラー回路の
他方のトランジスタのメイン電流通路を、前記第３絶縁
ゲート電界効果トランジスタのメイン電流通路と直列に
接続することができる。このことによって、抵抗の物理
的な大きさ及びその値を小さくできるとともに、第１及
び第２温度検出デバイスを、低電流密度で作動できるよ
うにし、これによって、低電流消費、感度の改善及び／
又は半導体本体の小占有面積を実現するとともに、温度
検出デバイスのバイアス電流の選択の自由度がより大き
くなる。
ンジスタの一方のゲート−ドレイン接続されたトランジ
スタと直列に抵抗を接続し、前記第３電流ミラー回路の
他方のトランジスタのメイン電流通路を、前記第３絶縁
ゲート電界効果トランジスタのメイン電流通路と直列に
接続することができる。このことによって、抵抗の物理
的な大きさ及びその値を小さくできるとともに、第１及
び第２温度検出デバイスを、低電流密度で作動できるよ
うにし、これによって、低電流消費、感度の改善及び／
又は半導体本体の小占有面積を実現するとともに、温度
検出デバイスのバイアス電流の選択の自由度がより大き
くなる。
【００２５】温度差が、第１しきい値よりも小さい第２
しきい値に下がるまで、能動半導体素子が再びオンに切
り替わらないようにするための手段を設ける。このよう
な回路を用いて、ヒステリシスを温度検出回路に組み込
むことができるとともに、これによって、温度検出回路
が、小さな温度差で能動半導体素子を繰り返してオン、
オフしないようにしている。
しきい値に下がるまで、能動半導体素子が再びオンに切
り替わらないようにするための手段を設ける。このよう
な回路を用いて、ヒステリシスを温度検出回路に組み込
むことができるとともに、これによって、温度検出回路
が、小さな温度差で能動半導体素子を繰り返してオン、
オフしないようにしている。
【００２６】
【実施例】以下図面を参照して実施例を説明するに、図
１及び３は、能動半導体素子、この例では半導体本体１
０のパワーＭＯＳＦＥＴ１１の温度を検出するための温
度検出回路を示す図である。この温度検出回路は、半導
体本体１０の能動半導体素子１１に隣接する第１ポジシ
ョンに設けられた第１温度検出デバイスＲ１， Ｒ２と
、半導体本体の能動半導体素子１１の周辺部１２から離
間している第２ポジションに設けられた第２温度検出デ
バイスＲ３， Ｒ４と、前記第１及び第２温度検出デバ
イスＲ１， Ｒ２， Ｒ３， Ｒ４に応答して、制御信
号ＯＴを供給し、前記第１及び第２温度検出デバイスに
よって検出される温度差が第１所定値を越える場合に能
動半導体素子１１をオフに切り替えるための手段Ｑ１，
Ｑ２， Ｑ３， Ｑ４，Ｑ５， Ｑ８とを具えている
。
１及び３は、能動半導体素子、この例では半導体本体１
０のパワーＭＯＳＦＥＴ１１の温度を検出するための温
度検出回路を示す図である。この温度検出回路は、半導
体本体１０の能動半導体素子１１に隣接する第１ポジシ
ョンに設けられた第１温度検出デバイスＲ１， Ｒ２と
、半導体本体の能動半導体素子１１の周辺部１２から離
間している第２ポジションに設けられた第２温度検出デ
バイスＲ３， Ｒ４と、前記第１及び第２温度検出デバ
イスＲ１， Ｒ２， Ｒ３， Ｒ４に応答して、制御信
号ＯＴを供給し、前記第１及び第２温度検出デバイスに
よって検出される温度差が第１所定値を越える場合に能
動半導体素子１１をオフに切り替えるための手段Ｑ１，
Ｑ２， Ｑ３， Ｑ４，Ｑ５， Ｑ８とを具えている
。
【００２７】図１に示されている例における温度検出回
路は、第１電力供給ライン１と第２電力供給ラインとを
有している。第１電力供給ライン１は、正の供給ライン
であり、第２電力供給ラインは、負の供給ラインである
。
路は、第１電力供給ライン１と第２電力供給ラインとを
有している。第１電力供給ライン１は、正の供給ライン
であり、第２電力供給ラインは、負の供給ラインである
。
【００２８】この例では、第１及び第２温度検出デバイ
スを、抵抗Ｒ１〜Ｒ４の４個の温度検出素子を電力供給
ライン１及び２の間に接続されたホイートストンブリッ
ジの形態で構成する。このようにして、第１温度検出デ
バイスを、ホイートストンブリッジの対向するアームに
設けられている第１抵抗Ｒ１及び第２抵抗Ｒ２によって
構成し、第２温度検出デバイスを、第３抵抗Ｒ３及び第
４抵抗Ｒ４によって構成する。図１に示されているよう
に、第２抵抗Ｒ２及び第３抵抗Ｒ３が、第１すなわち正
の電力供給ライン１に接続され、第１抵抗Ｒ１及び第４
抵抗Ｒ４が、第２すなわち負の電力供給ライン２に接続
されるように、第２抵抗Ｒ２及び第４抵抗Ｒ４と同様に
、第３抵抗Ｒ３及び第１抵抗Ｒ１を、電力供給ライン１
と電力供給ライン２との間に直列に接続する。
スを、抵抗Ｒ１〜Ｒ４の４個の温度検出素子を電力供給
ライン１及び２の間に接続されたホイートストンブリッ
ジの形態で構成する。このようにして、第１温度検出デ
バイスを、ホイートストンブリッジの対向するアームに
設けられている第１抵抗Ｒ１及び第２抵抗Ｒ２によって
構成し、第２温度検出デバイスを、第３抵抗Ｒ３及び第
４抵抗Ｒ４によって構成する。図１に示されているよう
に、第２抵抗Ｒ２及び第３抵抗Ｒ３が、第１すなわち正
の電力供給ライン１に接続され、第１抵抗Ｒ１及び第４
抵抗Ｒ４が、第２すなわち負の電力供給ライン２に接続
されるように、第２抵抗Ｒ２及び第４抵抗Ｒ４と同様に
、第３抵抗Ｒ３及び第１抵抗Ｒ１を、電力供給ライン１
と電力供給ライン２との間に直列に接続する。
【００２９】図３を参照して、以下に更に詳しい説明を
おこなう。第１抵抗Ｒ１及び第２抵抗Ｒ２を、能動素子
１１の周辺部１２に隣接する第１ポジションＰ１に設け
、“ホット（ｈｏｔ）”抵抗、すなわち能動素子１１の
周辺部１２における温度変化を検出する抵抗を構成する
とともに、第３抵抗Ｒ３及び第４抵抗Ｒ４を能動素子１
１の周辺部１２から離間した位置に設け、“コールド（
ｃｏｌｄ） ”抵抗、すなわち能動素子１１の周辺部１
２における温度変化を検出しない抵抗を構成する。この
例では、第１抵抗Ｒ１及び第３抵抗Ｒ３は、正の温度係
数を有している。すなわち、これらの抵抗値は、温度と
ともに増加する。
おこなう。第１抵抗Ｒ１及び第２抵抗Ｒ２を、能動素子
１１の周辺部１２に隣接する第１ポジションＰ１に設け
、“ホット（ｈｏｔ）”抵抗、すなわち能動素子１１の
周辺部１２における温度変化を検出する抵抗を構成する
とともに、第３抵抗Ｒ３及び第４抵抗Ｒ４を能動素子１
１の周辺部１２から離間した位置に設け、“コールド（
ｃｏｌｄ） ”抵抗、すなわち能動素子１１の周辺部１
２における温度変化を検出しない抵抗を構成する。この
例では、第１抵抗Ｒ１及び第３抵抗Ｒ３は、正の温度係
数を有している。すなわち、これらの抵抗値は、温度と
ともに増加する。
【００３０】ホイートストンブリッジからの出力は、第
３抵抗Ｒ３と第１抵抗Ｒ１との第１接続点４と、第２抵
抗Ｒ２と第４抵抗Ｒ４との第２接続点５とから得られ、
比較器６のそれぞれの入力として供給される。この比較
器６は、第１接続点４の電圧が第２接続点５の電圧を越
える場合に、制御信号を供給し、能動半導体素子１１を
オフに切り替える。
３抵抗Ｒ３と第１抵抗Ｒ１との第１接続点４と、第２抵
抗Ｒ２と第４抵抗Ｒ４との第２接続点５とから得られ、
比較器６のそれぞれの入力として供給される。この比較
器６は、第１接続点４の電圧が第２接続点５の電圧を越
える場合に、制御信号を供給し、能動半導体素子１１を
オフに切り替える。
【００３１】この例では、４個の抵抗Ｒ１〜Ｒ４が同じ
温度である場合、“ホット”抵抗である第１抵抗Ｒ１及
び第２抵抗Ｒ２が、第３抵抗Ｒ３及び第４抵抗Ｒ４より
も小さな抵抗値であるように、抵抗Ｒ１〜Ｒ４を選択す
る。このようにして、第１温度検出デバイスＲ１， Ｒ
２と第２温度検出デバイスＲ３， Ｒ４との間に温度差
がない場合、第２接続点５の電圧が第１接続点４の電圧
よりも大きくなり、第１抵抗Ｒ１及び第２抵抗Ｒ２の温
度が上昇し、これらの抵抗値が第３抵抗Ｒ３及び第４抵
抗Ｒ４の抵抗値と等しくなるまで、ホイートストンブリ
ッジは平衡状態（すなわち、第１接続点４の電圧と第２
接続点５の電圧とが等しいポイント）にならない。
温度である場合、“ホット”抵抗である第１抵抗Ｒ１及
び第２抵抗Ｒ２が、第３抵抗Ｒ３及び第４抵抗Ｒ４より
も小さな抵抗値であるように、抵抗Ｒ１〜Ｒ４を選択す
る。このようにして、第１温度検出デバイスＲ１， Ｒ
２と第２温度検出デバイスＲ３， Ｒ４との間に温度差
がない場合、第２接続点５の電圧が第１接続点４の電圧
よりも大きくなり、第１抵抗Ｒ１及び第２抵抗Ｒ２の温
度が上昇し、これらの抵抗値が第３抵抗Ｒ３及び第４抵
抗Ｒ４の抵抗値と等しくなるまで、ホイートストンブリ
ッジは平衡状態（すなわち、第１接続点４の電圧と第２
接続点５の電圧とが等しいポイント）にならない。
【００３２】抵抗Ｒ１， Ｒ２と抵抗Ｒ３， Ｒ４との
相対的な値を選択することによって、比較器６が制御信
号を供給し能動素子１１をオフに切り替える、第１温度
検出デバイスＲ１， Ｒ２と第２温度検出デバイスＲ３
， Ｒ４との間の温度こう配を選択することができる。 抵抗Ｒ１及びＲ２と抵抗Ｒ３及びＲ４との相対的な値は
、抵抗及びその他の回路素子の特性や、能動半導体素子
１１の周辺部１２からの各抵抗の距離などの多くの変数
に依存している。この例では、抵抗Ｒ１及びＲ２の抵抗
値が温度とともに増加し、第１温度検出デバイスＲ１，
Ｒ２と第２温度検出デバイスＲ３， Ｒ４との間の温
度差が２５℃である場合に、平衡状態に到達するように
する。この値を越える任意の温度差において、能動半導
体素子は、オフに切り替えられる。
相対的な値を選択することによって、比較器６が制御信
号を供給し能動素子１１をオフに切り替える、第１温度
検出デバイスＲ１， Ｒ２と第２温度検出デバイスＲ３
， Ｒ４との間の温度こう配を選択することができる。 抵抗Ｒ１及びＲ２と抵抗Ｒ３及びＲ４との相対的な値は
、抵抗及びその他の回路素子の特性や、能動半導体素子
１１の周辺部１２からの各抵抗の距離などの多くの変数
に依存している。この例では、抵抗Ｒ１及びＲ２の抵抗
値が温度とともに増加し、第１温度検出デバイスＲ１，
Ｒ２と第２温度検出デバイスＲ３， Ｒ４との間の温
度差が２５℃である場合に、平衡状態に到達するように
する。この値を越える任意の温度差において、能動半導
体素子は、オフに切り替えられる。
【００３３】図１に示されている回路において、比較器
６は、この入力トランジスタを構成する整合トランジス
タＱ１及びＱ２の差動対を具えている。この例では、ト
ランジスタＱ１及びＱ２を、第１接続点４と第２接続点
５とにそれぞれ接続されているゲートＧ１とゲートＧ２
とを有しているｎチャネルＭＯＳＦＥＴとしている。比
較器６は、第１電力供給ライン１に接続されたソース電
極を有する２個のｐチャネル整合ＭＯＳＦＥＴも具えて
いる。ＭＯＳＦＥＴ Ｑ３ のゲート電極とＭＯＳＦＥ
Ｔ Ｑ４ のゲート電極とを接続するとともに、ＭＯＳ
ＦＥＴ Ｑ３ のゲート電極をそのドレインに接続する
。このようにしてＭＯＳＦＥＴ Ｑ３ 及びＱ４は電流
ミラー回路を構成し、それぞれＭＯＳＦＥＴ Ｑ１ 及
びＱ２のドレイン電極の一方に接続されたドレイン電極
と相まって、差動対Ｑ１及びＱ２の能動負荷を構成する
。
６は、この入力トランジスタを構成する整合トランジス
タＱ１及びＱ２の差動対を具えている。この例では、ト
ランジスタＱ１及びＱ２を、第１接続点４と第２接続点
５とにそれぞれ接続されているゲートＧ１とゲートＧ２
とを有しているｎチャネルＭＯＳＦＥＴとしている。比
較器６は、第１電力供給ライン１に接続されたソース電
極を有する２個のｐチャネル整合ＭＯＳＦＥＴも具えて
いる。ＭＯＳＦＥＴ Ｑ３ のゲート電極とＭＯＳＦＥ
Ｔ Ｑ４ のゲート電極とを接続するとともに、ＭＯＳ
ＦＥＴ Ｑ３ のゲート電極をそのドレインに接続する
。このようにしてＭＯＳＦＥＴ Ｑ３ 及びＱ４は電流
ミラー回路を構成し、それぞれＭＯＳＦＥＴ Ｑ１ 及
びＱ２のドレイン電極の一方に接続されたドレイン電極
と相まって、差動対Ｑ１及びＱ２の能動負荷を構成する
。
【００３４】ＭＯＳＦＥＴ Ｑ１ 及びＱ２のソースを
、ｎチャネルＭＯＳＦＥＴ Ｑ５ のドレインに接続す
る。ＭＯＳＦＥＴ Ｑ５ のソースを第２すなわち負の
電力供給ライン２に接続し、そのゲートをゲート−ドレ
イン接続されたｎチャネルＭＯＳＦＥＴ Ｑ９ のゲー
トに接続する。このｎチャネルＭＯＳＦＥＴ Ｑ９ を
、慣用の電流源Ｉに直列に接続する。この場合、この電
流源Ｉを、電力供給ライン１と電力供給ライン２との間
に接続された（一般的には抵抗値が２００ キロオーム
である）抵抗とすることができる。その理由は、この場
合、電力供給ライン１と電力供給ライン２との間の電圧
を固定しているからである。択一的に、好適な慣用の外
部電流源を、電力供給ライン１と電力供給ライン２との
間に接続することができる。電流源Ｉによって、ＭＯＳ
ＦＥＴ Ｑ９ に電流が流れ、この電流が、ＭＯＳＦＥ
Ｔ Ｑ５ で反射される。 このようにして、ＭＯＳＦＥＴ Ｑ５ は、比較器６の
外部電流源Ｉによって決定される電流値の電流源として
機能する。 他の好適な構成を用いて、比較器６を構成できることも
ち論である。
、ｎチャネルＭＯＳＦＥＴ Ｑ５ のドレインに接続す
る。ＭＯＳＦＥＴ Ｑ５ のソースを第２すなわち負の
電力供給ライン２に接続し、そのゲートをゲート−ドレ
イン接続されたｎチャネルＭＯＳＦＥＴ Ｑ９ のゲー
トに接続する。このｎチャネルＭＯＳＦＥＴ Ｑ９ を
、慣用の電流源Ｉに直列に接続する。この場合、この電
流源Ｉを、電力供給ライン１と電力供給ライン２との間
に接続された（一般的には抵抗値が２００ キロオーム
である）抵抗とすることができる。その理由は、この場
合、電力供給ライン１と電力供給ライン２との間の電圧
を固定しているからである。択一的に、好適な慣用の外
部電流源を、電力供給ライン１と電力供給ライン２との
間に接続することができる。電流源Ｉによって、ＭＯＳ
ＦＥＴ Ｑ９ に電流が流れ、この電流が、ＭＯＳＦＥ
Ｔ Ｑ５ で反射される。 このようにして、ＭＯＳＦＥＴ Ｑ５ は、比較器６の
外部電流源Ｉによって決定される電流値の電流源として
機能する。 他の好適な構成を用いて、比較器６を構成できることも
ち論である。
【００３５】比較器６の出力７がｐチャネルＭＯＳＦＥ
Ｔ Ｑ８ のゲートに供給される。このｐチャネルＭＯ
ＳＦＥＴ Ｑ８ のソースを第１電力供給ライン１に接
続するとともに、そのドレインを、ｎチャネルＭＯＳＦ
ＥＴ Ｑ７ を介して、第２電力供給ライン２に接続す
る。ＭＯＳＦＥＴ Ｑ５ のゲートと同様に、ｎチャネ
ルＭＯＳＦＥＴ Ｑ７ のゲートを、外部電流源Ｉに接
続する。このようにして同様に、ＭＯＳＦＥＴ Ｑ７
も外部電流源Ｉによって決定される電流値の電流源とし
て機能する。ＭＯＳＦＥＴＱ９，Ｑ５及びＱ７は、シィ
ミラー（ｓｉｍｉｌａｒ）となるように，互いに集積化
される。ここで用いられている言葉“シィミラー（ｓｉ
ｍｉｌａｒ）”は、例えばトランジスタなどの素子が、
整合されるように互いに集積化されるとの意味、あるい
は、実効接合領域を既知の比率とし、Ｑ５及びＱ７を流
れる電流が、（トランジスタが整合されている場合、す
なわち）ＭＯＳＦＥＴ Ｑ９ を流れる電流の既知の倍
数のいずれかに等しいままで、ＭＯＳＦＥＴ Ｑ９ を
介して電流源によって供給される電流Ｉが、ＭＯＳＦＥ
Ｔ Ｑ５ 及びＱ７で反射されるように、互いに集積化
されるとの意味であること明らかである。素子の値を適
切に修正することによって、比較器６を構成するＭＯＳ
ＦＥＴ Ｑ１ 及びＱ２及びＱ３及びＱ４において、正
確な整合がなされるというよりもむしろ、実効接合領域
を既知の比率とすることができる。ｐチャネルＭＯＳＦ
ＥＴ Ｑ８ は、ライン８を介して制御信号ＯＴを供給
し、能動半導体素子１１の動作を制御する（図３）。更
に、ｐチャネルＭＯＳＦＥＴ Ｑ８ のドレインをイン
バータ型のＮＯＴ ゲートに接続し、ｎチャネルエンハ
ンスメント形ＭＯＳＦＥＴＱ１１のゲートを駆動する。 ｎチャネルＭＯＳＦＥＴ Ｑ１１を直列に抵抗Ｒ５に接
続し、ｎチャネルＭＯＳＦＥＴ Ｑ１１と抵抗Ｒ５との
直列回路を、第４温度検素子Ｒ４と並列に接続する。
Ｔ Ｑ８ のゲートに供給される。このｐチャネルＭＯ
ＳＦＥＴ Ｑ８ のソースを第１電力供給ライン１に接
続するとともに、そのドレインを、ｎチャネルＭＯＳＦ
ＥＴ Ｑ７ を介して、第２電力供給ライン２に接続す
る。ＭＯＳＦＥＴ Ｑ５ のゲートと同様に、ｎチャネ
ルＭＯＳＦＥＴ Ｑ７ のゲートを、外部電流源Ｉに接
続する。このようにして同様に、ＭＯＳＦＥＴ Ｑ７
も外部電流源Ｉによって決定される電流値の電流源とし
て機能する。ＭＯＳＦＥＴＱ９，Ｑ５及びＱ７は、シィ
ミラー（ｓｉｍｉｌａｒ）となるように，互いに集積化
される。ここで用いられている言葉“シィミラー（ｓｉ
ｍｉｌａｒ）”は、例えばトランジスタなどの素子が、
整合されるように互いに集積化されるとの意味、あるい
は、実効接合領域を既知の比率とし、Ｑ５及びＱ７を流
れる電流が、（トランジスタが整合されている場合、す
なわち）ＭＯＳＦＥＴ Ｑ９ を流れる電流の既知の倍
数のいずれかに等しいままで、ＭＯＳＦＥＴ Ｑ９ を
介して電流源によって供給される電流Ｉが、ＭＯＳＦＥ
Ｔ Ｑ５ 及びＱ７で反射されるように、互いに集積化
されるとの意味であること明らかである。素子の値を適
切に修正することによって、比較器６を構成するＭＯＳ
ＦＥＴ Ｑ１ 及びＱ２及びＱ３及びＱ４において、正
確な整合がなされるというよりもむしろ、実効接合領域
を既知の比率とすることができる。ｐチャネルＭＯＳＦ
ＥＴ Ｑ８ は、ライン８を介して制御信号ＯＴを供給
し、能動半導体素子１１の動作を制御する（図３）。更
に、ｐチャネルＭＯＳＦＥＴ Ｑ８ のドレインをイン
バータ型のＮＯＴ ゲートに接続し、ｎチャネルエンハ
ンスメント形ＭＯＳＦＥＴＱ１１のゲートを駆動する。 ｎチャネルＭＯＳＦＥＴ Ｑ１１を直列に抵抗Ｒ５に接
続し、ｎチャネルＭＯＳＦＥＴ Ｑ１１と抵抗Ｒ５との
直列回路を、第４温度検素子Ｒ４と並列に接続する。
【００３６】抵抗Ｒ５、ＭＯＳＦＥＴ Ｑ１１及びイン
バータすなわちＮＯＴ ゲート９によって、ヒステリシ
ス回路２０が構成される。このようにして、比較器６の
出力端子７の信号がハイであり、ロー出力信号ＯＴがＭ
ＯＳＦＥＴ Ｑ８ から供給され、能動素子１１をオフ
に切り替える場合、ＮＯＴ ゲート９は、ハイ入力信号
を供給し、ＭＯＳＦＥＴ Ｑ１１をオンに切り替え、抵
抗Ｒ５を第４温度検出素子Ｒ４に並列に接続する。この
ことによって、第４温度検出素子Ｒ４の実効抵抗値が引
き下げられ、第１熱検出素子Ｒ１及び第２熱検出素子Ｒ
２の温度は、比較器６の出力信号が再びローになり、ハ
イ信号ＯＴを供給し、能動素子１１をオンに切り替える
以前に、前記第１所定値より低い第２所定値、一般的に
は（セ氏）２０℃に降下するはずである。このヒステリ
シス回路２０によって、温度検出回路１００ がハンテ
ィング（ｈｕｎｔｉｎｇ）あるいはサイクリング（ｃｙ
ｃｌｉｎｇ）すること，すなわち能動半導体素子が小さ
な温度変化で連続的にオン及びオフを繰り返すことを防
ぐことができる。
バータすなわちＮＯＴ ゲート９によって、ヒステリシ
ス回路２０が構成される。このようにして、比較器６の
出力端子７の信号がハイであり、ロー出力信号ＯＴがＭ
ＯＳＦＥＴ Ｑ８ から供給され、能動素子１１をオフ
に切り替える場合、ＮＯＴ ゲート９は、ハイ入力信号
を供給し、ＭＯＳＦＥＴ Ｑ１１をオンに切り替え、抵
抗Ｒ５を第４温度検出素子Ｒ４に並列に接続する。この
ことによって、第４温度検出素子Ｒ４の実効抵抗値が引
き下げられ、第１熱検出素子Ｒ１及び第２熱検出素子Ｒ
２の温度は、比較器６の出力信号が再びローになり、ハ
イ信号ＯＴを供給し、能動素子１１をオンに切り替える
以前に、前記第１所定値より低い第２所定値、一般的に
は（セ氏）２０℃に降下するはずである。このヒステリ
シス回路２０によって、温度検出回路１００ がハンテ
ィング（ｈｕｎｔｉｎｇ）あるいはサイクリング（ｃｙ
ｃｌｉｎｇ）すること，すなわち能動半導体素子が小さ
な温度変化で連続的にオン及びオフを繰り返すことを防
ぐことができる。
【００３７】図２は、パワーＭＯＳＦＥＴなどの典型的
な能動半導体素子の中心から端部に到る温度変化を図式
的に示す図である。ここで、ソース−ドレイン間電圧は
２１ボルトであり、消費電力は３００ ワットであり、
例えば、小さな負荷（例えば、約１００ ミリオーム）
を、パワーＭＯＳＦＥＴとグランド（アース）との間に
設ける。
な能動半導体素子の中心から端部に到る温度変化を図式
的に示す図である。ここで、ソース−ドレイン間電圧は
２１ボルトであり、消費電力は３００ ワットであり、
例えば、小さな負荷（例えば、約１００ ミリオーム）
を、パワーＭＯＳＦＥＴとグランド（アース）との間に
設ける。
【００３８】相対的に小さな過負荷が課されるこのよう
な状況下において、パワーＭＯＳＦＥＴの中心における
温度は急激に上昇するが、半導体本体の残部の温度はゆ
っくりと上昇する。したがつて、図２に示されているよ
うに、急激な温度こう配がパワーＭＯＳＦＥＴの周辺部
１２の付近で生じる。この例においては２個の熱検出素
子Ｒ１及びＲ２を具えている第１温度検出テバイスを、
パワーＭＯＳＦＥＴの周辺部１２に隣接する、一般的に
はすぐ外側の第１ポジションＰ１に配置し、この例にお
いては２個の熱検出素子Ｒ３及びＲ４を具えている第２
温度検出デバイスを、能動素子１１の周辺部１２から離
間した第２ポジションＰ２に配置することによって、図
２に示されているように、時間とともに温度が変化する
にしても、ゆっくりと変化する場合であっても、パワー
ＭＯＳＦＥＴの周辺部１２の温度こう配を検出すること
ができる。温度こう配が一定値に到達すると、パワーＭ
ＯＳＦＥＴは、図１に示されている回路によってオフに
切り替えられる。
な状況下において、パワーＭＯＳＦＥＴの中心における
温度は急激に上昇するが、半導体本体の残部の温度はゆ
っくりと上昇する。したがつて、図２に示されているよ
うに、急激な温度こう配がパワーＭＯＳＦＥＴの周辺部
１２の付近で生じる。この例においては２個の熱検出素
子Ｒ１及びＲ２を具えている第１温度検出テバイスを、
パワーＭＯＳＦＥＴの周辺部１２に隣接する、一般的に
はすぐ外側の第１ポジションＰ１に配置し、この例にお
いては２個の熱検出素子Ｒ３及びＲ４を具えている第２
温度検出デバイスを、能動素子１１の周辺部１２から離
間した第２ポジションＰ２に配置することによって、図
２に示されているように、時間とともに温度が変化する
にしても、ゆっくりと変化する場合であっても、パワー
ＭＯＳＦＥＴの周辺部１２の温度こう配を検出すること
ができる。温度こう配が一定値に到達すると、パワーＭ
ＯＳＦＥＴは、図１に示されている回路によってオフに
切り替えられる。
【００３９】上記のように、温度検出回路１００ を、
能動素子、この例ではパワーＭＯＳＦＥＴと同一の半導
体本体内あるいはこの半導体本体上に集積化する。図３
は、半導体本体１０の上部表面を示す略図であり、パワ
−ＭＯＳＦＥＴ１１の周辺部１２と、第１及び第２温度
検出デバイスＲ１〜Ｒ４との相対的な位置関係を示す図
である。パワーＭＯＳＦＥＴ１１は、一般的には慣用の
いわゆるＤＭＯＳＦＥＴ 技術を用いて製造されるバー
ティカルＭＯＳＦＥＴであり、種々のＭＯＳＦＥＴ Ｑ
１ 〜Ｑ１１ （図３には示さず）は、ＤＭＯＳＦＥＴ
技術と同等の既知のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔ
ａｒｙ ＭＯＳＦＥＴ）技術を用いてパワーＤＭＯＳＦ
ＥＴ と同一の時間で製造される。温度検出素子Ｒ１〜
Ｒ２と抵抗Ｒ５とを、好適な慣用の技術を用いて形成す
ることができる。例えば、抵抗Ｒ１〜Ｒ４と抵抗Ｒ５と
を拡散領域として、あるいはドープされた多結晶シリコ
ン層から形成することができる。拡散領域を用いて抵抗
Ｒ１〜Ｒ４を構成するのが好ましい。その理由は、これ
らの拡散領域が、パワーＭＯＳＦＥＴとのより優れた熱
接点を構成し、一層正確な温度検出を可能にするからで
ある。一般的に、パワーＭＯＳＦＥＴを、表面領域が１
０平方ミリメートルであるバーティカルＤＭＯＳＦＥＴ
とし、例えば１００００ 〜２００００ のパラレル
セルを具えている場合、“ホット”温度検出素子Ｒ１及
びＲ２を、ＭＯＳＦＥＴ１１の周辺部１２から１２５
マイクロメートル離れている第１ポジションＰ１に配置
するとともに、“コールド”温度検出素子Ｒ３及びＲ４
を、ＭＯＳＦＥＴ１１の周辺部１２から１１２５マイク
ロメートル離れている第２ポジションＰ２に配置するこ
とができ、且つ、第１ポジションＰ１と第２ポジション
Ｐ２との間の温度こう配が２５℃に到達する際に、比較
器６がハイ出力信号を供給し、最終的にロー信号ＯＴに
よってパワーＭＯＳＦＥＴ１１をオフに切り替えること
ができるように、温度検出素子Ｒ１〜Ｒ４の抵抗値を選
択することができる。この例においては、抵抗Ｒ１及び
Ｒ２の抵抗値を、抵抗Ｒ３及びＲ４の抵抗値の０．９倍
とすることができる。パワーＭＯＳＦＥＴの周辺部１２
がセルの最終列を示していること、及び上記測定を、周
辺部１２と、温度検出素子Ｒ１〜Ｒ４を構成する抵抗の
中心との間で行うこと明らかである。
能動素子、この例ではパワーＭＯＳＦＥＴと同一の半導
体本体内あるいはこの半導体本体上に集積化する。図３
は、半導体本体１０の上部表面を示す略図であり、パワ
−ＭＯＳＦＥＴ１１の周辺部１２と、第１及び第２温度
検出デバイスＲ１〜Ｒ４との相対的な位置関係を示す図
である。パワーＭＯＳＦＥＴ１１は、一般的には慣用の
いわゆるＤＭＯＳＦＥＴ 技術を用いて製造されるバー
ティカルＭＯＳＦＥＴであり、種々のＭＯＳＦＥＴ Ｑ
１ 〜Ｑ１１ （図３には示さず）は、ＤＭＯＳＦＥＴ
技術と同等の既知のＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔ
ａｒｙ ＭＯＳＦＥＴ）技術を用いてパワーＤＭＯＳＦ
ＥＴ と同一の時間で製造される。温度検出素子Ｒ１〜
Ｒ２と抵抗Ｒ５とを、好適な慣用の技術を用いて形成す
ることができる。例えば、抵抗Ｒ１〜Ｒ４と抵抗Ｒ５と
を拡散領域として、あるいはドープされた多結晶シリコ
ン層から形成することができる。拡散領域を用いて抵抗
Ｒ１〜Ｒ４を構成するのが好ましい。その理由は、これ
らの拡散領域が、パワーＭＯＳＦＥＴとのより優れた熱
接点を構成し、一層正確な温度検出を可能にするからで
ある。一般的に、パワーＭＯＳＦＥＴを、表面領域が１
０平方ミリメートルであるバーティカルＤＭＯＳＦＥＴ
とし、例えば１００００ 〜２００００ のパラレル
セルを具えている場合、“ホット”温度検出素子Ｒ１及
びＲ２を、ＭＯＳＦＥＴ１１の周辺部１２から１２５
マイクロメートル離れている第１ポジションＰ１に配置
するとともに、“コールド”温度検出素子Ｒ３及びＲ４
を、ＭＯＳＦＥＴ１１の周辺部１２から１１２５マイク
ロメートル離れている第２ポジションＰ２に配置するこ
とができ、且つ、第１ポジションＰ１と第２ポジション
Ｐ２との間の温度こう配が２５℃に到達する際に、比較
器６がハイ出力信号を供給し、最終的にロー信号ＯＴに
よってパワーＭＯＳＦＥＴ１１をオフに切り替えること
ができるように、温度検出素子Ｒ１〜Ｒ４の抵抗値を選
択することができる。この例においては、抵抗Ｒ１及び
Ｒ２の抵抗値を、抵抗Ｒ３及びＲ４の抵抗値の０．９倍
とすることができる。パワーＭＯＳＦＥＴの周辺部１２
がセルの最終列を示していること、及び上記測定を、周
辺部１２と、温度検出素子Ｒ１〜Ｒ４を構成する抵抗の
中心との間で行うこと明らかである。
【００４０】図１に示されている温度検出回路１００
の動作においては、抵抗値が上記の比であるために、抵
抗Ｒ１〜Ｒ４に温度差がない場合、第２接続点５の電圧
が第１接続点４の電圧よりも高くなり、比較器６が出力
ライン７にロー出力を供給する。このため、ＭＯＳＦＥ
Ｔ Ｑ８ はオンであり、出力信号ＯＴはハイである。 抵抗Ｒ１及びＲ２の温度が増加するにつれて、これらの
抵抗値が増加する。この抵抗の比率によって選択される
ある温度において、ブリッジが平衡状態となる。抵抗Ｒ
１及びＲ２の温度が更に増加すると、温度検出素子Ｒ１
及びＲ２の抵抗値が、温度検出素子Ｒ３及びＲ４の抵抗
値よりも大きくなり、第１接続点４における電圧が第２
接続点５における電圧よりも大きくなる。一般的に、こ
のことは、第１ポジションＰ１と第２ポジションＰ２と
の間の温度差が大きい場合（一般的には２５℃）に生じ
るように構成される。このような環境下、比較器６は、
出力ライン７で、ハイ出力信号をｐチャネルＭＯＳＦＥ
Ｔ Ｑ８ のゲートに供給し、ＭＯＳＦＥＴ Ｑ８ を
オフにする。回路１００ は、ロー出力信号ＯＴを供給
し、能動素子、この場合図３に略図的に示されているパ
ワーＭＯＳＦＥＴ１１をオフにする。上記のように、こ
の時ＮＯＴ ゲート９はハイ出力信号を供給し、ＭＯＳ
ＦＥＴ Ｑ１１をオンに切り替える。この際、抵抗Ｒ５
を、第４温度検出素子Ｒ４に並列に接続する。
の動作においては、抵抗値が上記の比であるために、抵
抗Ｒ１〜Ｒ４に温度差がない場合、第２接続点５の電圧
が第１接続点４の電圧よりも高くなり、比較器６が出力
ライン７にロー出力を供給する。このため、ＭＯＳＦＥ
Ｔ Ｑ８ はオンであり、出力信号ＯＴはハイである。 抵抗Ｒ１及びＲ２の温度が増加するにつれて、これらの
抵抗値が増加する。この抵抗の比率によって選択される
ある温度において、ブリッジが平衡状態となる。抵抗Ｒ
１及びＲ２の温度が更に増加すると、温度検出素子Ｒ１
及びＲ２の抵抗値が、温度検出素子Ｒ３及びＲ４の抵抗
値よりも大きくなり、第１接続点４における電圧が第２
接続点５における電圧よりも大きくなる。一般的に、こ
のことは、第１ポジションＰ１と第２ポジションＰ２と
の間の温度差が大きい場合（一般的には２５℃）に生じ
るように構成される。このような環境下、比較器６は、
出力ライン７で、ハイ出力信号をｐチャネルＭＯＳＦＥ
Ｔ Ｑ８ のゲートに供給し、ＭＯＳＦＥＴ Ｑ８ を
オフにする。回路１００ は、ロー出力信号ＯＴを供給
し、能動素子、この場合図３に略図的に示されているパ
ワーＭＯＳＦＥＴ１１をオフにする。上記のように、こ
の時ＮＯＴ ゲート９はハイ出力信号を供給し、ＭＯＳ
ＦＥＴ Ｑ１１をオンに切り替える。この際、抵抗Ｒ５
を、第４温度検出素子Ｒ４に並列に接続する。
【００４１】パワーＭＯＳＦＥＴ１１がオフに切り替え
られると、第１ポジションＰ１と第２ポジションＰ２と
の間の温度差が減少する。この温度差が突然降下し、抵
抗Ｒ５によって決定される前記第１所定値よりも低い第
２所定値に到達すると、第２接続点５の電圧が第１接続
点４の電圧よりも上昇し、比較器６が、ロー出力信号を
ＭＯＳＦＥＴ Ｑ８ のゲートに供給し、ＭＯＳＦＥＴ
Ｑ８ をオンに切り替えるとともに、ハイ出力信号Ｏ
Ｔを供給し、能動素子１１をオンに切り替える。同時に
、インバータすなわち、ＮＯＴ ゲート９はロー出力信
号を供給し、ＭＯＳＦＥＴ Ｑ１１ ＷＯオフに切り
替えるとともに、抵抗Ｒ５の接続を断ち、温度差が前記
第２所定値よりも高い第１所定値に到達する際、比較器
６が再びハイ出力信号を供給し、能動素子１１をオフに
切り替えるようにする。
られると、第１ポジションＰ１と第２ポジションＰ２と
の間の温度差が減少する。この温度差が突然降下し、抵
抗Ｒ５によって決定される前記第１所定値よりも低い第
２所定値に到達すると、第２接続点５の電圧が第１接続
点４の電圧よりも上昇し、比較器６が、ロー出力信号を
ＭＯＳＦＥＴ Ｑ８ のゲートに供給し、ＭＯＳＦＥＴ
Ｑ８ をオンに切り替えるとともに、ハイ出力信号Ｏ
Ｔを供給し、能動素子１１をオンに切り替える。同時に
、インバータすなわち、ＮＯＴ ゲート９はロー出力信
号を供給し、ＭＯＳＦＥＴ Ｑ１１ ＷＯオフに切り
替えるとともに、抵抗Ｒ５の接続を断ち、温度差が前記
第２所定値よりも高い第１所定値に到達する際、比較器
６が再びハイ出力信号を供給し、能動素子１１をオフに
切り替えるようにする。
【００４２】図４は、図１にて示す差動温度検出回路の
変形例１００’を示す回路図である。図４に示されてい
る回路では、第１ｎチャネルＭＯＳＦＥＴＱ１２を、抵
抗Ｒ２と抵抗Ｒ４との間に直列に接続し、そのソースを
抵抗Ｒ４に接続し、そのドレインを抵抗Ｒ２に接続する
。ＭＯＳＦＥＴ Ｑ１２と整合されている、すなわち、
シィミラーな第２ｎチャネルＭＯＳＦＥＴ Ｑ１３のソ
ースを抵抗Ｒ１に接続するとともに、そのドレインを抵
抗Ｒ３に接続し、抵抗Ｒ３と抵抗Ｒ１との間に接続する
。
変形例１００’を示す回路図である。図４に示されてい
る回路では、第１ｎチャネルＭＯＳＦＥＴＱ１２を、抵
抗Ｒ２と抵抗Ｒ４との間に直列に接続し、そのソースを
抵抗Ｒ４に接続し、そのドレインを抵抗Ｒ２に接続する
。ＭＯＳＦＥＴ Ｑ１２と整合されている、すなわち、
シィミラーな第２ｎチャネルＭＯＳＦＥＴ Ｑ１３のソ
ースを抵抗Ｒ１に接続するとともに、そのドレインを抵
抗Ｒ３に接続し、抵抗Ｒ３と抵抗Ｒ１との間に接続する
。
【００４３】ＭＯＳＦＥＴ Ｑ１２のゲートとＭＯＳＦ
ＥＴ Ｑ１３のゲートとを、ノード１３において互いに
接続し、ＭＯＳＦＥＴ Ｑ１２のゲートをノード４’に
おいてそのドレインに接続する。このノード４’を比較
器６’の一方の入力端子にも接続するとともに、抵抗Ｒ
３とＭＯＳＦＥＴ Ｑ１３のドレインとの間のノード５
’を、比較器６’のもう一方の入力端子に接続する。比
較器６’は、任意の好適な形態をとることができ、図１
に示されている比較器６と同様のものとすることができ
る。
ＥＴ Ｑ１３のゲートとを、ノード１３において互いに
接続し、ＭＯＳＦＥＴ Ｑ１２のゲートをノード４’に
おいてそのドレインに接続する。このノード４’を比較
器６’の一方の入力端子にも接続するとともに、抵抗Ｒ
３とＭＯＳＦＥＴ Ｑ１３のドレインとの間のノード５
’を、比較器６’のもう一方の入力端子に接続する。比
較器６’は、任意の好適な形態をとることができ、図１
に示されている比較器６と同様のものとすることができ
る。
【００４４】簡単のため、ＭＯＳＦＥＴ Ｑ１２ 及
びＱ１３ の利得が極めて大きいものと仮定すると、こ
れらのゲート−ソース間電圧Ｖｇｓは、ほぼ一定となる
。抵抗Ｒ１〜Ｒ４がすべて同じ温度である場合、Ｒ３＝
ＫＲ２、且つＲ４＝ＫＲ１である。ここで、例えばＫは
、ほぼ１．１である。抵抗Ｒ２，ＭＯＳＦＥＴ Ｑ１２
及び抵抗Ｒ４に流れる電流をＩ’と規定すると、抵抗Ｒ
１に流れる電流は、ほぼ（Ｒ４／Ｒ１）Ｉ’＝ＫＩ’で
ある。抵抗Ｒ２の両端にかかる電圧は、Ｉ’Ｒ２である
。抵抗Ｒ３の両端にかかる電圧は、Ｉ”Ｒ３＝ＫＩ’Ｒ
３＝Ｋ×ＫＩ’Ｒ２ である。したがって、ノード４’
とノード５’との間の電位差は：△Ｖ＝Ｉ’Ｒ２（１−
Ｋ×Ｋ） である。
びＱ１３ の利得が極めて大きいものと仮定すると、こ
れらのゲート−ソース間電圧Ｖｇｓは、ほぼ一定となる
。抵抗Ｒ１〜Ｒ４がすべて同じ温度である場合、Ｒ３＝
ＫＲ２、且つＲ４＝ＫＲ１である。ここで、例えばＫは
、ほぼ１．１である。抵抗Ｒ２，ＭＯＳＦＥＴ Ｑ１２
及び抵抗Ｒ４に流れる電流をＩ’と規定すると、抵抗Ｒ
１に流れる電流は、ほぼ（Ｒ４／Ｒ１）Ｉ’＝ＫＩ’で
ある。抵抗Ｒ２の両端にかかる電圧は、Ｉ’Ｒ２である
。抵抗Ｒ３の両端にかかる電圧は、Ｉ”Ｒ３＝ＫＩ’Ｒ
３＝Ｋ×ＫＩ’Ｒ２ である。したがって、ノード４’
とノード５’との間の電位差は：△Ｖ＝Ｉ’Ｒ２（１−
Ｋ×Ｋ） である。
【００４５】“ホット”抵抗Ｒ１及びＲ２の温度が低下
するにつれて、“ホット”抵抗Ｒ１及びＲ２と“コール
ド”抵抗Ｒ３及びＲ４との温度差が臨界値に到達する時
であるＫ＝１まで、Ｋの値は減少する。この臨界値にお
いて、電位差△Ｖ＝０である。抵抗Ｒ１及びＲ２の温度
が更に減少すると、抵抗Ｒ１及びＲ２の抵抗値は、抵抗
Ｒ３及びＲ４の抵抗値を越え、比較器６’は信号を供給
し、能動半導体素子１１をオフに切り替える。上記のよ
うに、比較器６’を図１に示されている比較器６と同様
のものとすることができ、これを、同様の出力段（ＭＯ
ＳＦＥＴ Ｑ８ 及びＱ７）に接続することができ、更
に図１に示されているのと同様のヒステリシス回路を設
けることもできる。
するにつれて、“ホット”抵抗Ｒ１及びＲ２と“コール
ド”抵抗Ｒ３及びＲ４との温度差が臨界値に到達する時
であるＫ＝１まで、Ｋの値は減少する。この臨界値にお
いて、電位差△Ｖ＝０である。抵抗Ｒ１及びＲ２の温度
が更に減少すると、抵抗Ｒ１及びＲ２の抵抗値は、抵抗
Ｒ３及びＲ４の抵抗値を越え、比較器６’は信号を供給
し、能動半導体素子１１をオフに切り替える。上記のよ
うに、比較器６’を図１に示されている比較器６と同様
のものとすることができ、これを、同様の出力段（ＭＯ
ＳＦＥＴ Ｑ８ 及びＱ７）に接続することができ、更
に図１に示されているのと同様のヒステリシス回路を設
けることもできる。
【００４６】電流ミラー接続のＭＯＳＦＥＴ Ｑ１２及
びＱ１３ を組み込むことによって、より大きな差動利
得が得られ、比較器６の正確性があまり要求されなくな
る。図４の回路１００は、その感度が図１の回路１００
’の感度よりも高いために、抵抗Ｒ１〜Ｒ４の抵抗値温
度係数が小さい場合、あるいは雑音限界が大きい場合で
、その特性が主に抵抗の形成工程によって決定される場
合に役立つものである。
びＱ１３ を組み込むことによって、より大きな差動利
得が得られ、比較器６の正確性があまり要求されなくな
る。図４の回路１００は、その感度が図１の回路１００
’の感度よりも高いために、抵抗Ｒ１〜Ｒ４の抵抗値温
度係数が小さい場合、あるいは雑音限界が大きい場合で
、その特性が主に抵抗の形成工程によって決定される場
合に役立つものである。
【００４７】所定の周囲の温度条件の下、一定の温度差
が検出されると、図１に示されている温度検出回路によ
って能動素子１１をオフに切り替えることができるが、
抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４の抵抗値が、周囲の温度
によって変化するため、４個の抵抗Ｒ１，Ｒ２，Ｒ３及
びＲ４によって構成されるホイートストンブリッジが平
衡状態に達する温度差は、周囲の温度、すなわち“コー
ルド”抵抗Ｒ３及びＲ４の温度に依存して変化する。
が検出されると、図１に示されている温度検出回路によ
って能動素子１１をオフに切り替えることができるが、
抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４の抵抗値が、周囲の温度
によって変化するため、４個の抵抗Ｒ１，Ｒ２，Ｒ３及
びＲ４によって構成されるホイートストンブリッジが平
衡状態に達する温度差は、周囲の温度、すなわち“コー
ルド”抵抗Ｒ３及びＲ４の温度に依存して変化する。
【００４８】図５は、周囲の温度変化の影響を軽減する
ように設計された温度検出回路１００ａの一例の基本素
子を示す略図である。図５に示されているように、温度
検出回路１００ａの第１温度検出デバイスも、能動素子
１１の周辺部１２に隣接して配置された（すなわち、図
３の抵抗Ｒ１及びＲ２と同様に配置された）２個の抵抗
Ｒ１１ 及びＲ１４ を具えている。この例において、
第２温度検出デバイスは、２個の抵抗Ｒ１３ 及びＲ１
６ を具えている。これらの抵抗を、図３の抵抗Ｒ３及
びＲ４と同様に、能動素子１１の周辺部１２から離間し
たところに配置する。同様に、更に２個の“コールド”
抵抗Ｒ１２ 及びＲ１５ を、能動素子１１の周辺部１
２から離間したところに配置する。
ように設計された温度検出回路１００ａの一例の基本素
子を示す略図である。図５に示されているように、温度
検出回路１００ａの第１温度検出デバイスも、能動素子
１１の周辺部１２に隣接して配置された（すなわち、図
３の抵抗Ｒ１及びＲ２と同様に配置された）２個の抵抗
Ｒ１１ 及びＲ１４ を具えている。この例において、
第２温度検出デバイスは、２個の抵抗Ｒ１３ 及びＲ１
６ を具えている。これらの抵抗を、図３の抵抗Ｒ３及
びＲ４と同様に、能動素子１１の周辺部１２から離間し
たところに配置する。同様に、更に２個の“コールド”
抵抗Ｒ１２ 及びＲ１５ を、能動素子１１の周辺部１
２から離間したところに配置する。
【００４９】抵抗Ｒ１３ を、電力供給ライン１に接続
するとともに、抵抗Ｒ１１ に直列に接続する。抵抗Ｒ
１１ を、抵抗Ｒ１５ を介して電力供給ライン２に接
続する。同様に、抵抗Ｒ１２， Ｒ１４及びＲ１６ を
、直列に接続する。ここで、抵抗Ｒ１４ を抵抗Ｒ１２
を介して電力供給ライン１に接続するとともに、抵抗
Ｒ１６ を介して電力供給ライン２に接続する。
するとともに、抵抗Ｒ１１ に直列に接続する。抵抗Ｒ
１１ を、抵抗Ｒ１５ を介して電力供給ライン２に接
続する。同様に、抵抗Ｒ１２， Ｒ１４及びＲ１６ を
、直列に接続する。ここで、抵抗Ｒ１４ を抵抗Ｒ１２
を介して電力供給ライン１に接続するとともに、抵抗
Ｒ１６ を介して電力供給ライン２に接続する。
【００５０】絶対温度に比例する（ＰＴＡＴ：ｐｒｏｐ
ｏｒｔｉｏｎａｌ−ｔｏ−ａｂｓｏｌｕｔｅ ｔｅｍｐ
ｅｒａｔｕｒｅ）電圧源（図示せず）から得られる第１
電流源３０を、抵抗Ｒ１１ と抵抗Ｒ１５ との間の接
続点２１に接続し、直列接続された抵抗Ｒ１３， Ｒ１
１及びＲ１５を流れる電流Ｉ１を得る。また、同様の電
流源３１を、抵抗Ｒ１２ と抵抗Ｒ１４ との間の接続
点２２に接続し、直列接続された抵抗Ｒ１２， Ｒ１４
及びＲ１６ を流れる同一の電流Ｉ１を得る。 ２個の電流源３０及び３１によって得られる電流が同一
にならないように、例えば回路を、それぞれの抵抗の値
に依存するように構成する。
ｏｒｔｉｏｎａｌ−ｔｏ−ａｂｓｏｌｕｔｅ ｔｅｍｐ
ｅｒａｔｕｒｅ）電圧源（図示せず）から得られる第１
電流源３０を、抵抗Ｒ１１ と抵抗Ｒ１５ との間の接
続点２１に接続し、直列接続された抵抗Ｒ１３， Ｒ１
１及びＲ１５を流れる電流Ｉ１を得る。また、同様の電
流源３１を、抵抗Ｒ１２ と抵抗Ｒ１４ との間の接続
点２２に接続し、直列接続された抵抗Ｒ１２， Ｒ１４
及びＲ１６ を流れる同一の電流Ｉ１を得る。 ２個の電流源３０及び３１によって得られる電流が同一
にならないように、例えば回路を、それぞれの抵抗の値
に依存するように構成する。
【００５１】比較器４０は、抵抗Ｒ１３ と抵抗Ｒ１１
との間の接続点２３に接続された正の第１入力端子４
１と、抵抗Ｒ１４ と抵抗Ｒ１６ との間の接続点２４
に接続された負の第２入力端子４２とを具えている。比
較器４０を、任意の好適な種類のもの、例えば図１に示
されている比較器６と同様のものとすることができる。 比較器４０は、出力ライン４３の所定の温度差を表示し
ている出力信号を供給する。
との間の接続点２３に接続された正の第１入力端子４
１と、抵抗Ｒ１４ と抵抗Ｒ１６ との間の接続点２４
に接続された負の第２入力端子４２とを具えている。比
較器４０を、任意の好適な種類のもの、例えば図１に示
されている比較器６と同様のものとすることができる。 比較器４０は、出力ライン４３の所定の温度差を表示し
ている出力信号を供給する。
【００５２】図４には示していないが、図１にて示すヒ
ステリシス回路２０と類似の回路を設け、温度検出回路
１００ａのハンティングあるいはサイクリングを防ぐこ
とができる。
ステリシス回路２０と類似の回路を設け、温度検出回路
１００ａのハンティングあるいはサイクリングを防ぐこ
とができる。
【００５３】図６は、図５に示されている温度検出回路
１００ａの詳細な実現例を示す図である。図６に示す回
路１００ａは、差動増幅器５２を用いて、第１電流源３
０と第２電流源３１とを構成する。しかし、このような
種々の電流源が従来技術より既知であること、及びここ
に記載されている電流源が単なる一例であること、当業
者にとってもち論明らかである。
１００ａの詳細な実現例を示す図である。図６に示す回
路１００ａは、差動増幅器５２を用いて、第１電流源３
０と第２電流源３１とを構成する。しかし、このような
種々の電流源が従来技術より既知であること、及びここ
に記載されている電流源が単なる一例であること、当業
者にとってもち論明らかである。
【００５４】差動増幅器５２は、ロングテイルドペア（
ｌｏｎｇ−ｔａｉｌｅｄ ｐａｉｒ） 構造の２個のｐ
チャネルＭＯＳＦＥＴ Ｐ１ 及びＰ２を具え、これら
の共通ソース電流 ＩＳｓは、他のｐチャネルトランジ
スタＰ３を介して、電力供給ライン１から供給される。 ｐチャネル対Ｐ１， Ｐ２のドレインを、ダイオード接
続されたＭＯＳＦＥＴ Ｎ１ とＭＯＳＦＥＴ Ｎ２
とによって構成されるｎチャネル電流ミラー能動負荷を
介して、他方の電力供給ライン２に接続する。２個のｎ
チャネルＭＯＳＦＥＴ Ｎ３Ａ 及びＮ３Ｂ では、
そのゲートを、ＭＯＳＦＥＴ Ｐ２ 及びＮ２のドレイ
ンである接続点５４に接続し、差動増幅器５２の第１及
び第２出力トランジスタをそれぞれ構成する。図６には
示されていないが、当業者にとって明らかなように、始
めにノード５４の電圧を上げるために、始動回路を設け
ることができる。該始動回路を、好適な慣用の形態とす
ることができる。
ｌｏｎｇ−ｔａｉｌｅｄ ｐａｉｒ） 構造の２個のｐ
チャネルＭＯＳＦＥＴ Ｐ１ 及びＰ２を具え、これら
の共通ソース電流 ＩＳｓは、他のｐチャネルトランジ
スタＰ３を介して、電力供給ライン１から供給される。 ｐチャネル対Ｐ１， Ｐ２のドレインを、ダイオード接
続されたＭＯＳＦＥＴ Ｎ１ とＭＯＳＦＥＴ Ｎ２
とによって構成されるｎチャネル電流ミラー能動負荷を
介して、他方の電力供給ライン２に接続する。２個のｎ
チャネルＭＯＳＦＥＴ Ｎ３Ａ 及びＮ３Ｂ では、
そのゲートを、ＭＯＳＦＥＴ Ｐ２ 及びＮ２のドレイ
ンである接続点５４に接続し、差動増幅器５２の第１及
び第２出力トランジスタをそれぞれ構成する。図６には
示されていないが、当業者にとって明らかなように、始
めにノード５４の電圧を上げるために、始動回路を設け
ることができる。該始動回路を、好適な慣用の形態とす
ることができる。
【００５５】第１出力トランジスタＮ３Ａ のドレイン
を、ノード５８において、第１ｎ−ｐ−ｎ バイポーラ
トランジスタＱＡのエミッタに接続し、このコレクタを
電力供給ライン１に接続する。第２出力トランジスタＮ
３Ｂ のドレインを、他の抵抗Ｒ３を介して、第２ｎ−
ｐ−ｎ バイポーラトランジスタＱＢのエミッタに接続
し、そのコレクタを、電力供給ライン１に接続する。こ
の第２バイポーラトランジスタＱＢの実効エミッタ領域
のファクタは、第１バイポーラトランジスタＱＡのファ
クタより大きく、Ｊ倍である。
を、ノード５８において、第１ｎ−ｐ−ｎ バイポーラ
トランジスタＱＡのエミッタに接続し、このコレクタを
電力供給ライン１に接続する。第２出力トランジスタＮ
３Ｂ のドレインを、他の抵抗Ｒ３を介して、第２ｎ−
ｐ−ｎ バイポーラトランジスタＱＢのエミッタに接続
し、そのコレクタを、電力供給ライン１に接続する。こ
の第２バイポーラトランジスタＱＢの実効エミッタ領域
のファクタは、第１バイポーラトランジスタＱＡのファ
クタより大きく、Ｊ倍である。
【００５６】バイポーラトランジスタＱＡ（×１）及び
ＱＢ（×Ｊ）では、そのベースをともにバイアスレール
６６に接続している。このバイアスレール６６を、ダイ
オード接続されたｐチャネルＭＯＳＦＥＴ Ｐ６ を介
して、電力供給ライン１に接続する。ノード５８を、差
動増幅器５２の反転入力端子（−）を構成するＭＯＳＦ
ＥＴ Ｐ２ のゲートに接続する。 ノード６２を、差動増幅器５２の非反転入力端子（＋）
を構成するＭＯＳＦＥＴ Ｐ１ のゲートに接続する。
ＱＢ（×Ｊ）では、そのベースをともにバイアスレール
６６に接続している。このバイアスレール６６を、ダイ
オード接続されたｐチャネルＭＯＳＦＥＴ Ｐ６ を介
して、電力供給ライン１に接続する。ノード５８を、差
動増幅器５２の反転入力端子（−）を構成するＭＯＳＦ
ＥＴ Ｐ２ のゲートに接続する。 ノード６２を、差動増幅器５２の非反転入力端子（＋）
を構成するＭＯＳＦＥＴ Ｐ１ のゲートに接続する。
【００５７】動作中、ダイオード接続されたｐチャネル
ＭＯＳＦＥＴ Ｐ６ は、バイアスレール６６を電圧
ＶＢＢに保持する役割を果たす。この電圧 ＶＢＢは、
わずかに数ボルトであり、電力供給ライン１の電圧より
小さい。このことによって、差動増幅器５２が動作する
のに十分な“ヘッドルーム（ｈｅａｄｒｏｏｍ）”が構
成される。差動増幅器５２の出力トランジスタＮ３Ａ
及びＮ３Ｂ はそれぞれ、第１バイポーラトランジスタ
ＱＡ（×１）を流れる電流Ｉ３Ａ 、及び第２バイポー
ラトランジスタＱＢ（×Ｊ）を流れる電流Ｉ３Ｂ を得
る。
ＭＯＳＦＥＴ Ｐ６ は、バイアスレール６６を電圧
ＶＢＢに保持する役割を果たす。この電圧 ＶＢＢは、
わずかに数ボルトであり、電力供給ライン１の電圧より
小さい。このことによって、差動増幅器５２が動作する
のに十分な“ヘッドルーム（ｈｅａｄｒｏｏｍ）”が構
成される。差動増幅器５２の出力トランジスタＮ３Ａ
及びＮ３Ｂ はそれぞれ、第１バイポーラトランジスタ
ＱＡ（×１）を流れる電流Ｉ３Ａ 、及び第２バイポー
ラトランジスタＱＢ（×Ｊ）を流れる電流Ｉ３Ｂ を得
る。
【００５８】出力トランジスタＮ３Ａ とＮ３Ｂ とを
整合させた場合、電流Ｉ３Ａ と電流Ｉ３Ｂ とは等し
くなければならない。したがって、第１バイポーラトラ
ンジスタＱＡ（×１）の電流密度は、第２バイポーラト
ランジスタＱＢ（×Ｊ）電流密度より大きく、Ｊ倍であ
る。したがって、バイポーラトランジスタＱＡのベース
−エミッタ電圧降下と、バイポーラトランジスタＱＢの
ベース−エミッタ電圧降下との電位差が、方程式：
整合させた場合、電流Ｉ３Ａ と電流Ｉ３Ｂ とは等し
くなければならない。したがって、第１バイポーラトラ
ンジスタＱＡ（×１）の電流密度は、第２バイポーラト
ランジスタＱＢ（×Ｊ）電流密度より大きく、Ｊ倍であ
る。したがって、バイポーラトランジスタＱＡのベース
−エミッタ電圧降下と、バイポーラトランジスタＱＢの
ベース−エミッタ電圧降下との電位差が、方程式：
【数１】
で与えられること明らかであろう。ここで、ｋは、ボル
ツマン定数（１．３８×１０−２３ ジュール／ケルビ
ン）であり、Ｔは、絶対温度ケルビンであり、ｑは、単
位電荷（１．６ ×１０−１９クーロン）であり、ｌｎ
（Ｊ） は、ファクタＪの自然対数である。
ツマン定数（１．３８×１０−２３ ジュール／ケルビ
ン）であり、Ｔは、絶対温度ケルビンであり、ｑは、単
位電荷（１．６ ×１０−１９クーロン）であり、ｌｎ
（Ｊ） は、ファクタＪの自然対数である。
【００５９】バイポーラトランジスタＱＡ及びＱＢのベ
ースを、ともにバイアスレール６６（ＶＢＢ）に接続し
ているために、ＰＴＡＴ電位差 ＶＡＢは、図に示され
ているようにエミッタ間に生じる。同時に、出力トラン
ジスタＮ３Ａ 及びＮ３Ｂ から差動増幅器５２の入力
端子（−）及び（＋）へのフィードバックによって、ノ
ード５８（−）の電圧と、ノード６２（＋）の電圧が等
しく保たれる。逆に、このことは、ＰＴＡＴ電圧信号
ＶＡＢが： Ｉ３Ａ ＝ ＶＡＢ／Ｒ３ となるように、抵抗Ｒ３の両端に課されていることを示
している。
ースを、ともにバイアスレール６６（ＶＢＢ）に接続し
ているために、ＰＴＡＴ電位差 ＶＡＢは、図に示され
ているようにエミッタ間に生じる。同時に、出力トラン
ジスタＮ３Ａ 及びＮ３Ｂ から差動増幅器５２の入力
端子（−）及び（＋）へのフィードバックによって、ノ
ード５８（−）の電圧と、ノード６２（＋）の電圧が等
しく保たれる。逆に、このことは、ＰＴＡＴ電圧信号
ＶＡＢが： Ｉ３Ａ ＝ ＶＡＢ／Ｒ３ となるように、抵抗Ｒ３の両端に課されていることを示
している。
【００６０】第３ｎチャネル出力ＭＯＳＦＥＴ Ｎ４
においても、そのゲートを、第１及び第２出力トランジ
スタＮ３Ａ 及びＮ３Ｂ のゲートと同様に、ノード５
４に接続し、Ｉ３Ａ 及びＩ３Ｂ に比例する電流Ｉ４
を発生させる。この電流Ｉ４は、ｐチャネル電流ミラー
のダイオード接続された入力ＭＯＳＦＥＴ Ｐ５に供
給される。ｐチャネル電流ミラーの出力トランジスタＰ
３は、差動増幅器５２のバイアス電流 ＩＳＳを供給す
る。ＭＯＳＦＥＴ Ｎ３Ａ， Ｎ３Ｂ，Ｎ４， Ｐ５及
びＰ３の幾何学的な寸法を適切にすることによって、こ
のフィードバックバイアス装置は、差動増幅器５２が非
無限インピーダンス負荷を駆動する際に、回路に生じる
規則的なオフセットエラーを除去することができる。こ
のバイアス技術は、英国特許第２２２２４９７ 号明細
書（ＰＨＢ３３４８３）に詳細に説明されている。この
明細書は、望ましくないラッチアップ（ｌａｔｃｈ−ｕ
ｐ）状態を回避するための装置も開示しているが、簡単
のため図６には示していない。
においても、そのゲートを、第１及び第２出力トランジ
スタＮ３Ａ 及びＮ３Ｂ のゲートと同様に、ノード５
４に接続し、Ｉ３Ａ 及びＩ３Ｂ に比例する電流Ｉ４
を発生させる。この電流Ｉ４は、ｐチャネル電流ミラー
のダイオード接続された入力ＭＯＳＦＥＴ Ｐ５に供
給される。ｐチャネル電流ミラーの出力トランジスタＰ
３は、差動増幅器５２のバイアス電流 ＩＳＳを供給す
る。ＭＯＳＦＥＴ Ｎ３Ａ， Ｎ３Ｂ，Ｎ４， Ｐ５及
びＰ３の幾何学的な寸法を適切にすることによって、こ
のフィードバックバイアス装置は、差動増幅器５２が非
無限インピーダンス負荷を駆動する際に、回路に生じる
規則的なオフセットエラーを除去することができる。こ
のバイアス技術は、英国特許第２２２２４９７ 号明細
書（ＰＨＢ３３４８３）に詳細に説明されている。この
明細書は、望ましくないラッチアップ（ｌａｔｃｈ−ｕ
ｐ）状態を回避するための装置も開示しているが、簡単
のため図６には示していない。
【００６１】ここまでのところ、上記にて説明した図６
にて示す回路は、欧州特許出願公開第３６９５３０号明
細書（ＰＨＢ３３５０７）の図３に示されている回路と
同様のものであり、簡単のため、同一の構成要素には、
同一の参照番号を用いている。しかしながら他の点にお
いて、図６の回路１００ａは、欧州特許出願公開第３６
９５３０号明細書の図３に示されている回路とは異なる
ものである。したがって、図６に示されているように、
ノード５４を、第４出力ｎチャネルＭＯＳＦＥＴ Ｎ５
のゲートと、第５出力ｎチャネルＭＯＳＦＥＴ Ｎ６
のゲートとにそれぞれ接続し、これらのソースを、電
力供給ライン２に接続する。第４出力トランジスタＮ５
のドレインを、ノード５５において、一対のｐチャネル
ＭＯＳＦＥＴ Ｐ６ 及びＰ７の接続されたゲートに接
続し、これらのソースを、電力供給ライン１に接続する
。電流ミラー回路を構成するために、ｐチャネルＭＯＳ
ＦＥＴ Ｐ６ のドレインを、そのゲートに接続する。 ＭＯＳＦＥＴ Ｐ７ のドレインを、抵抗Ｒ１１ と抵
抗Ｒ１５ との接続点２１に接続する。トランジスタＮ
６のドレインを、抵抗Ｒ１２ と抵抗Ｒ１４ との接続
点２２に接続する。
にて示す回路は、欧州特許出願公開第３６９５３０号明
細書（ＰＨＢ３３５０７）の図３に示されている回路と
同様のものであり、簡単のため、同一の構成要素には、
同一の参照番号を用いている。しかしながら他の点にお
いて、図６の回路１００ａは、欧州特許出願公開第３６
９５３０号明細書の図３に示されている回路とは異なる
ものである。したがって、図６に示されているように、
ノード５４を、第４出力ｎチャネルＭＯＳＦＥＴ Ｎ５
のゲートと、第５出力ｎチャネルＭＯＳＦＥＴ Ｎ６
のゲートとにそれぞれ接続し、これらのソースを、電
力供給ライン２に接続する。第４出力トランジスタＮ５
のドレインを、ノード５５において、一対のｐチャネル
ＭＯＳＦＥＴ Ｐ６ 及びＰ７の接続されたゲートに接
続し、これらのソースを、電力供給ライン１に接続する
。電流ミラー回路を構成するために、ｐチャネルＭＯＳ
ＦＥＴ Ｐ６ のドレインを、そのゲートに接続する。 ＭＯＳＦＥＴ Ｐ７ のドレインを、抵抗Ｒ１１ と抵
抗Ｒ１５ との接続点２１に接続する。トランジスタＮ
６のドレインを、抵抗Ｒ１２ と抵抗Ｒ１４ との接続
点２２に接続する。
【００６２】関連する電流ミラー回路Ｐ６及びＰ７を伴
うＭＯＳＦＥＴ Ｎ５ と、ＭＯＳＦＥＴ Ｎ４ と同
様のＭＯＳＦＥＴ Ｎ６ とは、トランジスタＮ３Ａ
及びＮ３Ｂ の電流を反射する。このようにして、直列
接続された抵抗Ｒ１３ ，Ｒ１１ 及びＲ１５ を流れ
る電流 Ｉ３Ｂと、抵抗Ｒ１２ ，Ｒ１４ 及びＲ１６
を流れる電流 Ｉ３Ａに比例する電流Ｉ１が得られる
。
うＭＯＳＦＥＴ Ｎ５ と、ＭＯＳＦＥＴ Ｎ４ と同
様のＭＯＳＦＥＴ Ｎ６ とは、トランジスタＮ３Ａ
及びＮ３Ｂ の電流を反射する。このようにして、直列
接続された抵抗Ｒ１３ ，Ｒ１１ 及びＲ１５ を流れ
る電流 Ｉ３Ｂと、抵抗Ｒ１２ ，Ｒ１４ 及びＲ１６
を流れる電流 Ｉ３Ａに比例する電流Ｉ１が得られる
。
【００６３】電流Ｉ１は、抵抗Ｒ３の抵抗値を、適切に
選択することによって調整できる。同一の電流Ｉ１が得
られるように、ＭＯＳＦＥＴ Ｎ５ とＮ６とを整合さ
せることが好ましいが、ＭＯＳＦＥＴのＮ５とＮ６との
相対的な寸法によって決定されるＭＯＳＦＥＴＮ５ 及
びＮ６を流れる電流の相対的な値を単に用いて類似させ
ることができる。必要ならば、ＭＯＳＦＥＴ Ｎ３Ａを
流れる電流 Ｉ３Ａと、ＭＯＳＦＥＴ Ｎ３Ｂを流れる
電流 Ｉ３Ｂとの負の変換を、電流ミラーの適切な使用
によって得ることができる。
選択することによって調整できる。同一の電流Ｉ１が得
られるように、ＭＯＳＦＥＴ Ｎ５ とＮ６とを整合さ
せることが好ましいが、ＭＯＳＦＥＴのＮ５とＮ６との
相対的な寸法によって決定されるＭＯＳＦＥＴＮ５ 及
びＮ６を流れる電流の相対的な値を単に用いて類似させ
ることができる。必要ならば、ＭＯＳＦＥＴ Ｎ３Ａを
流れる電流 Ｉ３Ａと、ＭＯＳＦＥＴ Ｎ３Ｂを流れる
電流 Ｉ３Ｂとの負の変換を、電流ミラーの適切な使用
によって得ることができる。
【００６４】抵抗Ｒ３， Ｒ１３， Ｒ１１， Ｒ１５
， Ｒ１２， Ｒ１４及びＲ１６ のすべてが、温度変
化に対して同様に応答すべきであり、したがって、同一
のプロセスで組み立てられるべきであること、もち論の
ことである。図１を参照して上記にて説明したように、
これらの抵抗を、例えば拡散抵抗、すなわちドープされ
た多結晶シリコン抵抗とすることができる。
， Ｒ１２， Ｒ１４及びＲ１６ のすべてが、温度変
化に対して同様に応答すべきであり、したがって、同一
のプロセスで組み立てられるべきであること、もち論の
ことである。図１を参照して上記にて説明したように、
これらの抵抗を、例えば拡散抵抗、すなわちドープされ
た多結晶シリコン抵抗とすることができる。
【００６５】出力信号を比較器４０から発生させ、能動
素子１１をオフに切り替えるために、比較器の負の入力
ライン４２と、正の入力ライン４１との間の電位差△Ｖ
をゼロ、すなわちブリッジを平衡状態にすべきである。
素子１１をオフに切り替えるために、比較器の負の入力
ライン４２と、正の入力ライン４１との間の電位差△Ｖ
をゼロ、すなわちブリッジを平衡状態にすべきである。
【００６６】Ｒｘを、セ氏２５度における抵抗値、Ｒ’
ｘ を、ある他の温度Ｔにおける抵抗値とすると、Ｒ’
ｘ ＝Ｒｘ（１＋ｔｃ（Ｔ−２９８））ここで、Ｔは、
ケルビン温度、ｔｃは、抵抗の温度係数である。また、
Ｒｃを、“コールド”抵抗Ｒ１３ 及びＲ１６ の抵抗
値に等しくし、Ｒｈを、“ホット”抵抗Ｒ１４ 及びＲ
１１ の抵抗値に等しくし、Ｒ３を、抵抗Ｒ１５ 及び
Ｒ１２ の抵抗値に等しくした場合、 （Ｒｃ＋Ｒｈ＋Ｒｓ） △Ｖ＝Ｖ（Ｒｃ−Ｒｈ−Ｒｓ）
−２ＲｓＲ’ｃＩ１（２９８）となる。ここで、Ｉ１（
２９８）は、２５℃（２９８ ケルビン温度）における
電流Ｉ１の値である。半導体本体１０の全体を２５℃に
すると、上記より：
ｘ を、ある他の温度Ｔにおける抵抗値とすると、Ｒ’
ｘ ＝Ｒｘ（１＋ｔｃ（Ｔ−２９８））ここで、Ｔは、
ケルビン温度、ｔｃは、抵抗の温度係数である。また、
Ｒｃを、“コールド”抵抗Ｒ１３ 及びＲ１６ の抵抗
値に等しくし、Ｒｈを、“ホット”抵抗Ｒ１４ 及びＲ
１１ の抵抗値に等しくし、Ｒ３を、抵抗Ｒ１５ 及び
Ｒ１２ の抵抗値に等しくした場合、 （Ｒｃ＋Ｒｈ＋Ｒｓ） △Ｖ＝Ｖ（Ｒｃ−Ｒｈ−Ｒｓ）
−２ＲｓＲ’ｃＩ１（２９８）となる。ここで、Ｉ１（
２９８）は、２５℃（２９８ ケルビン温度）における
電流Ｉ１の値である。半導体本体１０の全体を２５℃に
すると、上記より：
【数２】
【数３】
【００６７】回路の全体の温度が一定の最大許容温度Ｔ
ｃ、例えば４２３ケルビン温度に到達する際、この回路
は、信号を供給し、能動素子１１をオフに切り替える必
要がある。これらの環境下においては、能動素子１１を
局所的に加熱することはできない。また、△Ｖ＝０とし
て、
ｃ、例えば４２３ケルビン温度に到達する際、この回路
は、信号を供給し、能動素子１１をオフに切り替える必
要がある。これらの環境下においては、能動素子１１を
局所的に加熱することはできない。また、△Ｖ＝０とし
て、
【数４】
とする。したがって、臨界温度Ｔｃを、抵抗Ｒｃ， Ｒ
ｈ， Ｒｓの値を選択することによって選択する。
ｈ， Ｒｓの値を選択することによって選択する。
【００６８】チップが、通常の周囲温度、例えば２５℃
にあるにもかかわらず、能動素子１１に高過渡電力損失
が生じ、“ホット”抵抗Ｒ１４ 及びＲ１１ の温度が
上昇する場合も、注目すべき状態である。これらの状況
下において、“ホット”抵抗Ｒ１１ 及びＲ１４と、“
コールド”抵抗Ｒ１３ 及びＲ１６ との温度差が、臨
界値△Ｔｃに到達する際に、回路は、信号を供給し、能
動素子１１をオフに切り替える必要がある。再び、△Ｖ
をゼロとすると、
にあるにもかかわらず、能動素子１１に高過渡電力損失
が生じ、“ホット”抵抗Ｒ１４ 及びＲ１１ の温度が
上昇する場合も、注目すべき状態である。これらの状況
下において、“ホット”抵抗Ｒ１１ 及びＲ１４と、“
コールド”抵抗Ｒ１３ 及びＲ１６ との温度差が、臨
界値△Ｔｃに到達する際に、回路は、信号を供給し、能
動素子１１をオフに切り替える必要がある。再び、△Ｖ
をゼロとすると、
【数５】
これらの方程式から、抵抗値を計算することができ、回
路の特性を最適とし、前記所定値が検出される際の温度
によって悪影響を受けずに、ほぼ一定となるようにする
。すなわち、絶対温度、すなわち検出される実際の温度
に無関係となるようにする。ある状況下においては、回
路が、実際に検出される温度が増加するにつれて、（差
値が減少する場合）次第に高感度となることが望ましい
。
路の特性を最適とし、前記所定値が検出される際の温度
によって悪影響を受けずに、ほぼ一定となるようにする
。すなわち、絶対温度、すなわち検出される実際の温度
に無関係となるようにする。ある状況下においては、回
路が、実際に検出される温度が増加するにつれて、（差
値が減少する場合）次第に高感度となることが望ましい
。
【００６９】以上の説明は、２個の“ホット”抵抗Ｒ１
１ 及びＲ１４ の抵抗値が、２個の“コールド”抵抗
Ｒ１３ 及びＲ１６ の抵抗値と同一であると仮定して
いる。しかし、ブリッジを対称とし、各抵抗の対の抵抗
値が同じでなくとも、温度依存性による利益が得られる
。
１ 及びＲ１４ の抵抗値が、２個の“コールド”抵抗
Ｒ１３ 及びＲ１６ の抵抗値と同一であると仮定して
いる。しかし、ブリッジを対称とし、各抵抗の対の抵抗
値が同じでなくとも、温度依存性による利益が得られる
。
【００７０】上記のホイートストンブリッジを用いて、
検出される差動信号を増幅する。その理由は、温度の増
加及び、これによる上記の例の第１熱検出デバイスの抵
抗値の増加によって、第１接続点における電圧値が増加
する。一方、第２熱検出デバイスによって検出される同
様の温度増加によって、第２接続点における電圧値が減
少する。
検出される差動信号を増幅する。その理由は、温度の増
加及び、これによる上記の例の第１熱検出デバイスの抵
抗値の増加によって、第１接続点における電圧値が増加
する。一方、第２熱検出デバイスによって検出される同
様の温度増加によって、第２接続点における電圧値が減
少する。
【００７１】上記の例では、熱検出素子の温度係数が正
であるもの、すなわちこれらの抵抗値が温度とともに増
加するものと仮定する。しかし、例えば、図１に示され
ている回路に適切な変更を加えて、比較器６からのロー
出力７により能動素子をオフに切り替えるように構成す
ることによって、あるいは、ホイートストンブリッジ内
の構成素子Ｒ１及びＲ３の位置と、構成素子Ｒ２及びＲ
４の位置とを逆にし、温度の減少による構成素子Ｒ１及
びＲ２の抵抗値の減少によって、第１接続点４における
電圧値が、第２接続点５における電圧値を越えるように
構成することによって、温度係数が負である熱検出素子
を用いることができる。また、上記例では、熱検出素子
を抵抗で構成しているが、温度依存抵抗を有している他
の素子、例えばダイオード（すなわち、ダイオードとし
て機能するベース−コレクタ接続されたバイポーラトラ
ンジスタ）を用いることもできる。
であるもの、すなわちこれらの抵抗値が温度とともに増
加するものと仮定する。しかし、例えば、図１に示され
ている回路に適切な変更を加えて、比較器６からのロー
出力７により能動素子をオフに切り替えるように構成す
ることによって、あるいは、ホイートストンブリッジ内
の構成素子Ｒ１及びＲ３の位置と、構成素子Ｒ２及びＲ
４の位置とを逆にし、温度の減少による構成素子Ｒ１及
びＲ２の抵抗値の減少によって、第１接続点４における
電圧値が、第２接続点５における電圧値を越えるように
構成することによって、温度係数が負である熱検出素子
を用いることができる。また、上記例では、熱検出素子
を抵抗で構成しているが、温度依存抵抗を有している他
の素子、例えばダイオード（すなわち、ダイオードとし
て機能するベース−コレクタ接続されたバイポーラトラ
ンジスタ）を用いることもできる。
【００７２】このようにして、上記温度検出回路１００
によって、急な温度こう配を検出できるとともに、これ
によって、能動素子がオーバーヒートとなる前に、能動
素子をオフに切り替えることができる。温度検出回路の
この構成を、単一のセンサよりも更に高感度とし、これ
を、単一の温度検出素子を用いている温度検出回路より
も、より簡易且つ正確に実現することができる。
によって、急な温度こう配を検出できるとともに、これ
によって、能動素子がオーバーヒートとなる前に、能動
素子をオフに切り替えることができる。温度検出回路の
この構成を、単一のセンサよりも更に高感度とし、これ
を、単一の温度検出素子を用いている温度検出回路より
も、より簡易且つ正確に実現することができる。
【００７３】図７は、本発明による温度検出回路の他の
一例１０１ を示す図である。図７に示されている例で
は、温度検出デバイスを、抵抗ではなく、以下に示すよ
うに絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ、
すなわちＩＧＦＥＴ）によって構成する。この絶縁ゲー
ト電界効果トランジスタの温度特性は、抵抗とは異なる
ものであり、この温度検出回路の絶対温度（すなわち、
周囲温度）に対する感度を、図１に示されている回路１
００ の場合よりも小さくすることができる。
一例１０１ を示す図である。図７に示されている例で
は、温度検出デバイスを、抵抗ではなく、以下に示すよ
うに絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ、
すなわちＩＧＦＥＴ）によって構成する。この絶縁ゲー
ト電界効果トランジスタの温度特性は、抵抗とは異なる
ものであり、この温度検出回路の絶対温度（すなわち、
周囲温度）に対する感度を、図１に示されている回路１
００ の場合よりも小さくすることができる。
【００７４】図７に示されている温度検出回路１０１
では、第１温度検出デバイスを、ｐチャネルＭＯＳＦＥ
Ｔ Ｑ２５で構成し、第２温度検出デバイスを、ｐチャ
ネルＭＯＳＦＥＴ Ｑ２４で構成している。ｐチャネル
ＭＯＳＦＥＴ Ｑ２５を、能動素子１１の周辺部１２に
隣接する、すなわち図３の“ホット”抵抗Ｒ１及びＲ２
の位置に類似する位置に集積化する。一方、ｐチャネル
ＭＯＳＦＥＴ Ｑ２４を、能動素子１１の周辺部１２か
ら離間したところに、すなわち図３の“コールド”抵抗
Ｒ３及びＲ４の位置に類似する位置に集積化する。２個
のｐチャネルＭＯＳＦＥＴ Ｑ２４及びＱ２５ を、能
動素子１１とともに集積化し、伝導チャネル領域が、能
動素子の周辺部１２の隣接部分に平行に延びるように構
成し、この伝導チャネル領域に沿った温度こう配が生じ
ることを防止、あるいは少なくとも低減できるようにす
る。この方向も検出され、迅速な応答がなされる。２個
のｐチャネルＭＯＳＦＥＴ Ｑ２４及びＱ２５ は、比
較的短く且つ幅の広い伝導チャネル領域を有し（ここで
、幅は、伝導チャネル領域に沿ったチャージキャリアの
流れる方向に直角な方向である）、“コールド”ｐチャ
ネルＭＯＳＦＥＴ Ｑ２４の伝導チャネル領域の幅を、
“ホット”ｐチャネルＭＯＳＦＥＴ Ｑ２５の伝導チャ
ネル領域の幅ｗよりも広い、ｘ倍に構成することができ
る。この例では、ｘを、１．１ とすることができる。
では、第１温度検出デバイスを、ｐチャネルＭＯＳＦＥ
Ｔ Ｑ２５で構成し、第２温度検出デバイスを、ｐチャ
ネルＭＯＳＦＥＴ Ｑ２４で構成している。ｐチャネル
ＭＯＳＦＥＴ Ｑ２５を、能動素子１１の周辺部１２に
隣接する、すなわち図３の“ホット”抵抗Ｒ１及びＲ２
の位置に類似する位置に集積化する。一方、ｐチャネル
ＭＯＳＦＥＴ Ｑ２４を、能動素子１１の周辺部１２か
ら離間したところに、すなわち図３の“コールド”抵抗
Ｒ３及びＲ４の位置に類似する位置に集積化する。２個
のｐチャネルＭＯＳＦＥＴ Ｑ２４及びＱ２５ を、能
動素子１１とともに集積化し、伝導チャネル領域が、能
動素子の周辺部１２の隣接部分に平行に延びるように構
成し、この伝導チャネル領域に沿った温度こう配が生じ
ることを防止、あるいは少なくとも低減できるようにす
る。この方向も検出され、迅速な応答がなされる。２個
のｐチャネルＭＯＳＦＥＴ Ｑ２４及びＱ２５ は、比
較的短く且つ幅の広い伝導チャネル領域を有し（ここで
、幅は、伝導チャネル領域に沿ったチャージキャリアの
流れる方向に直角な方向である）、“コールド”ｐチャ
ネルＭＯＳＦＥＴ Ｑ２４の伝導チャネル領域の幅を、
“ホット”ｐチャネルＭＯＳＦＥＴ Ｑ２５の伝導チャ
ネル領域の幅ｗよりも広い、ｘ倍に構成することができ
る。この例では、ｘを、１．１ とすることができる。
【００７５】ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のソー
スを、電力供給ライン１に接続するとともに、これらの
ゲートを、ｐチャネルＭＯＳＦＥＴ Ｑ２３のゲート及
びドレインが接続されたノード３１に、接続する。ｐチ
ャネルＭＯＳＦＥＴ Ｑ２３のソースを、電力供給ライ
ン１に接続するとともに、そのドレイン及びゲートを、
抵抗Ｒ２０ を介して電力供給ライン２に接続する。こ
のようにして、ＭＯＳＦＥＴ Ｑ２３， Ｑ２４ 及び
Ｑ２５ は、電流ミラー回路を成し、抵抗Ｒ２０ を流
れる電流Ｉ２０ は、ＭＯＳＦＥＴ Ｑ２４及びＱ２５
で反射される。この例では、ＭＯＳＦＥＴ Ｑ２３を
、ＭＯＳＦＥＴ Ｑ２５に整合させ、電流Ｉ２０ がＭ
ＯＳＦＥＴ Ｑ２５を流れるようにしている。しかし、
その伝導チャネル領域の幅が広いために、電流ｘＩ２０
がＭＯＳＦＥＴ Ｑ２４を流れる。これによって、ＭＯ
ＳＦＥＴ Ｑ２４及びＱ２５ のバイアス点をうまく規
定することができる。
スを、電力供給ライン１に接続するとともに、これらの
ゲートを、ｐチャネルＭＯＳＦＥＴ Ｑ２３のゲート及
びドレインが接続されたノード３１に、接続する。ｐチ
ャネルＭＯＳＦＥＴ Ｑ２３のソースを、電力供給ライ
ン１に接続するとともに、そのドレイン及びゲートを、
抵抗Ｒ２０ を介して電力供給ライン２に接続する。こ
のようにして、ＭＯＳＦＥＴ Ｑ２３， Ｑ２４ 及び
Ｑ２５ は、電流ミラー回路を成し、抵抗Ｒ２０ を流
れる電流Ｉ２０ は、ＭＯＳＦＥＴ Ｑ２４及びＱ２５
で反射される。この例では、ＭＯＳＦＥＴ Ｑ２３を
、ＭＯＳＦＥＴ Ｑ２５に整合させ、電流Ｉ２０ がＭ
ＯＳＦＥＴ Ｑ２５を流れるようにしている。しかし、
その伝導チャネル領域の幅が広いために、電流ｘＩ２０
がＭＯＳＦＥＴ Ｑ２４を流れる。これによって、ＭＯ
ＳＦＥＴ Ｑ２４及びＱ２５ のバイアス点をうまく規
定することができる。
【００７６】ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のドレ
インを、ノード３２及びノード３３のそれぞれにおいて
、電流ミラー対のｎチャネルＭＯＳＦＥＴ Ｑ２６及び
Ｑ２７ のソースにそれぞれ接続する。図示されている
ように、ＭＯＳＦＥＴ Ｑ２６のゲートを、ノード３２
において、そのドレインに接続し、ＭＯＳＦＥＴ Ｑ２
７のゲートを、ノード３２において、ＭＯＳＦＥＴ Ｑ
２６のゲートに接続する。ＭＯＳＦＥＴＱ２６及びＱ２
７ のソースを、電力供給ライン２に接続する。この接
続は、それぞれ抵抗Ｒ２２ 及びＲ２３ を介して行う
ことができ、これによって、電流ミラーの正確性を改善
することができる。
インを、ノード３２及びノード３３のそれぞれにおいて
、電流ミラー対のｎチャネルＭＯＳＦＥＴ Ｑ２６及び
Ｑ２７ のソースにそれぞれ接続する。図示されている
ように、ＭＯＳＦＥＴ Ｑ２６のゲートを、ノード３２
において、そのドレインに接続し、ＭＯＳＦＥＴ Ｑ２
７のゲートを、ノード３２において、ＭＯＳＦＥＴ Ｑ
２６のゲートに接続する。ＭＯＳＦＥＴＱ２６及びＱ２
７ のソースを、電力供給ライン２に接続する。この接
続は、それぞれ抵抗Ｒ２２ 及びＲ２３ を介して行う
ことができ、これによって、電流ミラーの正確性を改善
することができる。
【００７７】ｐチャネルＭＯＳＦＥＴ Ｑ２８のメイン
電流通路を介して、ノード３３を、電力供給ライン１に
接続するとともに、ｎチャネルＭＯＳＦＥＴ Ｑ２９の
メイン電流通路を介して、電力供給ライン２に接続する
。ＭＯＳＦＥＴ Ｑ２８のゲートを、ゲート−ドレイン
接続されたｐチャネルＭＯＳＦＥＴ Ｑ３２のゲートに
接続し、ｐチャネルＭＯＳＦＥＴ Ｑ３２のソースを、
電力供給ライン１に接続するとともに、そのドレインを
、抵抗Ｒ２４ を介して出力ライン３５に接続する。こ
のようにして、ＭＯＳＦＥＴ Ｑ２８及びＱ３２ によ
って、電流ミラー回路を構成する。
電流通路を介して、ノード３３を、電力供給ライン１に
接続するとともに、ｎチャネルＭＯＳＦＥＴ Ｑ２９の
メイン電流通路を介して、電力供給ライン２に接続する
。ＭＯＳＦＥＴ Ｑ２８のゲートを、ゲート−ドレイン
接続されたｐチャネルＭＯＳＦＥＴ Ｑ３２のゲートに
接続し、ｐチャネルＭＯＳＦＥＴ Ｑ３２のソースを、
電力供給ライン１に接続するとともに、そのドレインを
、抵抗Ｒ２４ を介して出力ライン３５に接続する。こ
のようにして、ＭＯＳＦＥＴ Ｑ２８及びＱ３２ によ
って、電流ミラー回路を構成する。
【００７８】ＭＯＳＦＥＴ Ｑ２９のゲートを、ＣＭＯ
ＳＦＥＴ Ｑ２１及びＱ２２ のそれぞれのドレインを
接続しているノード３４に接続する。このＣＭＯＳＦＥ
Ｔ Ｑ２１ 及びＱ２２ は、反転入力バッファを構成
し、その接続されているゲートが、入力論理信号Ｌｏを
受信する。
ＳＦＥＴ Ｑ２１及びＱ２２ のそれぞれのドレインを
接続しているノード３４に接続する。このＣＭＯＳＦＥ
Ｔ Ｑ２１ 及びＱ２２ は、反転入力バッファを構成
し、その接続されているゲートが、入力論理信号Ｌｏを
受信する。
【００７９】ノード３３を、反転出力バッファを構成す
るＣＭＯＳＦＥＴＱ３０ 及びＱ３１ の接続されたゲ
ートに、接続する。ＣＭＯＳＦＥＴ Ｑ３０ 及びＱ３
１ の接続されたドレインを、出力ライン３５に接続す
る。
るＣＭＯＳＦＥＴＱ３０ 及びＱ３１ の接続されたゲ
ートに、接続する。ＣＭＯＳＦＥＴ Ｑ３０ 及びＱ３
１ の接続されたドレインを、出力ライン３５に接続す
る。
【００８０】図７に示されている温度検出回路１０１
の動作中、抵抗Ｒ２０ を流れる電流 Ｉ２０は、ＭＯ
ＳＦＥＴ Ｑ２４及びＱ２５ によって反射される。し
かし、ＭＯＳＦＥＴ Ｑ２４の伝導チャネル領域が、Ｍ
ＯＳＦＥＴ Ｑ２３及びＱ２５ の伝導チャネル領域よ
りも広く、ｘ倍であるので、電流ｘＩ２０、ここに記載
されている例では、１．１ｘＩ２０ が、ＭＯＳＦＥＴ
Ｑ２４を流れる。
の動作中、抵抗Ｒ２０ を流れる電流 Ｉ２０は、ＭＯ
ＳＦＥＴ Ｑ２４及びＱ２５ によって反射される。し
かし、ＭＯＳＦＥＴ Ｑ２４の伝導チャネル領域が、Ｍ
ＯＳＦＥＴ Ｑ２３及びＱ２５ の伝導チャネル領域よ
りも広く、ｘ倍であるので、電流ｘＩ２０、ここに記載
されている例では、１．１ｘＩ２０ が、ＭＯＳＦＥＴ
Ｑ２４を流れる。
【００８１】ＭＯＳＦＥＴ Ｑ２４及びＱ２５ を流れ
る電流は、ＭＯＳＦＥＴ Ｑ２６及びＱ２７（と、存在
するならば抵抗Ｒ２２ 及びＲ２３ と）で構成される
電流ミラーによって受信される。したがって、ＭＯＳＦ
ＥＴ Ｑ２７は、ＭＯＳＦＥＴ Ｑ２５からの電流ｘＩ
２０を抑制するように作用する。しかし、ＭＯＳＦＥＴ
Ｑ２５は、単に電流Ｉ２０ を反射するだけであって
、したがって、ＭＯＳＦＥＴ Ｑ２５及びＱ２７ のド
レインは、電力供給ライン２の電圧ＶＬＯＷに保持され
る。通常、反転出力バッファＱ３０ 及びＱ３１ は、
出力ライン３５に、ハイ信号ＯＴ’ を供給する。
る電流は、ＭＯＳＦＥＴ Ｑ２６及びＱ２７（と、存在
するならば抵抗Ｒ２２ 及びＲ２３ と）で構成される
電流ミラーによって受信される。したがって、ＭＯＳＦ
ＥＴ Ｑ２７は、ＭＯＳＦＥＴ Ｑ２５からの電流ｘＩ
２０を抑制するように作用する。しかし、ＭＯＳＦＥＴ
Ｑ２５は、単に電流Ｉ２０ を反射するだけであって
、したがって、ＭＯＳＦＥＴ Ｑ２５及びＱ２７ のド
レインは、電力供給ライン２の電圧ＶＬＯＷに保持され
る。通常、反転出力バッファＱ３０ 及びＱ３１ は、
出力ライン３５に、ハイ信号ＯＴ’ を供給する。
【００８２】入力ライン３０における論理入力信号Ｌｏ
がロ−である場合、ＭＯＳＦＥＴ Ｑ２１及びＱ２２に
よって構成される反転入力バッファは、ハイ信号を、こ
のとき導電性であるＭＯＳＦＥＴ Ｑ２９のゲートに供
給する。このようにして、ＭＯＳＦＥＴ Ｑ２５及びＱ
２８ を流れる電流がグランド（ＶＬＯＷ）されること
、及びＭＯＳＦＥＴ Ｑ３０及びＱ３１ によって構成
される反転出力バッファの入力端子をローに保ち、出力
信号ＯＴ’ がハイに保たれることが保証される。
がロ−である場合、ＭＯＳＦＥＴ Ｑ２１及びＱ２２に
よって構成される反転入力バッファは、ハイ信号を、こ
のとき導電性であるＭＯＳＦＥＴ Ｑ２９のゲートに供
給する。このようにして、ＭＯＳＦＥＴ Ｑ２５及びＱ
２８ を流れる電流がグランド（ＶＬＯＷ）されること
、及びＭＯＳＦＥＴ Ｑ３０及びＱ３１ によって構成
される反転出力バッファの入力端子をローに保ち、出力
信号ＯＴ’ がハイに保たれることが保証される。
【００８３】入力信号Ｌｏがハイの場合、反転入力バッ
ファＱ２１， Ｑ２２の出力はローであり、ＭＯＳＦＥ
Ｔ Ｑ２９がオフに切り替えられる。このとき、温度こ
う配が発生すると、すなわち能動素子１１（図３参照）
の中心の温度が半導体本体周囲の温度よりも急速に上昇
する場合、“ホット”ＭＯＳＦＥＴ Ｑ２５のしきい値
電圧が、“コールド”ＭＯＳＦＥＴ Ｑ２４のしきい値
電圧よりも降下し、これによってＭＯＳＦＥＴ Ｑ２５
が、Ｉ２０ よりも大きな電流を発生させることができ
る。 十分に大きな温度こう配の場合、ＭＯＳＦＥＴ Ｑ２５
の出力電流が、ＭＯＳＦＥＴ Ｑ２６及びＱ２７ によ
って反射される電流ｘＩ２０よりも大きくなり、反転出
力バッファＱ３０ 及びＱ３１ の入力がハイになり、
したがって、出力ライン３５の出力信号ＯＴ’ ローと
なり、温度差が過大であることを示す。ロー出力信号Ｏ
Ｔ’を用いて、能動素子１１をオフにすることができる
。抵抗Ｒ２４ を流れる電流は、ＭＯＳＦＥＴ Ｑ２８
及びＱ３２ で構成される電流ミラー回路によって反射
され、ＭＯＳＦＥＴ Ｑ２５からＭＯＳＦＥＴ Ｑ２７
に供給される電流に加えられる。したがって、正のフィ
ードバックが供給され、出力信号ＯＴ’ が再びハイに
なる前に、温度差が低い値に降下していなければならな
い。
ファＱ２１， Ｑ２２の出力はローであり、ＭＯＳＦＥ
Ｔ Ｑ２９がオフに切り替えられる。このとき、温度こ
う配が発生すると、すなわち能動素子１１（図３参照）
の中心の温度が半導体本体周囲の温度よりも急速に上昇
する場合、“ホット”ＭＯＳＦＥＴ Ｑ２５のしきい値
電圧が、“コールド”ＭＯＳＦＥＴ Ｑ２４のしきい値
電圧よりも降下し、これによってＭＯＳＦＥＴ Ｑ２５
が、Ｉ２０ よりも大きな電流を発生させることができ
る。 十分に大きな温度こう配の場合、ＭＯＳＦＥＴ Ｑ２５
の出力電流が、ＭＯＳＦＥＴ Ｑ２６及びＱ２７ によ
って反射される電流ｘＩ２０よりも大きくなり、反転出
力バッファＱ３０ 及びＱ３１ の入力がハイになり、
したがって、出力ライン３５の出力信号ＯＴ’ ローと
なり、温度差が過大であることを示す。ロー出力信号Ｏ
Ｔ’を用いて、能動素子１１をオフにすることができる
。抵抗Ｒ２４ を流れる電流は、ＭＯＳＦＥＴ Ｑ２８
及びＱ３２ で構成される電流ミラー回路によって反射
され、ＭＯＳＦＥＴ Ｑ２５からＭＯＳＦＥＴ Ｑ２７
に供給される電流に加えられる。したがって、正のフィ
ードバックが供給され、出力信号ＯＴ’ が再びハイに
なる前に、温度差が低い値に降下していなければならな
い。
【００８４】抵抗Ｒ２４ が十分小さな値である場合、
ＭＯＳＦＥＴ Ｑ２８を流れる電流を、ｘＩ２０よりも
大きくすることができ、出力信号ＯＴ’ がローに保持
される。Ｉ２０ 及びＭＯＳＦＥＴＱ２８を流れる電流
が、ＭＯＳＦＥＴ Ｑ２９によって低減されるように、
論理入力Ｌｏをローとすることによって、回路がラッチ
されない（ｕｎｌｕｔｃｈ）ようにすることができる。 一方、抵抗Ｒ２４ の値が、十分大きいならば、上記の
ように、検出された温度こう配によって温度検出回路１
０１ は、ヒステリシスを有している。
ＭＯＳＦＥＴ Ｑ２８を流れる電流を、ｘＩ２０よりも
大きくすることができ、出力信号ＯＴ’ がローに保持
される。Ｉ２０ 及びＭＯＳＦＥＴＱ２８を流れる電流
が、ＭＯＳＦＥＴ Ｑ２９によって低減されるように、
論理入力Ｌｏをローとすることによって、回路がラッチ
されない（ｕｎｌｕｔｃｈ）ようにすることができる。 一方、抵抗Ｒ２４ の値が、十分大きいならば、上記の
ように、検出された温度こう配によって温度検出回路１
０１ は、ヒステリシスを有している。
【００８５】図７の回路１０１ の温度によるＭＯＳＦ
ＥＴのゲートしきい値電圧の変化を利用し、抵抗Ｒ２０
による好適なバイアス処理で、回路の感度が本質的に
周囲の温度と無関係となるようにすることができる。そ
の理由は、サブしきい値領域で動作するＭＯＳＦＥＴの
しきい値電圧の温度係数をほぼ線形にできるとともに（
例えば、ジョンウイリー（Ｊｏｈｎ Ｗｉｌｅｙ） 及
びイオン（Ｉｏｎｓ） によって出版された、Ｓ．Ｍ．
Ｓｚｅ：Ｐｈｙｓｉｃｓｏｆ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ Ｄｅｖｉｃｅｓ、ページ４４６ 〜４４７ を参
照）、これら素子が高利得だからである。更に、抵抗Ｒ
２４ の値を適切に選択することによって、ラッチ機能
あるいはヒステリシス機能を実現することができる。同
様の効果は、ＭＯＳＦＥＴ Ｑ２６とＱ２７ とのチャ
ネル幅を変化させ、例えばＭＯＳＦＥＴ Ｑ２７のチャ
ネル幅が、ＭＯＳＦＥＴ Ｑ２４， Ｑ２５ 及びＱ２
６ のチャネル幅の１．１ 倍となるようにする以外に
、ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のしきい値電圧Ｖ
ｔｈ を、同一の温度において同じ値とすることによっ
て、達成することができる。
ＥＴのゲートしきい値電圧の変化を利用し、抵抗Ｒ２０
による好適なバイアス処理で、回路の感度が本質的に
周囲の温度と無関係となるようにすることができる。そ
の理由は、サブしきい値領域で動作するＭＯＳＦＥＴの
しきい値電圧の温度係数をほぼ線形にできるとともに（
例えば、ジョンウイリー（Ｊｏｈｎ Ｗｉｌｅｙ） 及
びイオン（Ｉｏｎｓ） によって出版された、Ｓ．Ｍ．
Ｓｚｅ：Ｐｈｙｓｉｃｓｏｆ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ Ｄｅｖｉｃｅｓ、ページ４４６ 〜４４７ を参
照）、これら素子が高利得だからである。更に、抵抗Ｒ
２４ の値を適切に選択することによって、ラッチ機能
あるいはヒステリシス機能を実現することができる。同
様の効果は、ＭＯＳＦＥＴ Ｑ２６とＱ２７ とのチャ
ネル幅を変化させ、例えばＭＯＳＦＥＴ Ｑ２７のチャ
ネル幅が、ＭＯＳＦＥＴ Ｑ２４， Ｑ２５ 及びＱ２
６ のチャネル幅の１．１ 倍となるようにする以外に
、ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のしきい値電圧Ｖ
ｔｈ を、同一の温度において同じ値とすることによっ
て、達成することができる。
【００８６】図８は、図７に示されている温度検出回路
の変形例１０１ａを示す図である。回路に関する限り、
変更部分は、図８のファントムライン（ｐｈａｎｔｏｍ
ｌｉｎｅ）で囲まれ強調されている部分のみである。 すなわち、電流ミラー回路を加え、抵抗Ｒ’２０をＭＯ
ＳＦＥＴ Ｑ２３に結合させている。このようにして、
抵抗Ｒ’２０を直接、電力供給ライン１に接続するとと
もに、ゲートドレイン接続されたｎチャネルＭＯＳＦＥ
Ｔ Ｑ３３のメイン電流通路を介して、電力供給ライン
２に接続する。ＭＯＳＦＥＴ Ｑ３３のゲートを、ｎチ
ャネルＭＯＳＦＥＴ Ｑ３４のゲートに接続し、このｎ
チャネルＭＯＳＦＥＴ Ｑ３４のメイン電流通路を、ノ
ード３１と、第２電力供給ライン２との間に接続する。 ＭＯＳＦＥＴ Ｑ３３のチャネル幅はｙであり、通常Ｍ
ＯＳＦＥＴ Ｑ３４ のチャネル幅の１０倍であり、
ＭＯＳＦＥＴ Ｑ３３が、ｙＩ２０の電流を伝達できる
ようにしている。このことによって、物理的に小さく抵
抗値の低い抵抗Ｒ２０ を用いることができるとともに
、さらに、比較的低電流密度で、温度検出デバイスＱ２
４ 及びＱ２５ を作動させることができる。ＭＯＳＦ
ＥＴがしきい値電圧である時の温度感度は、これらが低
電流密度で作動している時よりも高く、このため温度こ
う配に対する回路の感度も改善されるはずである。更に
、温度と関連する利得及びキャリア移動度の低下も、小
さくする必要がある。
の変形例１０１ａを示す図である。回路に関する限り、
変更部分は、図８のファントムライン（ｐｈａｎｔｏｍ
ｌｉｎｅ）で囲まれ強調されている部分のみである。 すなわち、電流ミラー回路を加え、抵抗Ｒ’２０をＭＯ
ＳＦＥＴ Ｑ２３に結合させている。このようにして、
抵抗Ｒ’２０を直接、電力供給ライン１に接続するとと
もに、ゲートドレイン接続されたｎチャネルＭＯＳＦＥ
Ｔ Ｑ３３のメイン電流通路を介して、電力供給ライン
２に接続する。ＭＯＳＦＥＴ Ｑ３３のゲートを、ｎチ
ャネルＭＯＳＦＥＴ Ｑ３４のゲートに接続し、このｎ
チャネルＭＯＳＦＥＴ Ｑ３４のメイン電流通路を、ノ
ード３１と、第２電力供給ライン２との間に接続する。 ＭＯＳＦＥＴ Ｑ３３のチャネル幅はｙであり、通常Ｍ
ＯＳＦＥＴ Ｑ３４ のチャネル幅の１０倍であり、
ＭＯＳＦＥＴ Ｑ３３が、ｙＩ２０の電流を伝達できる
ようにしている。このことによって、物理的に小さく抵
抗値の低い抵抗Ｒ２０ を用いることができるとともに
、さらに、比較的低電流密度で、温度検出デバイスＱ２
４ 及びＱ２５ を作動させることができる。ＭＯＳＦ
ＥＴがしきい値電圧である時の温度感度は、これらが低
電流密度で作動している時よりも高く、このため温度こ
う配に対する回路の感度も改善されるはずである。更に
、温度と関連する利得及びキャリア移動度の低下も、小
さくする必要がある。
【００８７】正のフィードバック電流ミラーを構成する
ＭＯＳＦＥＴ Ｑ２８及びＱ３２ のチャネル幅が異な
り（すなわち、ＭＯＳＦＥＴ Ｑ３２のチャネルがＭＯ
ＳＦＥＴ Ｑ２８のチャネルよりも大きく、例えばｙ倍
である場合）、正のフィードバックを減少させ、抵抗Ｒ
２４ の値を選択し、ラッチ機能又はヒステリシス機能
を選択できるようにする場合、抵抗Ｒ２４を物理的に小
さく作成することができる。
ＭＯＳＦＥＴ Ｑ２８及びＱ３２ のチャネル幅が異な
り（すなわち、ＭＯＳＦＥＴ Ｑ３２のチャネルがＭＯ
ＳＦＥＴ Ｑ２８のチャネルよりも大きく、例えばｙ倍
である場合）、正のフィードバックを減少させ、抵抗Ｒ
２４ の値を選択し、ラッチ機能又はヒステリシス機能
を選択できるようにする場合、抵抗Ｒ２４を物理的に小
さく作成することができる。
【００８８】例えば、ＭＯＳＦＥＴ Ｑ２３及びＱ２５
のチャネル幅を、１００ マイクロメートルとし、Ｍ
ＯＳＦＥＴ Ｑ２４のチャネル幅を、１５０ マイクロ
メートル（Ｘ＝１．５）とすることができる。ＭＯＳＦ
ＥＴ Ｑ３４及びＱ２８ のチャネル幅を、２０マイク
ロメートルとし、ＭＯＳＦＥＴ Ｑ３３及びＱ３２ の
チャネル幅を、２００ マイクロメートル（ｙ＝１０）
とすることができる。ＭＯＳＦＥＴ Ｑ２１， Ｑ３０
， Ｑ２６及びＱ２７ のチャネル幅を、２０マイクロ
メートルとし、ＭＯＳＦＥＴ Ｑ２９， Ｑ２２ 及び
Ｑ３１ のチャネル幅を、１０マイクロメートルとする
ことができる。
のチャネル幅を、１００ マイクロメートルとし、Ｍ
ＯＳＦＥＴ Ｑ２４のチャネル幅を、１５０ マイクロ
メートル（Ｘ＝１．５）とすることができる。ＭＯＳＦ
ＥＴ Ｑ３４及びＱ２８ のチャネル幅を、２０マイク
ロメートルとし、ＭＯＳＦＥＴ Ｑ３３及びＱ３２ の
チャネル幅を、２００ マイクロメートル（ｙ＝１０）
とすることができる。ＭＯＳＦＥＴ Ｑ２１， Ｑ３０
， Ｑ２６及びＱ２７ のチャネル幅を、２０マイクロ
メートルとし、ＭＯＳＦＥＴ Ｑ２９， Ｑ２２ 及び
Ｑ３１ のチャネル幅を、１０マイクロメートルとする
ことができる。
【００８９】更に、図８に示されている温度検出回路１
０１ａは、図７に示されている回路よりも電力消費が少
なく、感度が改善され、及び／又は占有チップ領域がよ
り小さいなどの利点がある。その理由は、ＭＯＳＦＥＴ
Ｑ３３及びＱ３４ で構成されるレシオ型電流ミラー
回路によって、ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のバ
イアス電流を、かなりのデカードにわたって確実に調整
することができるからである。
０１ａは、図７に示されている回路よりも電力消費が少
なく、感度が改善され、及び／又は占有チップ領域がよ
り小さいなどの利点がある。その理由は、ＭＯＳＦＥＴ
Ｑ３３及びＱ３４ で構成されるレシオ型電流ミラー
回路によって、ＭＯＳＦＥＴ Ｑ２４及びＱ２５ のバ
イアス電流を、かなりのデカードにわたって確実に調整
することができるからである。
【００９０】温度検出デバイス、特に“ホット”温度検
出デバイスと、高温度こう配領域で機能する論理素子、
例えばＭＯＳＦＥＴ Ｑ２１， Ｑ２２， Ｑ３０及び
Ｑ３１ とを除く、すべての素子を、能動素子１１から
離間した半導体本体の低温度こう配領域に設ける必要が
ある（図３参照）こと明らかである。
出デバイスと、高温度こう配領域で機能する論理素子、
例えばＭＯＳＦＥＴ Ｑ２１， Ｑ２２， Ｑ３０及び
Ｑ３１ とを除く、すべての素子を、能動素子１１から
離間した半導体本体の低温度こう配領域に設ける必要が
ある（図３参照）こと明らかである。
【００９１】図９は、図７にて示す温度検出回路の他の
変形例１０１ｂを示す図である。ここにおいて、各ＭＯ
ＳＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５ のソースを
、直接正の電力供給ライン１に接続するのではなく、各
々バイポーラ回路配置を介して、正の電力供給ライン１
に接続し、ｎ−ｐ−ｎ バイポーラトランジスタＱ３５
， Ｑ３６及びＱ３７ のメイン電流通路が、各ＭＯＳ
ＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５ のソースと、
電力供給ライン１との間に及ぶようにする。各バイポー
ラトランジスタのベースを、それぞれ抵抗Ｒ２５， Ｒ
２７及びＲ２９を介して、電力供給ライン１に接続する
とともに、それぞれ抵抗Ｒ２６， Ｒ２８及びＲ３０
を介して、各バイポーラトランジスタのコレクタに接続
する。他の点において、図９に示されている回路は、図
７に示されている回路と同一である。図８の変更を、図
９の温度検出回路１０１ｂにも適用できること明らかで
ある。
変形例１０１ｂを示す図である。ここにおいて、各ＭＯ
ＳＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５ のソースを
、直接正の電力供給ライン１に接続するのではなく、各
々バイポーラ回路配置を介して、正の電力供給ライン１
に接続し、ｎ−ｐ−ｎ バイポーラトランジスタＱ３５
， Ｑ３６及びＱ３７ のメイン電流通路が、各ＭＯＳ
ＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５ のソースと、
電力供給ライン１との間に及ぶようにする。各バイポー
ラトランジスタのベースを、それぞれ抵抗Ｒ２５， Ｒ
２７及びＲ２９を介して、電力供給ライン１に接続する
とともに、それぞれ抵抗Ｒ２６， Ｒ２８及びＲ３０
を介して、各バイポーラトランジスタのコレクタに接続
する。他の点において、図９に示されている回路は、図
７に示されている回路と同一である。図８の変更を、図
９の温度検出回路１０１ｂにも適用できること明らかで
ある。
【００９２】図９に示されている例では、すべてのＭＯ
ＳＦＥＴ電流ミラー回路を、能動素子１１から離間した
半導体本体の低温度領域に設ける。この場合、第１“ホ
ット”温度検出デバイスは、図３の抵抗Ｒ１及びＲ２と
同様に能動素子１１の周辺部１２に隣接している位置に
バイポーラトランジスタＱ３７ を具えている。一方、
第２“コールド”温度検出デバイスは、図２の抵抗Ｒ３
及びＲ４と同様に、能動素子１１の周辺部１２から離間
した位置にバイポーラトランジスタＱ３６ を具えてい
る。同様に、バイポーラトランジスタＱ３５ を、能動
素子１１の周辺部１２から離間した所に配置する（図３
参照）。
ＳＦＥＴ電流ミラー回路を、能動素子１１から離間した
半導体本体の低温度領域に設ける。この場合、第１“ホ
ット”温度検出デバイスは、図３の抵抗Ｒ１及びＲ２と
同様に能動素子１１の周辺部１２に隣接している位置に
バイポーラトランジスタＱ３７ を具えている。一方、
第２“コールド”温度検出デバイスは、図２の抵抗Ｒ３
及びＲ４と同様に、能動素子１１の周辺部１２から離間
した位置にバイポーラトランジスタＱ３６ を具えてい
る。同様に、バイポーラトランジスタＱ３５ を、能動
素子１１の周辺部１２から離間した所に配置する（図３
参照）。
【００９３】関連する抵抗Ｒ２５， Ｒ２６， Ｒ２７
， Ｒ２８及びＲ２９， Ｒ３０を有するバイポーラト
ランジスタＱ３５， Ｑ３６及びＱ３７ の各々は、Ｖ
ｂｅ（ベース−エミッタ）電圧倍率器を構成し、ＭＯＳ
ＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５，中の関連する
一個のソースフィードバックとして機能する。その他の
点において、図９の回路は、図７の回路と同一である。
， Ｒ２８及びＲ２９， Ｒ３０を有するバイポーラト
ランジスタＱ３５， Ｑ３６及びＱ３７ の各々は、Ｖ
ｂｅ（ベース−エミッタ）電圧倍率器を構成し、ＭＯＳ
ＦＥＴ Ｑ２３， Ｑ２４ 及びＱ２５，中の関連する
一個のソースフィードバックとして機能する。その他の
点において、図９の回路は、図７の回路と同一である。
【００９４】図９の回路が動作している間、ＭＯＳＦＥ
Ｔ Ｑ２４及びＱ２５ のソースフィードバックは、バ
イポーラトランジスタＱ３６ 及びＱ３７ のＶｂｅ
に依存している。温度差こう配が大きくなると、バイポ
ーラトランジスタＱ３７ は、バイポーラトランジスタ
Ｑ３６ よりも高温となり、バイポーラトランジスタＱ
３７ のＶｂｅ によって、ＭＯＳＦＥＴ Ｑ２５のソ
ースの負のフィードバックが減少し、ＭＯＳＦＥＴ Ｑ
２５からの出力電流が、ＭＯＳＦＥＴ Ｑ２７からの反
射電流よりも大きくなるようにする。他のすべての点に
おいて、図９の回路は、図７の回路と同様に動作する。
Ｔ Ｑ２４及びＱ２５ のソースフィードバックは、バ
イポーラトランジスタＱ３６ 及びＱ３７ のＶｂｅ
に依存している。温度差こう配が大きくなると、バイポ
ーラトランジスタＱ３７ は、バイポーラトランジスタ
Ｑ３６ よりも高温となり、バイポーラトランジスタＱ
３７ のＶｂｅ によって、ＭＯＳＦＥＴ Ｑ２５のソ
ースの負のフィードバックが減少し、ＭＯＳＦＥＴ Ｑ
２５からの出力電流が、ＭＯＳＦＥＴ Ｑ２７からの反
射電流よりも大きくなるようにする。他のすべての点に
おいて、図９の回路は、図７の回路と同様に動作する。
【００９５】図９の温度検出回路１０１ｂによって、す
べてのＭＯＳ 整合ＭＯＳＦＥＴを、互いに極めて接近
させて組み立てることができる。これによってＭＯＳＦ
ＥＴの整合を改善することができる。また、“ホット”
センサと“コールド”センサとの間にかなりの距離が必
要な場合に、バイポーラトランジスタを、ＭＯＳＦＥＴ
よりも更に簡単且つ接近させて整合させることができる
。抵抗Ｒ２５ 〜Ｒ２９ によって、バイポーラトラン
ジスタＱ３５ 及びＱ３７ のベース−エミッタ電圧Ｖ
ｂｅ の温度係数が増大し、感度を高めることができる
。これらの抵抗を、基板内に付加的な温度センサとして
配置し、温度に対する感度をうまく調節することができ
る。
べてのＭＯＳ 整合ＭＯＳＦＥＴを、互いに極めて接近
させて組み立てることができる。これによってＭＯＳＦ
ＥＴの整合を改善することができる。また、“ホット”
センサと“コールド”センサとの間にかなりの距離が必
要な場合に、バイポーラトランジスタを、ＭＯＳＦＥＴ
よりも更に簡単且つ接近させて整合させることができる
。抵抗Ｒ２５ 〜Ｒ２９ によって、バイポーラトラン
ジスタＱ３５ 及びＱ３７ のベース−エミッタ電圧Ｖ
ｂｅ の温度係数が増大し、感度を高めることができる
。これらの抵抗を、基板内に付加的な温度センサとして
配置し、温度に対する感度をうまく調節することができ
る。
【００９６】上記の例では、温度検出素子を、一般的に
半導体本体内に設けているが、例えば多結晶シリコン、
あるいはその他の好適な材料構造を半導体本体の上部に
設けることによって、温度検出素子を、半導体本体の上
部に設けることができる。このような場合、例えば図１
〜４の抵抗Ｒ１及びＲ２、図５及び６の抵抗Ｒ１１ 及
びＲ１４、図７及び８のトランジスタＱ２５ 、図９の
トランジスタＱ３７ などの“ホット”温度検出素子を
、能動半導体素子１１の周辺部に隣接させるのではなく
て、能動半導体素子１１の上部に直接、あるいは能動半
導体素子１１内に規定された小領域に、設けることもで
きる。
半導体本体内に設けているが、例えば多結晶シリコン、
あるいはその他の好適な材料構造を半導体本体の上部に
設けることによって、温度検出素子を、半導体本体の上
部に設けることができる。このような場合、例えば図１
〜４の抵抗Ｒ１及びＲ２、図５及び６の抵抗Ｒ１１ 及
びＲ１４、図７及び８のトランジスタＱ２５ 、図９の
トランジスタＱ３７ などの“ホット”温度検出素子を
、能動半導体素子１１の周辺部に隣接させるのではなく
て、能動半導体素子１１の上部に直接、あるいは能動半
導体素子１１内に規定された小領域に、設けることもで
きる。
【００９７】更に、適切な場合には、図１に示されてい
る温度検出回路１００に用いられているＭＯＳＦＥＴや
、図４〜９に用いられているこれに相当する素子を、他
の好適な素子、例えばバイポーラトランジスタで置き換
えることができ、また、能動素子１１を、パワーＭＯＳ
ＦＥＴ以外のパワー素子、例えばパワーバイポーラトラ
ンジスタ、サイリスタ、あるいは絶縁ゲートバイポーラ
トランジスタとすることができる。能動素子を、バーテ
ィカル素子ではなく、ラテラル素子で構成することもで
きる。
る温度検出回路１００に用いられているＭＯＳＦＥＴや
、図４〜９に用いられているこれに相当する素子を、他
の好適な素子、例えばバイポーラトランジスタで置き換
えることができ、また、能動素子１１を、パワーＭＯＳ
ＦＥＴ以外のパワー素子、例えばパワーバイポーラトラ
ンジスタ、サイリスタ、あるいは絶縁ゲートバイポーラ
トランジスタとすることができる。能動素子を、バーテ
ィカル素子ではなく、ラテラル素子で構成することもで
きる。
【００９８】ここに記載されている例では、特定の導電
型のエンハンスメント形ＭＯＳＦＥＴを具えているが、
この発明の原理を、逆の導電型の素子、逆の極性の信号
、及びバイポーラ素子を用いている回路に同様に適用す
ることができること明らかである。また、既知の機能を
果たす特定の回路形態が図示されている場合（例えば差
動増幅器あるいは電流ミラー回路）、同一の機能を果た
す他の多くの回路を上記の場所に用いることができるこ
と明らかである。
型のエンハンスメント形ＭＯＳＦＥＴを具えているが、
この発明の原理を、逆の導電型の素子、逆の極性の信号
、及びバイポーラ素子を用いている回路に同様に適用す
ることができること明らかである。また、既知の機能を
果たす特定の回路形態が図示されている場合（例えば差
動増幅器あるいは電流ミラー回路）、同一の機能を果た
す他の多くの回路を上記の場所に用いることができるこ
と明らかである。
【００９９】上記のように、例えばいわゆる“スマート
・パワー（ｓｍａｒｔｐｏｗｅｒ）”素子の温度をモニ
タしたい場合、温度検出回路１００ を能動素子に集積
化するが、第１すなわち“ホット”温度検出デバイスを
集積化し、熱源との熱接触を接近させることができる。 このようにして、この回路の他の部分を独立に提供する
ことができる。
・パワー（ｓｍａｒｔｐｏｗｅｒ）”素子の温度をモニ
タしたい場合、温度検出回路１００ を能動素子に集積
化するが、第１すなわち“ホット”温度検出デバイスを
集積化し、熱源との熱接触を接近させることができる。 このようにして、この回路の他の部分を独立に提供する
ことができる。
【０１００】本発明は、ここに開示されている実施例に
限定されるものではなく、要旨を変更しない範囲内で種
々の変形又は変更が可能である。
限定されるものではなく、要旨を変更しない範囲内で種
々の変形又は変更が可能である。
【図１】図１は、本発明による温度差検出回路の一例を
示す図である。
示す図である。
【図２】パワーＭＯＳＦＥＴの中心から周辺部までの、
一般的な温度変化を図式的に示す図である。
一般的な温度変化を図式的に示す図である。
【図３】能動半導体素子と、第１及び第２温度検出デバ
イスとの相対的な位置関係を概略的に示す半導体本体の
平面図である。
イスとの相対的な位置関係を概略的に示す半導体本体の
平面図である。
【図４】図１に示す温度差検出回路の変形例を示す回路
図である。
図である。
【図５】本発明による他の形態の温度差検出回路の原理
を示す略図である。
を示す略図である。
【図６】図５において説明される原理に基づく、本発明
による温度差検出回路の第２の例を示す回路図である。
による温度差検出回路の第２の例を示す回路図である。
【図７】本発明による温度差検出回路の第３の例を示す
回路図である。
回路図である。
【図８】図７に示されている温度差検出回路の第１の変
形例を示す回路図である。
形例を示す回路図である。
【図９】図７に示されている温度差検出回路の第２の変
形例を示す回路図である。
形例を示す回路図である。
１ 正の電力供給ライン
２ 負の電力供給ライン
４ 第１接続点
５ 第２接続点
４’， ５’ ノード
６，６’， ４０ 比較器
７ 比較器６の出力端子
９ ＮＯＴ ゲート
１１ 能動素子
１２ 能動素子１１の周辺部
２０ ヒステリシス回路
２１， ２２， ２３， ２４ 接続点３０ 第１
電流源 ３１ 第２電流源 ４１ 正の第１入力端子 ４２ 負の第２入力端子 ４３ 出力ライン ５２ 差動増幅器 ５４， ５８， ６２ 接続点 ６６ バイアスレール １００， １００’， １００ａ， １０１， １０１
ａ， １０１ｂ 温度検出回路Ｎ１〜Ｎ６ ダイオ
ード接続ＭＯＳＦＥＴＮ３Ａ， Ｎ３Ｂ ｎチャネル
ＭＯＳＦＥＴＰ１〜Ｐ７ ｐチャネルＭＯＳＦＥＴＱ
１〜Ｑ３７ ＭＯＳＦＥＴ ＱＡ 第１ｎ−ｐ−ｎ バイポーラトランジスタＱＢ
第２ｎ−ｐ−ｎ バイポーラトランジスタＲ１，
Ｒ２ 第１温度検出デバイス（抵抗）Ｒ３， Ｒ４
第２温度検出デバイス（抵抗）Ｒ５〜Ｒ３０ 抵
抗
電流源 ３１ 第２電流源 ４１ 正の第１入力端子 ４２ 負の第２入力端子 ４３ 出力ライン ５２ 差動増幅器 ５４， ５８， ６２ 接続点 ６６ バイアスレール １００， １００’， １００ａ， １０１， １０１
ａ， １０１ｂ 温度検出回路Ｎ１〜Ｎ６ ダイオ
ード接続ＭＯＳＦＥＴＮ３Ａ， Ｎ３Ｂ ｎチャネル
ＭＯＳＦＥＴＰ１〜Ｐ７ ｐチャネルＭＯＳＦＥＴＱ
１〜Ｑ３７ ＭＯＳＦＥＴ ＱＡ 第１ｎ−ｐ−ｎ バイポーラトランジスタＱＢ
第２ｎ−ｐ−ｎ バイポーラトランジスタＲ１，
Ｒ２ 第１温度検出デバイス（抵抗）Ｒ３， Ｒ４
第２温度検出デバイス（抵抗）Ｒ５〜Ｒ３０ 抵
抗
Claims (16)
- 【請求項１】 半導体本体の能動半導体素子の温度を
検出するための温度検出回路において、該回路が、前記
半導体本体上の前記能動半導体素子に隣接する第１位置
に設けられた第１温度検出デバイスと、前記半導体本体
上の前記能動半導体素子の周辺部から離間する第２の位
置に設けられた第２温度検出デバイスと、前記第１及び
第２温度検出デバイスに応答して、該第１及び第２温度
検出デバイスにより検出される温度が第１所定値を越え
る際に、制御信号を供給し、前記能動半導体素子をオフ
に切り替えるための制御信号供給手段とを具えているこ
とを特徴とする温度検出回路。 - 【請求項２】 前記第１及び第２温度検出デバイスに
よって検出される温度差が前記第１所定値に到達する際
に、前記第１温度検出デバイスの特性値と、前記第２温
度検出デバイスの特性値とが等しくなるように、前記第
１及び第２温度検出デバイスの温度特性値が変化するこ
とを特徴とする請求項１に記載の温度検出回路。 - 【請求項３】 前記第１及び第２温度検出デバイスの
抵抗値が、温度とともに変化することを特徴とする請求
項１又は２に記載の温度検出回路。 - 【請求項４】 前記第１温度検出デバイスが、第１及
び第２温度検出素子を具え、前記第２温度検出デバイス
が、第３及び第４温度検出素子を具え、且つ第１電力供
給ラインと第２電力供給ラインとの間に、前記第１及び
第３温度検出素子と前記第２及び第４温度検出素子とを
それぞれ直列に接続するとともに、前記第２及び第３温
度検出素子を前記第１電力供給ラインに接続し、前記第
１、第２、第３及び第４温度検出素子をホイートストン
ブリッジとして接続し、且つ前記第１及び第２温度検出
デバイスに応答する制御信号供給手段が、前記第３温度
検出素子と前記第１温度検出素子との第１接続点におけ
る電圧を示している第１電圧信号と、前記第２温度検出
素子と第４温度検出素子との第２接続点における電圧を
示している第２電圧信号とを比較するとともに、前記第
１電圧信号と前記第２電圧信号との差によって示される
温度差が前記第１所定値である場合に、前記制御信号を
供給し、前記能動半導体素子をオフ状態に切り替えるた
めの比較手段を具えていることを特徴とする請求項３に
記載の温度検出回路。 - 【請求項５】 前記第１接続点と前記第１温度検出素
子との間にメイン電流通路を接続しているトランジスタ
と、前記第２接続点と前記第４温度検出素子との間にメ
イン電流通路を接続している他のトランジスタとを更に
具え、且つこの２個のトランジスタのゲートを、互いに
接続するとともに、前記第１接続点及び前記第２接続点
のいずれか一方に接続することを特徴とする請求項４に
記載の温度検出回路。 - 【請求項６】 絶対温度に比例する電圧を発生させる
ための絶対温度比例電圧発生手段と、前記絶対温度比例
電圧から、前記第１及び第３温度検出素子のための第１
電流源と前記第２及び第４温度検出素子のための第２電
流源とを構成するための電流源構成手段とを更に具えて
いることを特徴とする請求項４又は５に記載の温度検出
回路。 - 【請求項７】 前記絶対温度比例電圧発生手段が、そ
れぞれの出力端子の両端間に絶対温度比例電圧が発生す
る第１及び第２半導体接続素子を有し、且つ前記電流源
構成手段が、２個の入力端子のそれぞれに前記半導体接
続素子の入力信号がそれぞれ供給される差動増幅器と、
前記半導体接続素子の一方と前記差動増幅器の出力トラ
ンジスタとの間に直列に接続された抵抗と、該抵抗を流
れる電流を反射するための第１及び第２トランジスタを
具えている電流ミラー回路とを具え、且つ前記第１トラ
ンジスタを前記第１及び第３温度検出素子と直列に接続
し、前記第１電流源を構成するとともに、前記第２トラ
ンジスタを前記第２及び第４温度検出素子と直列に接続
し、前記第２電流源を構成することを特徴とする請求項
６に記載の温度検出回路。 - 【請求項８】 前記比較手段が、前記第１及び第２接
続点にそれぞれ接続された制御電極を有する第１及び第
２トランジスタと、前記第１電力供給ラインと前記第１
及び第２トランジスタの各々のメイン電極の一方との間
に接続された電流ミラー回路と、前記第１及び第２トラ
ンジスタの各々のメイン電極の他方に接続された電流源
手段とを具え、前記制御信号が出力接続を介して、前記
第２トランジスタのメイン電極の一方から供給されるよ
うに構成することを特徴とする請求項４〜７のいずれか
一項に記載の温度検出回路。 - 【請求項９】 スイッチ手段と直列に、前記第４温度
検出素子の間に抵抗を設け、前記温度差が前記第１所定
値を越える際に、前記抵抗を前記第４温度検出素子と並
列に接続し、前記温度差が前記第１所定値よりも小さい
第２所定値に下がるまで、前記能動半導体素子が再びオ
ンに切り替わらないように、前記スイッチ手段を前記比
較手段の出力信号によって制御することを特徴とする請
求項４〜８のいずれか一項に記載の温度検出回路。 - 【請求項１０】 前記第１及び第２温度検出デバイス
が、温度とともに電流容量が変化する半導体デバイスを
具え、且つ前記第１及び第２温度検出デバイスに応答す
る制御信号供給手段が、メイン電流通路が前記第１温度
検出デバイスと直列になるように、一方のメイン電極を
介して第１接続点において前記第１温度検出デバイスに
接続される第１トランジスタと、メイン電流通路が前記
第２温度検出デバイスと直列になるように、一方の電極
を介して第２接続点において前記第２温度検出デバイス
に接続される第２トランジスタとを有する第１電流ミラ
ー回路を具え、前記第１及び第２トランジスタの一方の
ゲートを、そのドレインに接続するとともに、前記第１
及び第２トランジスタの他方のゲートに接続し、前記第
１及び第２トランジスタの一方を他方に接続する接続点
における電圧が、前記第１及び第２温度検出デバイスに
よって検出される温度差を示すように構成することを特
徴とする請求項１に記載の温度検出回路。 - 【請求項１１】 前記第１及び第２温度検出デバイス
の電流容量が温度とともに増大し、且つ前記第１及び第
２温度検出デバイスの温度が同一であるときに、前記第
１温度検出デバイスの電流容量が前記第２温度検出デバ
イスの電流容量よりも小さく、前記第１温度検出デバイ
スと前記第２温度検出デバイスとの温度差が前記第１所
定値に到達する際に、前記第１温度検出デバイスの電流
容量が前記第２温度検出デバイスの電流容量と等しく、
且つ前記第２トランジスタを、ゲート−ドレイン接続さ
れた前記第１及び第２トランジスタのいずれか一方とし
、温度差が前記第１所定値に到達する際に、前記第１接
続点における電圧が高レベルとなるように構成すること
を特徴とする請求項１０に記載の温度検出回路。 - 【請求項１２】 前記第１及び第２温度検出デバイス
が、第１及び第２トランジスタを具え、且つ第２電流ミ
ラー回路が前記第２トランジスタを流れる電流を決定し
、該電流値が、前記第１電流ミラー回路の抵抗値によっ
て決定されることを特徴とする請求項１０又は１１に記
載の温度検出回路。 - 【請求項１３】 前記第１及び第２温度検出トランジ
スタを、サブしきい値領域で動作する第１及び第２絶縁
ゲート電界効果トランジスタによって構成し、且つ前記
第２電流ミラー回路がゲート−ドレイン接続された第３
絶縁ゲート電界効果トランジスタを具え、該トランジス
タのゲートを、前記第１及び第２絶縁ゲート電界効果ト
ランジスタのゲートに接続することを特徴とする請求項
１２に記載の温度検出回路。 - 【請求項１４】前記第１及び第２温度検出デバイスを、
第１及び第２バイポーラトランジスタによって構成し、
且つ前記第２電流ミラー回路が第１，第２及び第３絶縁
ゲート電界効果トランジスタを具え、前記第１及び第２
絶縁ゲート電界効果トランジスタのメイン通路を、前記
第１及び第２バイポーラトランジスタのメイン電流通路
と直列に接続し、前記第３絶縁ゲート電界効果トランジ
スタのゲートとドレインとを接続するとともに、そのメ
イン電流通路を、第３バイポーラトランジスタと直列に
接続し、前記バイポーラトランジスタの各々のベースを
、それぞれの抵抗を介して、そのエミッタ及びコレクタ
に接続し、ベース−エミッタ電圧倍率器を構成し、前記
関連する絶縁ゲート電界効果トランジスタのソースフィ
ードバックを構成し、前記第２絶縁ゲート電界効果トラ
ンジスタのしきい値電圧が、前記第１絶縁ゲート電界効
果トランジスタのしきい値電圧よりも小さくなるように
構成することを特徴とする請求項１２に記載の温度検出
回路。 - 【請求項１５】 前記第２絶縁ゲート電界効果トラン
ジスタの伝導チャネル領域の幅が、前記第１絶縁ゲート
電界効果トランジスタの伝導チャネル領域の幅よりも大
きいことを特徴とする請求項１３又は１４に記載の温度
検出回路。 - 【請求項１６】 第３電流ミラー回路を構成する２個
のトランジスタの一方のゲート−ドレイン接続されたト
ランジスタと直列に抵抗を接続し、前記第３電流ミラー
回路の他方のトランジスタのメイン電流通路を、前記第
３絶縁ゲート電界効果トランジスタのメイン電流通路と
直列に接続することを特徴とする請求項１３，１４ 又
は１５に記載の温度検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9020731A GB2248151A (en) | 1990-09-24 | 1990-09-24 | Temperature sensing and protection circuit. |
| GB90207317 | 1990-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273030A true JPH04273030A (ja) | 1992-09-29 |
| JP3110096B2 JP3110096B2 (ja) | 2000-11-20 |
Family
ID=10682641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03243682A Expired - Fee Related JP3110096B2 (ja) | 1990-09-24 | 1991-09-24 | 温度検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5563760A (ja) |
| EP (2) | EP0479362B1 (ja) |
| JP (1) | JP3110096B2 (ja) |
| DE (1) | DE69128592T2 (ja) |
| GB (1) | GB2248151A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511093A (ja) * | 2003-11-04 | 2007-04-26 | レイセオン・カンパニー | マイクロ波トランジスタ用統合熱センサ |
| US7703975B2 (en) * | 2006-08-11 | 2010-04-27 | Hynix Semiconductor Inc. | Temperature detecting circuit |
| DE202011105181U1 (de) | 2011-08-29 | 2011-12-22 | Waltraud Brandl | Prüfstand für die Untersuchung des Verschleißverhaltens an Zylinder-Innenflächen |
| JP2016072935A (ja) * | 2014-10-02 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、それを備えた車載用電子装置及び自動車 |
| CN108291843A (zh) * | 2015-11-26 | 2018-07-17 | 罗伯特·博世有限公司 | 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法 |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2273213B (en) * | 1992-12-05 | 1996-05-01 | Rover Group | Thermal protection of electronic devices |
| GB9313651D0 (en) * | 1993-07-01 | 1993-08-18 | Philips Electronics Uk Ltd | A semiconductor device |
| FR2717323B1 (fr) * | 1993-09-14 | 1997-12-05 | Int Rectifier Corp | MOSFET de puissance avec protection de sur-intensité et de surchauffe. |
| DE4417252C2 (de) * | 1994-05-17 | 1998-07-02 | Bosch Gmbh Robert | Leistungshalbleiter mit Weak-Inversion-Schaltung |
| FR2724069B1 (fr) * | 1994-08-31 | 1997-01-03 | Sgs Thomson Microelectronics | Detecteur de temperature sur circuit integre |
| GB9513420D0 (en) * | 1995-06-30 | 1995-09-06 | Philips Electronics Uk Ltd | Power semiconductor devices |
| DE19534604C1 (de) * | 1995-09-18 | 1996-10-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung |
| GB9614590D0 (en) * | 1996-07-11 | 1996-09-04 | Smiths Industries Plc | Electrical apparatus |
| EP0927461B1 (de) * | 1996-09-18 | 2001-10-17 | Infineon Technologies AG | Temperaturgeschütztes elektrisches schalter-bauelement |
| EP0910870B1 (en) * | 1997-02-19 | 2008-05-14 | Nxp B.V. | Power semiconductor devices with a temperature sensor circuit |
| US5873053A (en) * | 1997-04-08 | 1999-02-16 | International Business Machines Corporation | On-chip thermometry for control of chip operating temperature |
| US5946181A (en) * | 1997-04-30 | 1999-08-31 | Burr-Brown Corporation | Thermal shutdown circuit and method for sensing thermal gradients to extrapolate hot spot temperature |
| US5875142A (en) * | 1997-06-17 | 1999-02-23 | Micron Technology, Inc. | Integrated circuit with temperature detector |
| DE69832359T2 (de) * | 1997-07-19 | 2006-08-03 | Koninklijke Philips Electronics N.V. | Halbleitervorrichtung -anordnung und -schaltungen |
| GB9721908D0 (en) * | 1997-10-17 | 1997-12-17 | Philips Electronics Nv | Voltage regulator circuits and semiconductor circuit devices |
| DE19832558B4 (de) * | 1998-07-20 | 2005-10-06 | Infineon Technologies Ag | Halbleiteranordnung mit mindestens einem Halbleiterchip |
| JP3319406B2 (ja) * | 1998-09-18 | 2002-09-03 | 日本電気株式会社 | 比較増幅検出回路 |
| CN1138153C (zh) * | 1998-09-28 | 2004-02-11 | 西加特技术有限责任公司 | 四层gmr夹层结构 |
| IT1303275B1 (it) * | 1998-10-29 | 2000-11-06 | St Microelectronics Srl | Circuito di protezione termica per circuiti microelettronici,indipendente dal processo. |
| US6281753B1 (en) | 1998-12-18 | 2001-08-28 | Texas Instruments Incorporated | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability |
| US6717530B1 (en) | 1999-08-30 | 2004-04-06 | Texas Instruments Incorporated | Multiple temperature threshold sensing having a single sense element |
| US6765802B1 (en) * | 2000-10-27 | 2004-07-20 | Ridley Engineering, Inc. | Audio sound quality enhancement apparatus |
| US7474536B2 (en) * | 2000-10-27 | 2009-01-06 | Ridley Ray B | Audio sound quality enhancement apparatus and method |
| US6980016B2 (en) * | 2001-07-02 | 2005-12-27 | Intel Corporation | Integrated circuit burn-in systems |
| TW586000B (en) * | 2002-07-25 | 2004-05-01 | Richtek Technology Corp | Temperature detection circuit and method |
| US6936496B2 (en) * | 2002-12-20 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Nanowire filament |
| JP4641164B2 (ja) * | 2004-09-14 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 過熱検出回路 |
| US7839201B2 (en) | 2005-04-01 | 2010-11-23 | Raytheon Company | Integrated smart power switch |
| US7135909B1 (en) * | 2005-05-17 | 2006-11-14 | Sigmatel, Inc. | Temperature sensor circuit and system |
| DE102005035605A1 (de) * | 2005-07-29 | 2007-02-01 | Robert Bosch Gmbh | Monolithisch integrierte Schaltungsanordnung zur thermischen Zeitbestimmung und Verfahren zur Bestimmung eines Zeitintervalls |
| DE102006005033B4 (de) * | 2006-02-03 | 2013-12-05 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung |
| US7411436B2 (en) * | 2006-02-28 | 2008-08-12 | Cornell Research Foundation, Inc. | Self-timed thermally-aware circuits and methods of use thereof |
| US7746087B2 (en) * | 2007-07-13 | 2010-06-29 | Pericom Technology Inc. | Heating-control isolation-diode temperature-compensation |
| US8057094B2 (en) * | 2007-11-16 | 2011-11-15 | Infineon Technologies Ag | Power semiconductor module with temperature measurement |
| US7705637B2 (en) | 2008-09-29 | 2010-04-27 | Infineon Technologies Ag | Semiconductor switch and method for operating a semiconductor switch |
| JP5242367B2 (ja) * | 2008-12-24 | 2013-07-24 | セイコーインスツル株式会社 | 基準電圧回路 |
| US20110051302A1 (en) | 2009-08-27 | 2011-03-03 | Infineon Technologies Ag | Integrated power device and method |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
| US8657489B2 (en) | 2010-06-28 | 2014-02-25 | Infineon Technologies Ag | Power switch temperature control device and method |
| CN101886933B (zh) * | 2010-07-16 | 2012-06-06 | 灿瑞半导体(上海)有限公司 | 带温度补偿的霍尔开关电路 |
| DE102012200384B4 (de) * | 2011-12-29 | 2018-03-15 | Continental Automotive Gmbh | Auf einem Träger angeordnete Schaltungsanordnung mit Temperaturüberwachung und Verfahren zum Erkennen einer Übertemperatur |
| US9030054B2 (en) | 2012-03-27 | 2015-05-12 | Raytheon Company | Adaptive gate drive control method and circuit for composite power switch |
| CN103248345B (zh) * | 2013-05-23 | 2018-03-27 | 成都芯进电子有限公司 | 一种开关型霍尔传感器的温度补偿电路和温度补偿方法 |
| DE102013212925A1 (de) * | 2013-07-03 | 2015-01-08 | Zf Friedrichshafen Ag | Kontrollvorrichtung und Verfahren zum Überwachen einer Funktion eines Halbleiterbauelements während dessen Betrieb sowie Elektrische Baugruppe mit einer Kontrollvorrichtung |
| US9557226B2 (en) * | 2013-07-22 | 2017-01-31 | Intel Corporation | Current-mode digital temperature sensor apparatus |
| US20150346037A1 (en) * | 2014-05-29 | 2015-12-03 | Infineon Technologies Ag | Integrated temperature sensor |
| US9816872B2 (en) | 2014-06-09 | 2017-11-14 | Qualcomm Incorporated | Low power low cost temperature sensor |
| JP6402567B2 (ja) * | 2014-10-03 | 2018-10-10 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
| US10345158B2 (en) | 2015-04-07 | 2019-07-09 | Stmicroelectronics S.R.L. | Integrated electronic device comprising a temperature transducer and method for determining an estimate of a temperature difference |
| JP7328008B2 (ja) * | 2019-05-29 | 2023-08-16 | ローム株式会社 | 半導体装置 |
| CN112068631B (zh) * | 2020-09-24 | 2021-06-08 | 电子科技大学 | 一种低功耗抗干扰的过温保护电路 |
| EP4027394A1 (en) * | 2021-01-11 | 2022-07-13 | Nexperia B.V. | Semiconductor device and method of manufacture |
| TWI802858B (zh) * | 2021-03-26 | 2023-05-21 | 立積電子股份有限公司 | 溫度偵測器 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3085193A (en) * | 1960-10-10 | 1963-04-09 | Statham Instrument Inc | Linear electrical compensation circuits |
| IT1074446B (it) * | 1976-12-21 | 1985-04-20 | Ates Componenti Elettron | Circuito integrato monolitico di potenza,con protezione contro il cortocircuito ritardata |
| US4136354A (en) * | 1977-09-15 | 1979-01-23 | National Semiconductor Corporation | Power transistor including a sense emitter and a reference emitter for enabling power dissipation to be limited to less than a destructive level |
| US4243898A (en) * | 1978-11-16 | 1981-01-06 | Motorola, Inc. | Semiconductor temperature sensor |
| JPS57148221A (en) * | 1981-03-10 | 1982-09-13 | Citizen Watch Co Ltd | Temperature detecting device |
| JPS5853730A (ja) * | 1981-09-25 | 1983-03-30 | Nec Corp | 熱検知回路 |
| JPS59178014A (ja) * | 1983-03-29 | 1984-10-09 | Nissan Motor Co Ltd | 発振回路 |
| GB8620031D0 (en) * | 1986-08-18 | 1986-10-01 | Jenkins J O M | Protection of mos structures against overheating |
| GB2207315B (en) * | 1987-06-08 | 1991-08-07 | Philips Electronic Associated | High voltage semiconductor with integrated low voltage circuitry |
| JP2521783B2 (ja) * | 1987-09-28 | 1996-08-07 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| GB2222497A (en) * | 1988-09-05 | 1990-03-07 | Philips Electronic Associated | Operational amplifier |
| GB2224846A (en) * | 1988-11-14 | 1990-05-16 | Philips Electronic Associated | Temperature sensing circuit |
| FR2641127B1 (ja) * | 1988-12-23 | 1993-12-24 | Thomson Hybrides Microondes |
-
1990
- 1990-09-24 GB GB9020731A patent/GB2248151A/en not_active Withdrawn
-
1991
- 1991-09-16 US US07/760,560 patent/US5563760A/en not_active Expired - Lifetime
- 1991-09-18 EP EP91202394A patent/EP0479362B1/en not_active Expired - Lifetime
- 1991-09-18 DE DE69128592T patent/DE69128592T2/de not_active Expired - Lifetime
- 1991-09-18 EP EP96200493A patent/EP0716294A3/en not_active Withdrawn
- 1991-09-24 JP JP03243682A patent/JP3110096B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007511093A (ja) * | 2003-11-04 | 2007-04-26 | レイセオン・カンパニー | マイクロ波トランジスタ用統合熱センサ |
| JP4660484B2 (ja) * | 2003-11-04 | 2011-03-30 | レイセオン カンパニー | マイクロ波トランジスタ用統合熱センサ |
| US7703975B2 (en) * | 2006-08-11 | 2010-04-27 | Hynix Semiconductor Inc. | Temperature detecting circuit |
| DE202011105181U1 (de) | 2011-08-29 | 2011-12-22 | Waltraud Brandl | Prüfstand für die Untersuchung des Verschleißverhaltens an Zylinder-Innenflächen |
| DE102011117558A1 (de) | 2011-08-29 | 2013-02-28 | Waltraud Brandl | Prüfstand für die Untersuchung des Verschleißverhaltens an Zylinder-Innenflächen |
| JP2016072935A (ja) * | 2014-10-02 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置、それを備えた車載用電子装置及び自動車 |
| US10607985B2 (en) | 2014-10-02 | 2020-03-31 | Renesas Electronics Corporation | Semiconductor device, and on-vehicle electronic device and automobile each including the semiconductor device |
| CN108291843A (zh) * | 2015-11-26 | 2018-07-17 | 罗伯特·博世有限公司 | 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法 |
| JP2018536858A (ja) * | 2015-11-26 | 2018-12-13 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69128592T2 (de) | 1998-06-18 |
| EP0479362B1 (en) | 1998-01-07 |
| DE69128592D1 (de) | 1998-02-12 |
| JP3110096B2 (ja) | 2000-11-20 |
| US5563760A (en) | 1996-10-08 |
| EP0716294A2 (en) | 1996-06-12 |
| GB2248151A (en) | 1992-03-25 |
| GB9020731D0 (en) | 1990-11-07 |
| EP0479362A3 (en) | 1992-09-30 |
| EP0716294A3 (en) | 1997-01-29 |
| EP0479362A2 (en) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110096B2 (ja) | 温度検出回路 | |
| US5039878A (en) | Temperature sensing circuit | |
| US5063342A (en) | Temperature threshold sensing circuit | |
| US5886515A (en) | Power semiconductor devices with a temperature sensor circuit | |
| US4395139A (en) | Temperature detecting device | |
| US6799889B2 (en) | Temperature sensing apparatus and methods | |
| US5838187A (en) | Integrated circuit thermal shutdown system utilizing a thermal sensor | |
| US5557194A (en) | Reference current generator | |
| US5428287A (en) | Thermally matched current limit circuit | |
| US4669026A (en) | Power transistor thermal shutdown circuit | |
| US4553048A (en) | Monolithically integrated thermal shut-down circuit including a well regulated current source | |
| JP4388144B2 (ja) | 基準回路および方法 | |
| US5221888A (en) | Current limited temperature responsive circuit | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| US4625128A (en) | Integrated circuit temperature sensor | |
| JP2581492B2 (ja) | 入力バッファ回路 | |
| JP4483903B2 (ja) | 温度検出回路 | |
| KR20150049142A (ko) | 기준 전압 발생 회로 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| JP4130856B2 (ja) | 電流源回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| KR960002454B1 (ko) | 바이모오스로 이루어진 정전압발생회로 | |
| CN115855289A (zh) | 一种温度检测模块和过温保护电路 | |
| JPS61116410A (ja) | 出力トランジスタの電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000823 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 10 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| LAPS | Cancellation because of no payment of annual fees |