JPH04263173A - 磁気ディスク装置 - Google Patents
磁気ディスク装置Info
- Publication number
- JPH04263173A JPH04263173A JP4408391A JP4408391A JPH04263173A JP H04263173 A JPH04263173 A JP H04263173A JP 4408391 A JP4408391 A JP 4408391A JP 4408391 A JP4408391 A JP 4408391A JP H04263173 A JPH04263173 A JP H04263173A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- clock
- type flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は磁気ディスク装置に係り
、特に１−７コード変換回路の２／３分周回路を備えた
磁気ディスク装置に関するものである。
、特に１−７コード変換回路の２／３分周回路を備えた
磁気ディスク装置に関するものである。
【０００２】
【従来の技術】従来の２／３分周回路は、２個のフリッ
プフロップと、１個のＯＲゲートと、１個のＡＮＤゲー
トから構成されていた。このような構成の２／３分周回
路は、例えば、米国特許第４８６６，７４１号に説明さ
れている。そして、磁気ディスク装置の記録変調方式と
して１−７コード変換を使用する場合、回路の基本クロ
ックとしては、現在３Ｆクロック（インターフェイス上
のＮＲＺ（ Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）信号の
転送レートの３倍）あるいは１．５Ｆクロック（上述の
半分）を使用している。
プフロップと、１個のＯＲゲートと、１個のＡＮＤゲー
トから構成されていた。このような構成の２／３分周回
路は、例えば、米国特許第４８６６，７４１号に説明さ
れている。そして、磁気ディスク装置の記録変調方式と
して１−７コード変換を使用する場合、回路の基本クロ
ックとしては、現在３Ｆクロック（インターフェイス上
のＮＲＺ（ Ｎｏｎ Ｒｅｔｕｒｎ Ｚｅｒｏ）信号の
転送レートの３倍）あるいは１．５Ｆクロック（上述の
半分）を使用している。
【０００３】
【発明が解決しようとする課題】この従来の２／３分周
回路では、ＩＣに換算すると、Ｄ型フリップフロップＩ
Ｃ１個、インバータＩＣ１個、ＯＲ ＩＣ１個、ＡＮ
Ｄ ＩＣ１個の計４個のＩＣが必要であり、コスト高
になるという課題があった。
回路では、ＩＣに換算すると、Ｄ型フリップフロップＩ
Ｃ１個、インバータＩＣ１個、ＯＲ ＩＣ１個、ＡＮ
Ｄ ＩＣ１個の計４個のＩＣが必要であり、コスト高
になるという課題があった。
【０００４】
【課題を解決するための手段】本発明は、連続するＮＲ
Ｚ信号の３／２倍周期のクロック信号をクロック入力と
する第１のＤ型フリップフロップと，上記クロック信号
の反転信号を出力とする第１のインバータゲートと，こ
の第１のインバータゲートの出力をクロック入力とする
第２のＤ型フリップフロップと，上記第１のＤ型フリッ
プフロップの負出力と上記第２のＤ型フリップフロップ
の正出力の論理和をとるＯＲゲートと，このＯＲゲート
の出力の反転信号を出力とする第２のインバータゲート
により構成される２／３分周回路と、この２／３分周回
路を内蔵する１−７コード変換回路を備えてなるもので
ある。
Ｚ信号の３／２倍周期のクロック信号をクロック入力と
する第１のＤ型フリップフロップと，上記クロック信号
の反転信号を出力とする第１のインバータゲートと，こ
の第１のインバータゲートの出力をクロック入力とする
第２のＤ型フリップフロップと，上記第１のＤ型フリッ
プフロップの負出力と上記第２のＤ型フリップフロップ
の正出力の論理和をとるＯＲゲートと，このＯＲゲート
の出力の反転信号を出力とする第２のインバータゲート
により構成される２／３分周回路と、この２／３分周回
路を内蔵する１−７コード変換回路を備えてなるもので
ある。
【０００５】
【作用】本発明においては、２／３分周回路にて２つの
Ｄ型フリップフロップの出力を選択し、論理和をとり、
１．５Ｆの基本クロックを２／３分周して１Ｆのクロッ
クを作成する。
Ｄ型フリップフロップの出力を選択し、論理和をとり、
１．５Ｆの基本クロックを２／３分周して１Ｆのクロッ
クを作成する。
【０００６】
【実施例】図１は本発明の一実施例を示した回路図であ
る。この図１において、１は連続するＮＲＺ信号の３／
２倍周期（３Ｆ／２）のクロック信号を入力とするＤ型
フリップフロップ、２は上記クロック信号の反転信号を
出力するインバータゲート、３はこのインバータゲート
２の出力をクロック入力とするＤ型フリップフロップ、
４はＤ型フリップフロップ１の負出力とＤ型フリップフ
ロップ３の正出力の論理和をとるＯＲゲート、５はこの
ＯＲゲート４の出力の反転信号を出力とするインバータ
ゲートで、これらは２／３分周回路６を構成している。 ７はこの２／３分周回路６を内蔵する１−７コード変換
回路である。そして、１０１は基本３Ｆ／２クロック信
号（基本クロック１．５Ｆ信号）を示し、１０２はイン
バーテッド３Ｆ／２クロック信号（インバーテッド１．
５Ｆクロック信号）、１０３はＤ型フリップフロップ１
のＱバー出力信号、１０４はＤ型フリップフロップ３の
Ｑ出力信号、１０５はＤ型フリップフロップ１のＤ入力
信号（ＯＲゲート４の出力信号）、１０６はＤ型フリッ
プフロップ３のＤ入力（１Ｆクロック）信号（インバー
タゲート５の出力信号）を示す。
る。この図１において、１は連続するＮＲＺ信号の３／
２倍周期（３Ｆ／２）のクロック信号を入力とするＤ型
フリップフロップ、２は上記クロック信号の反転信号を
出力するインバータゲート、３はこのインバータゲート
２の出力をクロック入力とするＤ型フリップフロップ、
４はＤ型フリップフロップ１の負出力とＤ型フリップフ
ロップ３の正出力の論理和をとるＯＲゲート、５はこの
ＯＲゲート４の出力の反転信号を出力とするインバータ
ゲートで、これらは２／３分周回路６を構成している。 ７はこの２／３分周回路６を内蔵する１−７コード変換
回路である。そして、１０１は基本３Ｆ／２クロック信
号（基本クロック１．５Ｆ信号）を示し、１０２はイン
バーテッド３Ｆ／２クロック信号（インバーテッド１．
５Ｆクロック信号）、１０３はＤ型フリップフロップ１
のＱバー出力信号、１０４はＤ型フリップフロップ３の
Ｑ出力信号、１０５はＤ型フリップフロップ１のＤ入力
信号（ＯＲゲート４の出力信号）、１０６はＤ型フリッ
プフロップ３のＤ入力（１Ｆクロック）信号（インバー
タゲート５の出力信号）を示す。
【０００７】つぎにこの図１に示す実施例の動作を説明
する。まず、基本クロック１．５Ｆ信号１０１はＤ型フ
リップフロップ１のクロック端子Ｃとインバータゲート
２に入力されている。そして、このインバータゲート２
の出力はインバーテッド１．５Ｆクロック信号１０２と
してＤ型フリップフロップ３のクロック端子Ｃに入力さ
れている。つぎに、Ｄ型フリップフロップ１のＱバー出
力信号１０３とＤ型フリップフロップ３のＱ出力信号１
０４は論理和をとるＯＲゲート４に入力されている。そ
して、このＯＲゲート４の出力信号１０５はＤ型フリッ
プフロップ１のデータ端子Ｄとインバータゲート５に入
力されている。このインバータゲート５の出力信号１０
６はＤ型フリップフロップ３のデータ入力端子Ｄに入力
されると同時に基本クロック１．５Ｆ信号１０１の２／
３の周波数信号として次回路に伝達される。
する。まず、基本クロック１．５Ｆ信号１０１はＤ型フ
リップフロップ１のクロック端子Ｃとインバータゲート
２に入力されている。そして、このインバータゲート２
の出力はインバーテッド１．５Ｆクロック信号１０２と
してＤ型フリップフロップ３のクロック端子Ｃに入力さ
れている。つぎに、Ｄ型フリップフロップ１のＱバー出
力信号１０３とＤ型フリップフロップ３のＱ出力信号１
０４は論理和をとるＯＲゲート４に入力されている。そ
して、このＯＲゲート４の出力信号１０５はＤ型フリッ
プフロップ１のデータ端子Ｄとインバータゲート５に入
力されている。このインバータゲート５の出力信号１０
６はＤ型フリップフロップ３のデータ入力端子Ｄに入力
されると同時に基本クロック１．５Ｆ信号１０１の２／
３の周波数信号として次回路に伝達される。
【０００８】
【発明の効果】以上説明したように本発明のディスク装
置は、２／３分周回路にて２つのＤ型フリップフロップ
の出力を選択し、論理和を取り、１．５Ｆの基本クロッ
クを２／３分周して１Ｆのクロックを作成するので、使
用するＩＣが３個に低減できるという効果を有する。
置は、２／３分周回路にて２つのＤ型フリップフロップ
の出力を選択し、論理和を取り、１．５Ｆの基本クロッ
クを２／３分周して１Ｆのクロックを作成するので、使
用するＩＣが３個に低減できるという効果を有する。
【図１】本発明の一実施例を示した回路図である。
１ Ｄ型フリップフロップ
２ インバータゲート
３ Ｄ型フリップフロップ
４ ＯＲゲート
５ インバータゲート
６ ２／３分周回路
７ １−７コード変換回路
Claims (1)
- 【請求項１】 連続するＮＲＺ信号の３／２倍周期の
クロック信号をクロック入力とする第１のＤ型フリップ
フロップと，前記クロック信号の反転信号を出力とする
第１のインバータゲートと，この第１のインバータゲー
トの出力をクロック入力とする第２のＤ型フリップフロ
ップと，前記第１のＤ型フリップフロップの負出力と前
記第２のＤ型フリップフロップの正出力の論理和をとる
ＯＲゲートと，このＯＲゲートの出力の反転信号を出力
とする第２のインバータゲートとにより構成される２／
３分周回路と、この２／３分周回路を内蔵する１−７コ
ード変換回路を備えてなることを特徴とする磁気ディス
ク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4408391A JPH04263173A (ja) | 1991-02-18 | 1991-02-18 | 磁気ディスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4408391A JPH04263173A (ja) | 1991-02-18 | 1991-02-18 | 磁気ディスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04263173A true JPH04263173A (ja) | 1992-09-18 |
Family
ID=12681724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4408391A Pending JPH04263173A (ja) | 1991-02-18 | 1991-02-18 | 磁気ディスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04263173A (ja) |
-
1991
- 1991-02-18 JP JP4408391A patent/JPH04263173A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04263173A (ja) | 磁気ディスク装置 | |
| JPS62262511A (ja) | Ｄタイプ・フリツプフロツプ | |
| JPS62126717A (ja) | 直並列変換回路 | |
| JPS62501322A (ja) | 論理回路 | |
| KR930002784Y1 (ko) | 디지탈 오디오 인터페이스부에 사용되는 바이-페이즈(Bi-Phase) 변조회로 | |
| JPS61230427A (ja) | ２／（２ｎ＋１）分周回路 | |
| JPH03224020A (ja) | クロック受信回路 | |
| JPH02239467A (ja) | 記録密度切替回路 | |
| JPS63227119A (ja) | デイジタル可変分周回路 | |
| JPH05259895A (ja) | 奇数分周器 | |
| JP2565144B2 (ja) | 直並列変換器 | |
| KR860002166Y1 (ko) | Mfm 디지탈 복조회로 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JPS6061904A (ja) | 磁気ヘッドの駆動回路 | |
| JPH06296140A (ja) | 並直列変換器 | |
| JPH0364119A (ja) | クロック断検出回路 | |
| JPS6395518A (ja) | クロツク乗りかえ回路 | |
| JPS6361963A (ja) | 遅延時間測定回路 | |
| JPS61236214A (ja) | 分周回路 | |
| JPH0611104B2 (ja) | パルス幅変調器 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPS63266918A (ja) | パルス幅変換回路 | |
| JPH04150413A (ja) | １／ｎ↓＋↓１分周回路 | |
| JPS6068723A (ja) | デイジタル位相制御方式 | |
| JPS61292416A (ja) | バ−ストクロツク分周回路 |