JPH04150413A - １／ｎ↓＋↓１分周回路 - Google Patents
１／ｎ↓＋↓１分周回路Info
- Publication number
- JPH04150413A JPH04150413A JP27407490A JP27407490A JPH04150413A JP H04150413 A JPH04150413 A JP H04150413A JP 27407490 A JP27407490 A JP 27407490A JP 27407490 A JP27407490 A JP 27407490A JP H04150413 A JPH04150413 A JP H04150413A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- data
- flop
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は論理回路に用いられる１／ｎ−１−１（ｎ
：整数）分局回路（こ関するものである。
：整数）分局回路（こ関するものである。
〔従来の技術］
第３図は従来の論理回路をこ用いられるｌ／３分周回路
の回路図であり２図に示すように、データ入力をデレイ
フリップフロップ１２）、 （３）のＴ端子に入カシ、
デレイフリップフロップ＋２１ 、 ＋３１のＱ出力端
子にＢ、Ｃがアンドゲート（１）に入力され、このアン
ドゲート（１）の出力Ａをデレイフリップフロップ（２
）のＤｉ子に入力する。そして、デレイフリップフロッ
プ（２）のＱ出力端子がデレイフリップフロップ（３）
のＤ端子に入力され、このデレイフリップフロップ（３
）のｑ出力端子がデータの！／３分周の信号を出力する
。
の回路図であり２図に示すように、データ入力をデレイ
フリップフロップ１２）、 （３）のＴ端子に入カシ、
デレイフリップフロップ＋２１ 、 ＋３１のＱ出力端
子にＢ、Ｃがアンドゲート（１）に入力され、このアン
ドゲート（１）の出力Ａをデレイフリップフロップ（２
）のＤｉ子に入力する。そして、デレイフリップフロッ
プ（２）のＱ出力端子がデレイフリップフロップ（３）
のＤ端子に入力され、このデレイフリップフロップ（３
）のｑ出力端子がデータの！／３分周の信号を出力する
。
次に動作について説明する。第３図におけるデータ入力
、Ａ、 Ｂ、 Ｃ出力、およびデータ／３出力の波形を
第４図に示す。
、Ａ、 Ｂ、 Ｃ出力、およびデータ／３出力の波形を
第４図に示す。
第３図、第４図において、データ入力として、基準クロ
ックをデレイフリップフロップ＋２１． ＋３１のＴ４
子に入力すれば、各々のｑ出力は、 Ｂ、 Ｃ波形とな
る。ただし、このＢ、 Ｃ波形をアンドゲート（１）に
入力した時にＢ波形の立ち上がりと、Ｃ波形の立ち下が
りでアンドゲート（１）の出力Ａにスパイク信号を発生
させる可能性がある。そこで、このスパイク信号が発生
しない時には、アンドゲート（１）の出力は第４図の人
波形のスパイク信号のない波形となり、データ／３出力
はデータ入力信号の１７３分周された信号が出力される
。
ックをデレイフリップフロップ＋２１． ＋３１のＴ４
子に入力すれば、各々のｑ出力は、 Ｂ、 Ｃ波形とな
る。ただし、このＢ、 Ｃ波形をアンドゲート（１）に
入力した時にＢ波形の立ち上がりと、Ｃ波形の立ち下が
りでアンドゲート（１）の出力Ａにスパイク信号を発生
させる可能性がある。そこで、このスパイク信号が発生
しない時には、アンドゲート（１）の出力は第４図の人
波形のスパイク信号のない波形となり、データ／３出力
はデータ入力信号の１７３分周された信号が出力される
。
従来の１／３分周回路は以上のよう（こ構成されていた
ので、アンドゲートに入力されるＢ、 Ｃ波形で、Ｂ波
形の立ち上がりとＣ波形の立ち下がりでアンドゲートの
出力人波形【こスパイク信号が発生し１分周回路が誤動
作するという問題点かあつγこ。
ので、アンドゲートに入力されるＢ、 Ｃ波形で、Ｂ波
形の立ち上がりとＣ波形の立ち下がりでアンドゲートの
出力人波形【こスパイク信号が発生し１分周回路が誤動
作するという問題点かあつγこ。
この発明は上記のような問題点を解消する為になされた
もので、分周回路Ｅこおけるスパイク信号を除去し１分
周回路の誤動作を防止し１こｌ ／ｎ＋１分周回路を得
ることを目的とする。
もので、分周回路Ｅこおけるスパイク信号を除去し１分
周回路の誤動作を防止し１こｌ ／ｎ＋１分周回路を得
ることを目的とする。
この発明に係るｌ／ｎ−ｋ１分周回路はスパイク除去回
路を設け１こものである。
路を設け１こものである。
この発明におけるｌ／ｎ＋ｓ分周日路分周入路１り除去
回路を設けることにより１分周回路の誤動作を防止する
。
回路を設けることにより１分周回路の誤動作を防止する
。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である１／３分周回路の回路図
で１図に示すよう【こ、データ入力をデレイフリップフ
ロップｔ６１． （７１のＴ端子に入力し、デレイフリ
ップフロップｔ６）、 （７）のｑ出力がアンドゲート
１１）に入力され、アンドゲート（１）の出力を、プレ
イフリップ７０ツブ（４）のＤ端子に入力する。
図はこの発明の一実施例である１／３分周回路の回路図
で１図に示すよう【こ、データ入力をデレイフリップフ
ロップｔ６１． （７１のＴ端子に入力し、デレイフリ
ップフロップｔ６）、 （７）のｑ出力がアンドゲート
１１）に入力され、アンドゲート（１）の出力を、プレ
イフリップ７０ツブ（４）のＤ端子に入力する。
ここで、デレイフリップフロップ＋４＋、 ｆ５Ｊ、セ
ットリセットスリップフロップ（８）、３人力アンドゲ
ー） ｔ２Ｌ （３）でスパイク除去回路を構成する。
ットリセットスリップフロップ（８）、３人力アンドゲ
ー） ｔ２Ｌ （３）でスパイク除去回路を構成する。
このスパイク除去回路は基準クロックＣＬＫをＣＬＫ入
力として、デレイフリップフロップｆ４１ 、ｆ５）の
Ｔ入力アンドゲート＋２）、 （３１に入力する。次に
、アンドゲート（１）の出力はスパイク除去回路を通り
、スパイク信号が除去されにセットリセットスリップフ
ロップ（８）のＱＣ出力がデレイフリップフロップ（６
）に入力され、このデレイフリップフロップ（６）のｑ
出力がデレイフリップフロップ（力のＤ１４子に入力さ
ＡＴＡ れ、そのｑ出力がデータの３分周として ３ 出力とし
て出力される。
力として、デレイフリップフロップｆ４１ 、ｆ５）の
Ｔ入力アンドゲート＋２）、 （３１に入力する。次に
、アンドゲート（１）の出力はスパイク除去回路を通り
、スパイク信号が除去されにセットリセットスリップフ
ロップ（８）のＱＣ出力がデレイフリップフロップ（６
）に入力され、このデレイフリップフロップ（６）のｑ
出力がデレイフリップフロップ（力のＤ１４子に入力さ
ＡＴＡ れ、そのｑ出力がデータの３分周として ３ 出力とし
て出力される。
次をこ動作について説明する０第１図におけるデータ入
力、Ａ、Ｂ、Ｃ出力、およびデータ／３出力の波形を第
２図に示す。
力、Ａ、Ｂ、Ｃ出力、およびデータ／３出力の波形を第
２図に示す。
第１図、ｍ２図において、データ入力として。
基準クロックをデレイフリップフロップ１６Ｌ ［７）
のＴ端子に人力すれば、各々のＱ出力はＢ、 Ｃ波形と
なる。そして、Ｂ、Ｃ波形を２人力とするアンドゲート
（１）の出力は人波形となり、これがスパイク除去回路
を通り、デレイフリップフロップ（６）のＤ４子に入力
され、データ／３出力はデータ入力信号のｌ／３分周さ
れ１こ信号が出力される。なお。
のＴ端子に人力すれば、各々のＱ出力はＢ、 Ｃ波形と
なる。そして、Ｂ、Ｃ波形を２人力とするアンドゲート
（１）の出力は人波形となり、これがスパイク除去回路
を通り、デレイフリップフロップ（６）のＤ４子に入力
され、データ／３出力はデータ入力信号のｌ／３分周さ
れ１こ信号が出力される。なお。
スパイク除去回路の基準クロックは第２図のＣＬＫとし
て与え、データの周波数より充分早いクロックを入力す
る０ なお、上記実施例ではｌ／３分周回路の誤動作防止回路
の場合を示しγこが、 ｌ／ｎ＋ｌ （ｎ：整数）分
局回路でも使用できることはいうまでもない。又プロセ
ス、パターンの配線などにより、スパイク信号のパルス
幅が変わってくるので、それに対処する為に、上記実施
例においてスパイク除去回路は基準クロックＣＬＫの２
周期以下のスパイク信号除去回路としているが、デレイ
フリップフロップ（４）、（５）の段数をｎ段にし、
ｎＣＬＫ以下のパルス幅のスパイク信号を除去する様を
こ、スパイク除去回路のデレイフリップフロップの段数
、又は基準クロックＣＬＫの周波数をプロセス、パター
ン配線に合わせて設計する。
て与え、データの周波数より充分早いクロックを入力す
る０ なお、上記実施例ではｌ／３分周回路の誤動作防止回路
の場合を示しγこが、 ｌ／ｎ＋ｌ （ｎ：整数）分
局回路でも使用できることはいうまでもない。又プロセ
ス、パターンの配線などにより、スパイク信号のパルス
幅が変わってくるので、それに対処する為に、上記実施
例においてスパイク除去回路は基準クロックＣＬＫの２
周期以下のスパイク信号除去回路としているが、デレイ
フリップフロップ（４）、（５）の段数をｎ段にし、
ｎＣＬＫ以下のパルス幅のスパイク信号を除去する様を
こ、スパイク除去回路のデレイフリップフロップの段数
、又は基準クロックＣＬＫの周波数をプロセス、パター
ン配線に合わせて設計する。
〔発明の効果〕
以上のようにこの発明によれば、スパイク除去回路を設
けることにより、回路の誤動作を防ぐことができる０
けることにより、回路の誤動作を防ぐことができる０
第１図はこの発明のｌ／ｎ−＋−＋分周回路の一実施例
を示す回路図、第２図は第１図の各出力波形図、第３図
は従来の１７３分周回路の＋ｍ路図、第４図は＠３１Ａ
の各出力波形図である。 図において、（１）〜（３）はアンドゲート、（４）〜
（７）はデレイフリツプフロツ７’、（８）はセントリ
セットクリップフロップを示す０ なお１図中、同一符号は同一、まＴこは相当部分を示す
。
を示す回路図、第２図は第１図の各出力波形図、第３図
は従来の１７３分周回路の＋ｍ路図、第４図は＠３１Ａ
の各出力波形図である。 図において、（１）〜（３）はアンドゲート、（４）〜
（７）はデレイフリツプフロツ７’、（８）はセントリ
セットクリップフロップを示す０ なお１図中、同一符号は同一、まＴこは相当部分を示す
。
Claims (1)
- ｍ段のデレイフリップフロップとアンドゲートとセット
リセットプリップフロップからなるスパイク除去回路を
備えたことを特徴とする１／ｎ＋１分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27407490A JPH04150413A (ja) | 1990-10-11 | 1990-10-11 | １／ｎ↓＋↓１分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27407490A JPH04150413A (ja) | 1990-10-11 | 1990-10-11 | １／ｎ↓＋↓１分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150413A true JPH04150413A (ja) | 1992-05-22 |
Family
ID=17536613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27407490A Pending JPH04150413A (ja) | 1990-10-11 | 1990-10-11 | １／ｎ↓＋↓１分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150413A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199964A (ja) * | 1975-02-28 | 1976-09-03 | Matsushita Electric Ind Co Ltd | |
| JPS6238891A (ja) * | 1985-08-10 | 1987-02-19 | Nippon Denso Co Ltd | 再生ポンプ装置 |
-
1990
- 1990-10-11 JP JP27407490A patent/JPH04150413A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199964A (ja) * | 1975-02-28 | 1976-09-03 | Matsushita Electric Ind Co Ltd | |
| JPS6238891A (ja) * | 1985-08-10 | 1987-02-19 | Nippon Denso Co Ltd | 再生ポンプ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245814A (ja) | パルス回路 | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| JPH04150413A (ja) | １／ｎ↓＋↓１分周回路 | |
| JPS585540B2 (ja) | タジユウカカイロ | |
| JPH0429248B2 (ja) | ||
| JPH04302528A (ja) | 半導体集積回路 | |
| JPS62126717A (ja) | 直並列変換回路 | |
| JPS581566B2 (ja) | パルス発生回路 | |
| JP2703967B2 (ja) | システムクロック分周回路 | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH0364119A (ja) | クロック断検出回路 | |
| JPH0523632U (ja) | ３分の１分周回路 | |
| KR930022701A (ko) | 펄스폭 변조(pwm) 방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| JPH0613892A (ja) | 分周回路 | |
| JPH1028049A (ja) | 分周回路 | |
| JPS6019694B2 (ja) | 並列処理形信号変換回路 | |
| JPS6361805B2 (ja) | ||
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH0267011A (ja) | ＢｎＺＳ回路 | |
| JPH04292011A (ja) | パルス発生回路 | |
| JPH06260930A (ja) | ５分周回路 | |
| JPS58184823A (ja) | 論理回路 | |
| JPS6260310A (ja) | 同期信号発生方式 |