JPS61292416A - バ−ストクロツク分周回路 - Google Patents
バ−ストクロツク分周回路Info
- Publication number
- JPS61292416A JPS61292416A JP13384785A JP13384785A JPS61292416A JP S61292416 A JPS61292416 A JP S61292416A JP 13384785 A JP13384785 A JP 13384785A JP 13384785 A JP13384785 A JP 13384785A JP S61292416 A JPS61292416 A JP S61292416A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- burst
- pulse
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
バーストクロックパルスの分周回路において、バースト
クロックパルスをカウンタにてカウントシ、かつデコー
ダにてデコード後、クロックパルスを与えたラッチ回路
により、一定所望幅の分周パルスとするものである。
クロックパルスをカウンタにてカウントシ、かつデコー
ダにてデコード後、クロックパルスを与えたラッチ回路
により、一定所望幅の分周パルスとするものである。
本発明はクロックパルス分周回路の改良に関する。
周期的に断続するバースト状りロフクパルスを分周回路
に供給すれば該バースト状のクロックパルスに含まれる
周波数の中から所望の周波数成分を取り出すことが出来
る。
に供給すれば該バースト状のクロックパルスに含まれる
周波数の中から所望の周波数成分を取り出すことが出来
る。
この際、分周されたパルス出力波形は使用目的に応じて
クロックパルス幅と一定関係の幅を持つことが望ましい
。
クロックパルス幅と一定関係の幅を持つことが望ましい
。
従来のクロックパルス分周回路は被分周りロフクパルス
で動作されるカウンタを使用し、その出力を直接分周パ
ルスとして出力させるか、更に、カウンタ出力をデコー
ダにてデコードしたものを出力する方式が用いられてい
る。
で動作されるカウンタを使用し、その出力を直接分周パ
ルスとして出力させるか、更に、カウンタ出力をデコー
ダにてデコードしたものを出力する方式が用いられてい
る。
第３図は従来の分周回路のブロック回路を示し、その各
ブロック回路部分における入出力波形が第４図に示され
る。
ブロック回路部分における入出力波形が第４図に示され
る。
バーストクロックパルスはカウンタ１へ断続するパルス
波形■の状態にて入力される。
波形■の状態にて入力される。
カウンタが４ビツトの出力を持つ場合カウンタ出力■は
第３ビツトにおいて■”の波形出力を生じる。
第３ビツトにおいて■”の波形出力を生じる。
デコーダが出力４で出力するものとすれば、デコードさ
れたものは■の波形となる。
れたものは■の波形となる。
デコーダ出力は分周パルス出力であり、従来この出力が
分周クロックパルスとして使用される。
分周クロックパルスとして使用される。
第４図から明らかなように、パルス幅は不定となる。ま
たカウンタ値が４以外の時に大力クロックパルスが停止
すると、分周クロックはＬレベルのままとなり、クロッ
ク停止時のカウント値によって、分周クロ７クパルスの
とるレベルはＨレベルとなったり、Ｌレベルとなる。
たカウンタ値が４以外の時に大力クロックパルスが停止
すると、分周クロックはＬレベルのままとなり、クロッ
ク停止時のカウント値によって、分周クロ７クパルスの
とるレベルはＨレベルとなったり、Ｌレベルとなる。
即ち、此の従来方式によると、クロックのパルス幅が一
定とならず変化する。
定とならず変化する。
クロック分周回路から出力する分周パルスは使用目的に
よって、バースト状クロックパルス幅と同一であること
或いはバーストの繰り返し周波数の変化にかかわらず一
定の幅に５ケとが要求される。
よって、バースト状クロックパルス幅と同一であること
或いはバーストの繰り返し周波数の変化にかかわらず一
定の幅に５ケとが要求される。
また、従来方式ではバースト状りロンクパルスが無くな
った場合、分周クロックパルスがとるレベルがＨレベル
であるかＬレベルであるか不定となることがあるのでど
れを常に一定レベルに規定出来なくてはならない。
った場合、分周クロックパルスがとるレベルがＨレベル
であるかＬレベルであるか不定となることがあるのでど
れを常に一定レベルに規定出来なくてはならない。
上記の問題点は、
バーストクロックパルスが供給されるカウンタ回路（１
）、 該カウンタの出力に接続されたデコーダ回路（。
）、 該カウンタの出力に接続されたデコーダ回路（。
２）、
該バーストクロックパルスの反転信号をクロックパルス
とし前記デコーダ出力をデータ信号入力とするＤフリッ
プフロップ回路（３）、該フリップフロップ回路の出力
と前記バーストクロックパルスの論理積を出力させるゲ
ート回路とを備えてなる本発明によるバーストクロック
分周回路によって解決される。
とし前記デコーダ出力をデータ信号入力とするＤフリッ
プフロップ回路（３）、該フリップフロップ回路の出力
と前記バーストクロックパルスの論理積を出力させるゲ
ート回路とを備えてなる本発明によるバーストクロック
分周回路によって解決される。
本発明によれば、バースト状のクロックパルスがカウン
タとデコーダによって分周され、パルス幅を広くされた
分周クロックパルスが反転バーストクロックパルス及び
非反転バーストクロックパルスの供給される０７９７１
７０７７回路とＡＮＤケートによって、分周クロックパ
ルスの部分の一タイムスロット幅のクロックパルスに変
換され、パルス幅の拡がりを制限し、クロックパルス停
止の際にも分周クロックパルスのレベルをＨまたはＬの
任意のレベルにて止めることが出来る。
タとデコーダによって分周され、パルス幅を広くされた
分周クロックパルスが反転バーストクロックパルス及び
非反転バーストクロックパルスの供給される０７９７１
７０７７回路とＡＮＤケートによって、分周クロックパ
ルスの部分の一タイムスロット幅のクロックパルスに変
換され、パルス幅の拡がりを制限し、クロックパルス停
止の際にも分周クロックパルスのレベルをＨまたはＬの
任意のレベルにて止めることが出来る。
図示実施例に従い本発明の詳細な説明する。
゛第１図は分周回路の一実施例をブロック回路図にて示
し、第２図はその動作説明のための波形図である。
゛第１図は分周回路の一実施例をブロック回路図にて示
し、第２図はその動作説明のための波形図である。
第１図において、１はカウンタ、２はデコーダ、３．５
．６はＤフリップフロップ回路、４はＡＮＤゲートであ
る。また各ブロック回路の主要点における、信号波形は
第２図■乃至■にて示す。
．６はＤフリップフロップ回路、４はＡＮＤゲートであ
る。また各ブロック回路の主要点における、信号波形は
第２図■乃至■にて示す。
カウンタｌには被分周クロ７りのバーストクロ・フタパ
ルス■が入力し、その出力■はデコーダ２へ入力する。
ルス■が入力し、その出力■はデコーダ２へ入力する。
今デコーダがカウンタの出力４にて出力を生じるように
設定されているものと仮定すれば、カウンタ１への第３
ビツト目の入力によって、カウンタ１の出力に■゛の出
力波形となる。
設定されているものと仮定すれば、カウンタ１への第３
ビツト目の入力によって、カウンタ１の出力に■゛の出
力波形となる。
デコーダ２は分周されたクロックパルス■を出力するが
、既に述べたように、パルス波形幅は不定である。
、既に述べたように、パルス波形幅は不定である。
そこで、■の出力パルスは本発明により、Ｄフリップフ
ロップ回路３へ導かれ、且つ該回路３のクロックパルス
としては反転されたバーストクロックパルスが供給され
る。
ロップ回路３へ導かれ、且つ該回路３のクロックパルス
としては反転されたバーストクロックパルスが供給され
る。
フリップフロップ回路４の出力点■における信号波形は
第２図の０行の波形信号となりさらにＡＮＤゲート４へ
導かれる。
第２図の０行の波形信号となりさらにＡＮＤゲート４へ
導かれる。
ＡＮＤゲート４へは非反転のバーストクロックパルスも
入力され、その論理積が第２図■の波形信号として出力
される。
入力され、その論理積が第２図■の波形信号として出力
される。
ＡＮＤゲート４の出力はバーストクロックパルスの部分
の−のタイムスロットのパルス幅となる。
の−のタイムスロットのパルス幅となる。
得られた、パルスの分周比はカウンタの計数ビット数に
よって定まり、この値をｎとすれば、１／ｎ分周のクロ
ックパルス信号が得られる。
よって定まり、この値をｎとすれば、１／ｎ分周のクロ
ックパルス信号が得られる。
更に、１タイムスロフトのパルス幅でバーストクロック
パルスの立ち上がりに同期した分周クロ７クパルスを必
要とするときには、Ｄフリップフロップ回路５を追加し
、バーストクロックパルスに同期した一定りロックパル
スＣＬＫの反転クロックパルスを用いる。
パルスの立ち上がりに同期した分周クロ７クパルスを必
要とするときには、Ｄフリップフロップ回路５を追加し
、バーストクロックパルスに同期した一定りロックパル
スＣＬＫの反転クロックパルスを用いる。
また、バーストクロックパルスの立ち下がりに同期した
クロ７クパルスが必要ならば、バーストクロ７クパルス
に同期した一定りロフクパルスＣＬＫの供給されるＤフ
リップフロップ回路６を回路５に組合せる。
クロ７クパルスが必要ならば、バーストクロ７クパルス
に同期した一定りロフクパルスＣＬＫの供給されるＤフ
リップフロップ回路６を回路５に組合せる。
かくすれば、第２図■■に示す分周出力を得ることが出
来る。
来る。
本発明によれば、バースト状のクロックパルスから常に
一定幅の分周クロックパルスを得ることが出来、またバ
ーストクロックパルスの停止の際にも分周クロックパル
スの保持レベルをＨレベルまたはＬレベルのいずれにお
いても固定可能とするものであり、その作用効果は極め
て大きい。
一定幅の分周クロックパルスを得ることが出来、またバ
ーストクロックパルスの停止の際にも分周クロックパル
スの保持レベルをＨレベルまたはＬレベルのいずれにお
いても固定可能とするものであり、その作用効果は極め
て大きい。
第１図は本発明による分周回路の一実施例を示すブロッ
ク回路図、 第２図はその動作説明のための波形図、第３図は従来の
分周回路のブロック構成図による一例、 第４図は従来の分周回路の動作説明のための波形図であ
る。 図において、 １はカウンタ、 ２はデコーダ、 ３．５．６はＤフリップフロップ回路、４はＡＮＤゲー
ト、 ■乃至■はブロック回路の主要点及び信号波形を示す。
ク回路図、 第２図はその動作説明のための波形図、第３図は従来の
分周回路のブロック構成図による一例、 第４図は従来の分周回路の動作説明のための波形図であ
る。 図において、 １はカウンタ、 ２はデコーダ、 ３．５．６はＤフリップフロップ回路、４はＡＮＤゲー
ト、 ■乃至■はブロック回路の主要点及び信号波形を示す。
Claims (1)
- 【特許請求の範囲】 バーストクロックパルスが供給されるカウンタ回路（１
）、 該カウンタの出力に接続されたデコーダ回路（２）、 該バーストクロックパルスの反転信号をクロックパルス
とし、前記デコード出力をデータ信号入力とするＤフリ
ップフロップ回路（３）、 該フリップフロップ回路の出力と前記バーストクロック
パルスの論理積を出力するゲート回路（４） とを備えてなることを特徴とするバーストクロック分周
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13384785A JPS61292416A (ja) | 1985-06-19 | 1985-06-19 | バ−ストクロツク分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13384785A JPS61292416A (ja) | 1985-06-19 | 1985-06-19 | バ−ストクロツク分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61292416A true JPS61292416A (ja) | 1986-12-23 |
Family
ID=15114422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13384785A Pending JPS61292416A (ja) | 1985-06-19 | 1985-06-19 | バ−ストクロツク分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292416A (ja) |
-
1985
- 1985-06-19 JP JP13384785A patent/JPS61292416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1494155A (en) | Signal processing circuit | |
| EP0131233B1 (en) | High-speed programmable timing generator | |
| US4786823A (en) | Noise pulse suppressing circuit in digital system | |
| JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 | |
| JPS61292416A (ja) | バ−ストクロツク分周回路 | |
| CA1150367A (en) | Circuit for odd frequency division of a given pulse train | |
| JP2556918Y2 (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH09205349A (ja) | パルス幅選択信号出力装置 | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| JP3040589B2 (ja) | 周波数弁別器 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JPH0548432A (ja) | １／３分周回路 | |
| JPH03758Y2 (ja) | ||
| JPS626734Y2 (ja) | ||
| JPS61230427A (ja) | ２／（２ｎ＋１）分周回路 | |
| JPS55110456A (en) | Modulation method for digital signal and its modulation circuit | |
| JPS6379421A (ja) | 周波数奇数分周器 | |
| JPS60227521A (ja) | ２／３分周回路 | |
| JPS59174759U (ja) | 符号判定回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH0342815B2 (ja) | ||
| JPH0487416A (ja) | 信号発生回路 | |
| JPH0817323B2 (ja) | 位相比較回路 |