JPH04229500A - 集積回路、出力回路装置および並列テスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体メモリの分野
に在り、特にそのようなメモリの特定のテスト・モード
に向けられている。

【０００２】

【従来の技術】２０２０ビットすなわち１メガバイト以
上のランダム・アクセス・メモリのような最近の高密度
メモリでは、その全部のビットの機能およびタイミング
をテストするのに要する時間および装置は製造費の大部
分を占める。従って、そのようなテストに要する時間が
長引くにつれて、製造費も高くなる。同様に、もしメモ
リのテストに要する時間を短くできれば、メモリの製造
費も安くなる。メモリが一般には大容積で製造されるの
で、メモリの大容積化を考えれば、デバイス毎に２〜３
秒さえ節約できれば製造費はかなり安くなり資金も少な
くて済む。

【０００３】特にランダム・アクセス・メモリ（ＲＡＭ
）はテスト費がかゝる。その理由は、メモリ中のビット
の各々へデータを書き込み、またデータを読み取る必要
があるばかりか、パターン感度の不足のためである。 パターン感度が不足するのは、記憶したデータ状態を保
持するためのビットの能力が、テスト中の特定ビットに
物理的に隣接するビットに記憶されたデータ状態および
動作に依存するかもしれないためである。これは、ＲＡ
Ｍのテスト時間を、その密度（すなわち記憶するのに有
効なビットの数）に直線的に依存させるのみならず、或
る種のパターン感度テストではビットの数の２乗（もし
くは３／２乗）に依存させる。明らかに、ＲＡＭデバイ
スの密度が（一般には世代から世代まで４倍）増えるの
で、製造中各デバイスの各ビットをテストするのに要す
る時間は急な割合で長くなる。

【０００４】メモリ・チップ自体の他に多くの他の集積
回路デバイスはメモリ・オンチップを利用することに注
目されたい、そのような集積回路の例は、多くの最新の
マイクロプロセッサやマイクロコンピュータ並びにメモ
リ内蔵式ゲート・アレイのような普通のデバイスを含む
。メモリ部分のテストに要する時間や装置を含めて、こ
れら製品の製造中にコストの問題に直面する。

【０００５】ＲＡＭのような半導体メモリのテストに要
する時間や装置を少なくするために過去に使用された解
決策は、メモリがその正常な動作と違う特定の動作を入
れる場合に、特定の“テスト”モードを使用することで
ある。そのようなテスト・モードでは、内部テストの動
作が正常な動作によって締めつけられることなく行われ
得るので、メモリの動作は正常な動作と全く違う。

【０００６】特定のテスト・モードの例は内部“並列”
すなわちマルチビットのテスト・モードである。慣用の
並列テスト・モードは１回のサイクル中に２つ以上の記
憶場所をアクセスさせ、多数の記憶場所へ共通のデータ
を同時に書き込ませ或は多数の記憶場所から共通のデー
タを同時に読み出させる。多数の入出力端子を有するメ
モリでは、並列テスト動作を行うのに、多数のビットを
入出力端子の各々毎にそのようなモードでアクセスさせ
る。この並列テスト・モードは、もちろん、正常な動作
では得られない。その理由は、ユーザがメモリの全能力
を利用するために各ビットを個別にアクセスできなけれ
ばならないからである。そのような並列テストは各サイ
クル中にアクセスされた多数のビットが物理的には互い
に切り離されるようにそのような方法で行われるのが望
ましく、従って同時にアクセスされたビット間のパター
ン感度相互作用の可能性は殆どない。そのような並列テ
ストの説明は、「アイイーイーイー・ジャーナル・オブ
・ソリッドステート・サーキッツ（ＩＥＥＥ　Ｊｏｕｒ
ｎａｌ　ｏｆ　Ｓｏｌｉｄ−Ｓｔａｔｅ　Ｃｉｒｃｕｉ
ｔｓ）」の第ＳＣ−２１巻、第５号（１９８６年１０月
号）の第６３５〜６４２ページに掲載されたマックアダ
ムス（Ｍｃ　Ａｄａｍｓ）等著の論文“テスト機能用設
計を持つ１ＭビットＣＭＯＳダイナミックＲＡＭ”に見
い出せる。

【０００７】この論文に述べられているように、慣用の
並列テスト動作は２つの方法の１つで行われ得る。第１
の方法は、同時にアクセスされた多数のビットの各々か
ら読み出されたデータ状態を互いに比較するだけである
。もし同時にアクセスされたビットの全部が同じデータ
を持つなら、テスト動作はパスである。このテストの精
度は、ビットの全部が必ずしも同時に同一の方法で失敗
しないと云う仮説に基づいている。データ路回路装置が
不完全である場合におけるように、そのような仮説はい
つも有効とはかぎらないが、この並列テスト方法は比較
的簡単に実施でき、そしてデータ路におけるように共通
の回路装置のテストは別々に行えるので、全テスト・シ
ーケンスの精度は極めて高い。

【０００８】並列テストのための第２の方法は、普通“
予期したデータ並列テスト”と称され、アクセスされた
ビットによって提供されたデータを互いに比較しかつま
たオンチップ・レジスタの内容と比較して同一のデータ
がアクセスされた全てのビットから読み出されたのみな
らず、読み出されたデータ状態が正しいデータ状態であ
ったことを決定することで行われる。そのような並列テ
ストは、その実施のために必要な増大したオンチップ回
路装置のコストで、別な比較のため、結果の精度を改善
する。

【０００９】どちらの場合も、オンチップ比較の結果は
、チップから例えばチップを働かせている自動化された
テスト装置へ外部で伝送されなければならない。マック
アダムス等の上述した論文では、期待しないデータ・モ
ードにおいて、出力は並列テスト・パスのため高論理レ
ベルにそして並列テスト失敗のため低論理レベルにドラ
イブされる。従って、記憶セルの実際のデータ状態はそ
のような並列テストでは出力端子に出力されない。この
実例では、もし何等かの理由によりテストされた全部の
記憶場所が同じデータ状態を持つならかつもしこのデー
タ状態が正しくないデータ状態なら、メモリはテストに
パスしたことを示す高論理レベルを出力側に伝送したゞ
ろう。

【００１０】期待されたデータ・テストでは、マックア
ダムス等の論文に開示された装置は、出力を使用可能に
して記憶場所パスのための期待されたデータを整合しか
つ記憶場所失敗のための期待されたデータの相補値を提
供する。しかしながら、これには自動化されたテスト装
置またはテスト用装置自体が期待されたデータを記憶し
てこれをメモリ・デバイスの出力端子に受けたデータと
比較できることが必要である。従って、これは期待され
たデータ・モードでの並列テストに必要なテスト用ハー
ドウェアに複雑さを付加する。或は米国特許第４，６５
４，８４９号および第４，８６０，２５９号の明細書に
述べられているように、コンパレータは上述した期待さ
れないデータ・モードにおけると同様に、その出力端子
にパス用の第１論理レベルおよび失敗用の第２論理レベ
ルを提供し得るが、もちろんメモリ・セルによって記憶
された実際のデータ状態はそのような場合に出力端子に
提供されない。

【００１１】並列テスト・モードでの比較の結果を伝送
するための他の技術は、専用端子（例えば場合によりパ
ッケージ・ピンや接着パッド）を使用してオンチップ並
列テストの比較結果を伝送することである。チップがま
だウェーハの形態にある時、カプセルに入れられたり他
のパッケージに入れられたりする前に、専用端子がアク
セスされ得るので、この技術はメモリの機能的プローブ
・テスト中特に有用である。しかしながら、パッケージ
後にかなりのテスト時間がまた生じ、この間並列テスト
も有用である。パッケージ・テストのための専用テスト
結果端子を使用するのに、従って、パッケージがこの機
能のためのピンまたは他の外部端子を持つ必要がある。 回路パッケージはできるだけ小さくかつ接続部はできる
だけ少なくというシステム・デザイナーの希望により、
テスト結果伝送用の専用ピンを使用するのは従って望ま
しくない。

【００１２】オンチップ並列テストの結果を伝送するた
めの他の周知技術は、現存の端子（正常な動作中に或る
機能を持つ端子）を使用してテストの結果に相当するデ
ータ状態を提供することである。使用される端子はしば
しばアドレス端子である。その理由は、１つ以上のアド
レス・ビットが並列テスト・モードにおいて“係らない
”ことである。例えばアクセスされたビットの全部が同
一のデータを提供するなら（そしてもし適切なら期待さ
れたデータを整合するなら）端子に“１”をセットしか
つもしアクセスされたビットの１つ以上が他のビットと
違ったデータ状態を持つなら“０”をセットすることに
より、テストの結果はこの端子に伝送される。しかしな
がら、そのような構成には、回路の複雑さ、チップのサ
イズに加え、多分デバイス性能に悪影響を及ぼす別な負
荷のせいで、端子に２重の機能を与えるチップ設計が必
要である。

【００１３】並列テスト結果を伝送するための更に他の
周知技術は、比較が失敗の時に出力端子に高インピーダ
ンス状態を生じる。そのような技術は、「アイイーイー
イー・ジャーナル・オブ・ソリッドステート・サーキッ
ツ（ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ　Ｓｏｌｉｄ−Ｓ
ｔａｔｅ　Ｃｉｒｃｕｉｔｓ）」の第２３巻、第１号（
１９８８年２月号）の第５３〜５８ページに掲載された
シマダ等の論文“４６ｎｓ，１ＭビットのＣＭＯＣ　　
ＳＲＡＭ”に述べられている。この技術では、各出力の
ための多数ビットを同時にアクセスすることによって並
列テストが行われる多出力ＲＡＭ（４倍または８倍のＲ
ＡＭ）に適用されると、比較に失敗した出力端子は高イ
ンピーダンス状態に置かれる。

【００１４】この論文中の図５について述べられている
ように、アレイ・ブロックの４つを同時アクセスするこ
とによりこの装置では並列テストが行われる。アクセス
された４つのビットから復元されたデータの比較はアー
ビター・バッファによって行われ、アービター・バッフ
ァはラインＢＵＳおよびＢＵＳ　　をワイヤードＡＮＤ
風にドライブする。第５５ページに記載されているよう
に、アービター・バッファ中でのｐチャネル・プルアッ
プ・トランジスタが小さいので、もし選択された４個の
セルのどれかゞ故障（例えば“１”の代わりに“０”を
持つ）するならば、ラインＢＵＳおよびＢＵＳ　　は両
方共低論理レベルに在るだろう。そのような場合には、
出力バッファのプルアップ・トランジスタおよびプルダ
ウン・トランジスタをドライブする両方のＮＯＲゲート
へ“１”入力を与えるＮＡＮＤゲートの動作により、そ
のような故障はデバイスの出力端子に高インピーダンス
状態を生じさせる。

【００１５】しかしながら、この構成から明らかなよう
に、アービター・バッファは正常なモードおよび並列テ
スト・モードの両方に対してセンス増幅器とデータ出力
端子の間のデータ路中で直列に接続されている。従って
、アービター・バッファが必要とする伝播遅延は正常な
動作中に見られるので、アセス時間の罰は並列テスト比
較を実施するためにはらわれる。この罰は下記の方法で
アービター・バッファの構成によって悪くされる。すな
わち、１個のｎチャネル・プルダウン・トランジスタ（
テスト失敗の例では“１”の代わりに“０”を読み出す
せいで）がラインＢＵＳまたはＢＵＳ　　（他の３個の
ｐチャネル・トランジスタによって高レベルに引き上げ
られている）を引き下げれるように、ｐチャネル・プル
アップ・トランジスタは充分に小さい。プルアップ・デ
バイスのためのこの小さいサイズは、もちろん、ライン
ＢＵＳまたはＢＵＳ　　が読み出し動作のために低論理
レベルから高論理レベルへ移るためのゆっくりした遷移
時間になる。

【００１６】小さなｐチャネル・プルアップ・トランジ
スタについて上述した問題は、もし並列テスト設計が４
倍テストから８倍テストもしくはより広い並列テスト動
作へ進むならば、悪くさえなる。これは、単一のｎチャ
ネル・トランジスタが１６倍テストの場合にｐチャネル
・プルアップ・トランジスタの７倍もしくは１５倍引き
上げられているノードを引き下げできなければならない
ためである。従って、シマダ等の論文に述べられた案は
より広い並列テスト動作のために有用性が減少する。も
ちろん、メモリが大きくなればなるにつれて、もっと多
くのビットさえ並列にテストすることは望ましくなる。

【００１７】従って、この発明の第１の目的は、並列テ
スト動作の結果をデバイスの現存の出力端子に伝送する
ための回路を提供することであるが、これはテストにパ
スしたデータ状態が出力端子に現れる場合である。

【００１８】第２の目的は、この結果を高インピーダン
ス状態により出力端子に伝送することである。

【００１９】第３の目的は、正常な動作中デバイスのア
クセス時間が回路によってかなり影響されないような仕
方でそのような回路を提供することである。

【００２０】第４の目的は、デバイスの正常な動作特性
に相当な衝撃を与えることなく、並列テスト案をますま
す拡げるために比べられ得るような回路を提供すること
である。

【００２１】第５の目的は、テスト・モード中、テスト
にパスした場合、実際に記憶されたデータを提供するよ
うな回路を提供することである。

【００２２】第６の目的は、差分信号を運ぶ相補データ
・ラインを必要とせずに、並列テスト比較を行えるよう
な回路を提供することである。

【００２３】第７の目的は、並列テスト用のメモリ集積
回路のみならず、メモリ内蔵式集積回路のテスト・モー
ドのために使用され得るような回路を提供することであ
る。この発明のその他の目的や利点は、図面と一緒にこ
の明細書を参照することにより当業者には明らかであろ
う。

【００２４】

【発明の要約】この発明は、複数の同時にアドレス指定
された記憶場所を互いにかつ期待されたデータ値と整合
する並列テスト・モードを有する集積回路メモリに組み
込まれ得る。この発明はデータ出力路と並列に接続され
た比較回路装置によりそのようなメモリに組み込まれ得
る。比較回路装置は、多数の記憶場所から同時に読み出
されたデータを互いに比較する。この比較の結果に基づ
き、比較失敗の場合（すなわち検知されたデータ状態の
全てがかならずしも等しくない場合）、出力端子を高い
インピーダンス状態に置く信号が発生される。多数のデ
ータ語の比較用論理路がメモリからのデータの出力路と
並列であるので、正常な動作中のメモリのアクセス時間
は比較回路装置の存在によって妥協されない。この発明
はワイドワード・メモリに実施され得るが、これは並列
テストが一度に多数のデータ語に対して行われる場合で
あり、多数のデータ語は語中の各位置に対して互いに比
較される。

【００２５】

【実施例】図１はこの発明の望ましい実施例が組み込ま
れた集積回路メモリ１を示すブロック図である。このメ
モリ１は、例えば２２０すなわち１，０４８，５７６の
記憶場所すなわちビットを有するスタティック・ランダ
ム・アクセス・メモリ（ＳＲＡＭ）である。この例での
メモリ１は２１７すなわち１２８ｋのアドレス指定可能
な場所（各々８ビットから成る）として構成されていた
ワイドワード（ｗｉｄｅ−ｗｏｒｄ）メモリである。従
って、例えば読み出し動作では、１つの記憶場所にアク
セスする時に、８つのデータ・ビットが８個の入出力端
子ＤＱ０〜ＤＱ７に現れる。この例ではメモリ１は１０
２４行、１０２４列から成るメモリ・アレイ１０を含み
、８列が正常な各メモリ動作でアクセスされる。

【００２６】メモリ１のこの例では、アレイ１０は８つ
のサブアレイ１２０〜１２７に分けられ、各サブアレイ
は１０２４行および１２８列を有する。能動動作中の消
費電力を少なくするために、この実施例では各能動サイ
クル中に１個のサブアレイ１２だけが付勢され、それは
所望のメモリ・アドレス（すなわち列アドレスの３ビッ
ト）によって決定される。従って、後述するように、読
み出しのような正常なメモリ動作中、アクセスされた記
憶場所の全部で８ビットが同じサブアレイ１２中に置か
れる。

【００２７】メモリ１は、１つのメモリ・アドレスを特
定するのに要する１７のアドレス・ビットを受けるため
に１７個のアドレス端子Ａ０〜Ａ１６を含む。慣用の仕
方では、これらアドレス端子のうち１０個（Ａ７〜Ａ１
６）が行デコーダ１４に接続され、この行デコーダ１４
はアレイ１０の１０２４行中の付勢されるべき１つの行
をバス１５を介して選択する。

【００２８】また、慣用の仕方により、残り７個のアド
レス端子（Ａ０〜Ａ６）が入出力回路兼列デコーダ１６
に接続され、この入出力回路兼列デコーダ１６は制御ラ
イン１７を通じて１個のサブアレイ１２を選択しかつ列
アドレス値に応じて所望の列を選択する。この技術で慣
用されているように、アドレス端子に受けた信号は、デ
コーダによる受信前に一般に緩衝（ｂｕｆｆｅｒｉｎｇ
）され、そのような緩衝手段は簡単化のため図１には示
さない。 消費電力を少なくするため、メモリ１は最上位３桁の列
アドレス・ビットに応じて選択された唯一のサブアレイ
１２を付勢する。この実施例では、サブアレイ１２内の
付勢されたワード・ラインの印加を制御するためにリピ
ータ（図示しない）がサブアレイ１２間に存在する。こ
のようにして、選択されたサブアレイ１２中のワード・
ラインのその部分だけがメモリ動作サイクルによって付
勢されるように、列アドレス（特に最上位３ビット）は
ワード・ラインの印加を制御する。入出力回路兼列デコ
ーダ１６も選択されたサブアレイ１２中の２５６列のう
ち８列を、列アドレスの残りのビットの値に応じて選択
する。この実施例では、また、消費電力を少なくするた
めに、選択されたサブアレイ１２中の、所望のメモリ・
ビットに関連するセンス増幅器（図示しない）だけが付
勢される。入出力回路兼列デコーダ１６によってこのよ
うに選択されたセンス増幅器は局部データ・ライン１８
を介して入出力回路兼列デコーダ１６と接続され、アレ
イ１０中の選択された８個のメモリ・セルからのデータ
の読み出し或はこれらメモリ・セルへのデータの書き込
みが局部データ・ライン１８を介して慣用の仕方でなさ
れ得る。

【００２９】もちろん、こゝに述べるこの発明と共同し
てメモリ１の多くの他の構成を使用できる。そのような
構成の例は、単一のビットが正常な動作で入力され或は
出力されるバイワン（ｂｙ−ｏｎｅ）・メモリを含む。 加うるに、各サブアレイが１個の入出力端子と関連付け
られるワイドワード・メモリ、および全アレイが正常な
動作中付勢されるメモリを使用しても良い。上述したよ
うに、もちろん、ダイナミックＲＡＭ、ＥＰＲＯＭ、お
よび埋め込み型メモリ（その各々はそれ自体の構成を持
つ）のような他の型式のメモリをこの発明に用いても利
点がある。

【００３０】メモリ１の入出力回路と列デコーダの間の
データの伝送を制御するための回路も図１に概略図で示
されている。メモリ１の動作を制御するための慣用の他
の制御回路もメモリ１に組み込まれるが、そのような回
路は図面を簡単にするために図示されていない。この例
では８ビット幅である出力データ・バス２０は読み出し
動作中入出力回路兼列デコーダ１６によってドライブさ
れ、記憶場所のデータ状態はメモリ・アドレスに応じて
アクセスされる。出力データ・バス２０の各ラインには
非反転出力バッファ２２が接続され、これら出力バッフ
ァ２２は入出力端子ＤＱを正しいデータ状態でかつメモ
リ１の仕様に対応するレベルおよび電流でドライブする
。各出力バッファ２２はＡＮＤゲート２６からライン２
４上のエネーブル信号によって使用可能にされる。この
エネーブル信号は、従って出力データ・バス２０上の論
理レベルが入出力端子ＤＱに存在するかどうか、或は出
力バッファ２２が入出力端子ＤＱに高インピーダンス状
態を呈示するかどうかを制御する。

【００３１】ＡＮＤゲート２６はこの実施例では４入力
型である。ＡＮＤゲート２６の第１入力端子は端子ＣＥ
からチップ・エネーブル信号を受け、このチップ・エネ
ーブル信号は高い論理レベルに在る場合にメモリ１の動
作および出力バッファ２２の動作を使用可能にする。も
ちろん、周知のように、チップ・エネーブル信号はオン
チップ（ｏｎ−ｃｈｉｐ）で発生されて良く、この分野
での或る種の回路で慣用されているように例えば多数の
エネーブル信号の論理的な組み合わせである。ＡＮＤゲ
ート２６によって受けられる第２入力は、端子Ｗ　　に
受けた書き込みエネーブル信号である。従って、端子Ｃ
Ｅが端子Ｗ　　と組み合って高い論理レベル（読み出し
動作を示す）だメモリ１を選択する時に、ＡＮＤゲート
２６は出力バッファ２２を使用可能にし得る。逆に、端
子Ｗ　　での低い論理レベルで示される書き込み動作中
、ＡＮＤゲート２６は必然的に低い論理レベルを持つの
で、必然的に出力バッファ２２を高インピーダンス状態
に置く。ＡＮＤゲート２６で受けられる第３入力は端子
ＯＥからの出力エネーブル信号であり、これは慣用通り
出力端子を使用可能／使用禁止にする。出力エネーブル
信号の使用は、特にメモリ１の出力端子がワイヤードＯ
Ｒ風に一緒に接続されている時に有用である。

【００３２】この実施例においてＡＮＤゲート２６で受
けられる第４入力は並列テスト回路２８によって発生さ
れる。この並列テスト回路２８は、後でもっと詳しく説
明するように、入出力回路兼列デコーダ１６から多数の
８ビット・データ語をライン３０を通して受ける。これ
らデータ語の各々は、列アドレスの一部に応じてサブア
レイ１２の１個から読み出されたデータに対応する。並
列テスト回路２８は、多数のデータ語を比較しかつ比較
が上手くいったかどうかに相当する信号をライン３２に
発生する。

【００３３】図１の並列テスト回路２８は、端子Ｔから
信号例えばメモリ１の並列テスト動作モードを使用可能
にするような信号を受けるものとして図示されている。 これは、もちろん、メモリ１の並列テスト・モードを使
用可能にし（かつ正常な動作を使用禁止にする）ための
簡単な技術であるが、このような技術には正常なメモリ
動作にとって必要な端子の他に別な端子が必要である。 この並列テスト・モードを使用可能にするための他の技
術を使用してこの発明における並列テスト回路２８を使
用可能にでき、このような他の技術はオンチップ論理回
路を使用して端子Ｔにテスト・エネーブル信号を発生さ
せるのである。上述した他の方法は正常な動作中他の目
的を持つ１個以上の端子での過電圧信号の使用を含み、
このような過電圧は並列テスト・モードが使用可能とさ
れるべきであることを示す。他の同様な技術は、上述し
たマックアダム等の論文に述べられておりかつアドレス
入力へのテスト番号の多重化を含むが、過電圧状態はク
ロック・ピンに存在し、テスト番号が（他の可能な特殊
テスト・モードから）並列テスト・モードを選択する。 上述したシマダ等の論文に述べられた更に他の方法では
、書き込み動作を行いながら制御パッドに高電圧を印加
する。この実施例のメモリ１をテスト・モードに置くた
めのこれらの技術や他の技術はこの発明の目的に等しく
有効である。従って、簡単化のため、テスト・モードへ
のエントリを制御するために端子Ｔを使用する簡単な技
術が図示されている。

【００３４】使用可能にされた時、並列テスト回路２８
は、ライン３０を通して入力された多数のデータ語を比
較してその結果が良かったかどうかに相当する信号をラ
イン３２に発生する。この実施例では、多数のデータ語
が全部同一のデータを呈示する時にテスト・モードに在
る並列テスト回路２８によってライン３２が高論理レベ
ルにドライブされ、そしてエラーがある時すなわち比較
された多数のデータ語が同一のデータを呈示しない時に
テスト・モードで低論理レベルにドライブされる。正常
な動作中に出力バッファ２２が作動可能であるために、
並列テスト回路２８は、正常な動作中すなわち並列テス
ト回路２８が使用可能でない時に、高論理レベルを呈す
る。

【００３５】図１から明らかなように、メモリ１は共通
の入出力メモリであり、そのため入出力端子ＤＱは出力
データを呈しかつ入力データを受ける。入出力端子ＤＱ
は従って入力バッファ３４に接続され、この入力バッフ
ァ３４は書き込み動作中入力データを入力データ制御回
路３６へ呈する。この入力データ制御回路３６は、入力
データを、入力データ・バス３８および入出力回路兼列
デコーダ１６を通して選択されたメモリ・セルに伝送す
る。入力バッファ３４は上述した出力バッファ２２と同
様な仕方でＡＮＤゲート４２によってライン４０に発生
されたエネーブル信号で制御され、ＡＮＤゲート４２は
端子ＣＥからのチップ・エネーブル信号と端子Ｗ　　で
受けてインバータ４４で反転された書き込みエネーブル
信号との論理的ＡＮＤをとる。並列テスト回路２８は、
この実施例では、入力バッファ３４の動作に影響しない
ことに注目されたい。並列テスト・モードでは、入力デ
ータは入出力回路兼列デコーダ１６によってアレイ１０
中の多数の記憶場所へ書き込まれ得るが、その際多数の
記憶場所を使用可能にすると同時にこゝへ同じデータを
書き込むものである。

【００３６】アレイ１０と並列テスト回路２８のインタ
ーフェイスである入出力回路兼列デコーダ１６の出力側
の構成および動作を図２について説明する。入出力回路
兼列デコーダ１６の入力側の構成は簡単化のため図２に
は示さないが、この部分はこの構成のメモリにとってこ
の分野で慣用通り構成されかつ上述したように所望なら
ばテスト・モードでデータの並列書き込みのための手段
を含み得る。

【００３７】図２に示した実施例では、入出力回路兼列
デコーダ１６のうちの列デコーダ部分は、２つの部分す
なわちサブアレイ選択部４６（列アドレスの３つの最上
位桁ビットに応じてサブアレイ１２を選択する）および
ビット／語選択部４８（残りの列アドレスに応じて選択
されたサブアレイ１２内のビットを選択する）から成る
。これらサブアレイ選択部４６およびビット／語選択部
４８は、多数の慣用アドレス・デコーダ設計のうちの任
意の１つに応じて構成されて良い。列アドレスの解読結
果は制御ライン１７によってアレイ１０へ伝送される。 こゝに述べる実施例では、選択したサブアレイ１２内の
ビットの選択は、局部データ・バス１８が選択した記憶
場所に対応するデータだけを伝送するような仕方で行わ
れ、これは例えば選択した列に関連したセンス増幅器を
使用可能にするだけでなされ得る。或は、多数の列がセ
ンス増幅器を共有するメモリ機能では、制御ライン１７
は８個のセンス増幅器の各々にどの列が接続されるべき
かを選択できかつサブアレイ毎の８個全部のセンス増幅
器の出力は局部データ・バス１８に出され得る。更に他
の例では、ダイナミックＲＡＭで慣用されているように
、全てのセンス増幅器が選択したサブアレイ中各動作毎
に作動される場合に、アレイ１０は各列用のセンス増幅
器を含み得る。このような例では、制御ライン１７は、
どのセンス増幅器が例えば中間の出力バッファによって
局部データ・バス１８へ接続されるべきかを制御する。 この発明の恩恵をまた受けれる多くの他の装置は当業者
には明らかだろう。そのような装置は、中間の出力バッ
ファまたは他の同様な回路が出力データ・バス２０と共
に並列テスト回路２８に比較回路と並列であるように、
中間の出力バッファのような中間回路よりも前の位置に
て並列テスト回路２８への局部データ・バス１８の接続
を含み得る。

【００３８】各サブアレイ１２からの局部データ・バス
１８は並列テスト回路２８へ接続され、このような接続
は図１ではライン３０として一般的に示されている（前
節で説明した別な説明や構成も目論む）。加うるに、各
局部データ・バス１８はマルチプレクサ（ＭＵＸ）４５
の入力側に接続され、このマルチプレクサ４５の出力側
は出力データ・バス２０に接続されている。マルチプレ
クサ４５はサブアレイ選択部４６によって制御され、従
って正常な動作中サブアレイ選択部４６は列アドレスの
３つのＭＳＢに応じて出力データ・バス２０へ接続する
ための１本の局部データ・バス１８を選択する。

【００３９】この実施例では、アレイ１０から検知した
データ状態を伝送するのに単一のデータ・ラインを図示
したことに注目されたい。メモリ１内のデータを差動信
号として伝送するため、相補データ・ラインを局部デー
タ・バス１８および出力データ・バス２０に使用できる
。しかしながら、この発明は、上述したシマダ等の論文
では必要な比較動作時の相補データ・ラインの使用を必
要としない。従って、この発明のこの実施例は、メモリ
内部データの伝送に数本のラインを要する集積回路に実
施され得る。

【００４０】この実施例によれば、サブアレイ選択部４
６は並列テスト回路２８から信号Ｔも受け、この信号Ｔ
は端子Ｔに受けた信号に相当し、テスト・モード動作が
望ましいことを示す。信号Ｔによるテスト・モードに応
答して、サブアレイ選択部４６は、各センス記憶データ
に対して多数のサブアレイ１２を使用可能にしかつセン
スしたデータをその関連局部データ・バス１８に置く。 この実施例では、上述したように、アレイ中の行を選択
するための語ライン信号は、語ラインの、選択したサブ
アレイ１２に関連する部分だけがメモリ動作中付勢され
るような仕方で正常な動作により発生される。従って、
テスト・モード中、サブアレイ選択部４６は多数のサブ
アレイ１２が並列テストのために使用可能とされる語ラ
インも使用可能にする。サブアレイ選択部４６による多
数のサブアレイ１２の使用可能化は、並列読み出しかつ
比較動作のために必要であるのみならず、もし並列書き
込み動作が所望されるならば必要であることに注目され
たい。そのような並列書き込みに対し、サブアレイ選択
部４６は入力データ・バス（図１に示した）からの入力
データを同時に受信するために多数のサブアレイ１２を
同様に使用可能にする。

【００４１】並列テスト・モード中使用可能とされるべ
きサブアレイ１２の数は、所望の並列比較の数（並列に
読み出されるビットが多くなればなる程、テスト動作は
速くなる。）およびテスト動作中許容され得る消費電力
（並列に読み出されるビットが多くなればなる程、消費
電力は増える。）のような要因に応じて変わり得ること
に注目されたい。この実施例では、４個のサブアレイ１
２の並列テストは最適であることが分かったので、もし
最上位桁の列アドレス・ビットＡ６がアレイ１０の左半
分を示すならばサブアレイ１２０〜１２３が使用可能に
されるが、最上位桁の列アドレス・ビットＡ６がアレイ
１０の右半分を示すならば、サブアレイ１２４〜１２７
が使用可能にされる。もちろん、図１および図２から明
らかなように、８個全てのサブアレイ１２の並列テスト
は、消費電力の増加を伴った不便とテスト時間の短縮を
伴った利点とで行われ得る。

【００４２】並列テスト・モードが使用可能であること
を示すこの信号Ｔに応答してサブアレイ選択部４６は、
局部データ・バス１８の１本が他を除外してかつ列アド
レスと無関係に出力データ・バス２０への接続のために
選択されるようにマルチプレクサ４５を制御する。図１
について上述したように、この発明のこの実施例に係る
メモリ１は、並列テスト読み出し動作中失敗した比較に
応答して入出力端子ＤＱに高インピーダンス状態を呈す
る。このような高インピーダンス状態は出力バッファ２
２を使用禁止にすることによって生じられる。加うるに
、この実施例に係るメモリ１は、パス並列テスト読み出
し動作の場合に、入出力端子に記憶した実際のデータ状
態を提供する。もちろん、多数のサブアレイ１２がその
ようなテストで使用可能にされるので、局部データ・バ
ス１８の１本の値はパス・テスト中実際のデータ状態を
呈示するのに充分である。更に、この発明のこの実施例
によれば、失敗したテストが高インピーダンス状態（特
定のデータ状態によるよりもむしろ）で示されるので、
多数のデータ語の比較を待って実際の記憶したデータを
出力バッファ２２に送る前にパスを示すことは不要であ
りかつアクセス時間の見地から実際には不所望であるこ
とが分かった。従って、テスト・モード中局部データ・
バス１８のうちの１本を出力データ・バス２０へ接続す
るための選択は“ハードワイヤー”され得る。それは、
パスの場合に全ての局部データ・バス１８が同じデータ
を持ち、かつ失敗の場合に出力データ・バス２０のデー
タが何処にも呈示されないからである。従って、サブア
レイ選択部４６はマルチプレクサ４５を制御してテスト
・モード中アドレス値と無関係に局部データ・バス１８
の１本を選択する。

【００４３】サブアレイ選択部４６は、テスト・モード
中並列テスト回路２８の動作も後で詳しく説明するよう
に制御する。上述したように、この発明の望ましい実施
例では、８つのサブアレイ１２のうちの４つからの出力
を比較することによって並列テストが行われる。従って
、１本（もしくは場合により複数本）の制御ラインＳＥ
Ｌにより、サブアレイ選択部４６は８本の局部データ・
バス１８のうちのどの４本が並列テスト動作中比較され
るべきかを並列テスト回路２８へ知らせる。

【００４４】並列テスト回路２８の構成および動作を図
３について詳しく説明する。並列テスト回路２８は、上
述したように、端子ＴからラインＴ上の信号およびサブ
アレイ選択部４６からラインＳＥＬ上の信号を受ける。 上述したように、この実施例では、並列テストは一度に
４つのサブアレイ１２からのデータで行われる。従って
、ラインＳＥＬは、高論理レベルに在るとサブアレイ１
２４〜１２７の選択を示しかつ低論理レベルに在るとサ
ブアレイ１２０〜１２３の選択を示す。

【００４５】並列テスト回路２８は、更に、サブアレイ
１２０〜１２７に対応する局部データ・バス１８０〜１
８７として図３に示した局部データ・バス１８の信号を
受ける。コンパレータ（ＣＭＰ）５００は局部データ・
バス１８０〜１８７と１８１に接続されて提供された２
つのデータ語を１ビットずつ比較し、また上述したよう
に並列テスト・モードが使用可能であることを示すエネ
ーブル信号をラインＴに受け、またサブアレイ選択部４
６からインバータ５１を通してラインＳＥＬ　　に信号
を受ける。同様に、コンパレータ５０１は局部データ・
バス１８２と１８３の信号を受けて１ビットずつ比較し
、コンパレータ５０２は局部データ・バス１８４と１８
５の信号を受けて比較し、そしてコンパレータ５０３は
局部データ・バス１８６と１８７の信号を受けて比較す
る。コンパレータ５０の各々は、高論理レベルでパス比
較を示しかつ低論理レベルで失敗比較を示す信号を出力
ライン５２に提示する。

【００４６】図４について、コンパレータ５０例えば５
００の構成および動作を詳しく説明する。この実施例に
おいて、各コンパレータ５０は同様に構成されかつ図４
に示される通りである。コンパレータ５００は８個の排
他的ＮＯＲ（ＸＮＯＲ）ゲート６０を含む。各ＸＮＯＲ
ゲート６０は、局部データ・バス１８によって運ばれる
データ語の１ビットに相当する局部データ・バス１８０
および１８１の各々から１ラインを得ている。図４に示
したように、２つの局部データ・バス１８から各ＸＮＯ
Ｒゲート６０に引き出されたデータ・ラインは同一ビッ
ト位置に相当する（すなわち図４中の一番上のＸＮＯＲ
ゲート６０は各局部データ・バス１８０，１８１からビ
ット０を受ける）。８個のＸＮＯＲゲート６０は従って
コンパレータ５０による比較下で局部データ・バス１８
のための各データ・ラインを１ビットずつ比較する・

【
００４７】ＸＮＯＲゲート６０の出力側は、この例では
ＮＡＮＤゲート６２およびＮＯＲゲート６４から成る組
み合わせ論理ゲートに接続されている。この実施例では
、４個のＸＮＯＲゲート６０はそれらの出力を１個のＮ
ＡＮＤゲート６２へ供給する。ＸＮＯＲゲート６０は、
もし両入力が同じなら高論理レベルをそしてもし両入力
が違うなら低論理レベルを提供するので、ＮＡＮＤゲー
ト６２の出力はその入力側での４個全てのＸＮＯＲゲー
ト６０が高論理レベルを提供する時だけ低論理レベルに
なる。ＮＡＮＤゲート６２の出力側はＮＯＲゲート６４
の入力側に接続されるので、ＮＯＲゲート６４は２個の
ＮＡＮＤゲート６２が低論理レベルを提供する時だけ高
論理レベルを提供する。ＮＯＲゲート６４の出力側での
高論理レベルは、従って２本の局部データ・バス１８の
１ビットずつの比較が成功した、すなわちその各々が互
いに同じデータを運ぶことを示す。この説明から明らか
なように、局部データ・バス１８によって伝送される実
際のデータ状態は重要でなく、そして伝送されるデータ
の値はコンパレータ５０で行われる比較では重要でない
（すなわちデータ語中のビットの各々は同じである必要
がない）。従って、データ語の種々のパターンはこの発
明のこの実施例に応じてテストされ得る。

【００４８】コンパレータ５０はまた使用可能論理ゲー
トを含み、従ってラインＳＥＬ（またはＳＥＬ　　）お
よびＴは比較を使用可能または使用禁止にし得る。図４
に示したように、ＮＡＮＤゲート６６はコンパレータ５
００ではラインＴおよびＳＥＬ　　における入力を受け
る。 ＮＡＮＤゲート６６の出力は、従ってラインＴおよびＳ
ＥＬ　　の両方が高論理レベルに在ることに応答して低
論理レベルになり、ラインＴかＳＥＬ　　が低論理レベ
ルならば高論理レベルになる。ＮＡＮＤゲート６６およ
びＮＯＲゲート６４の出力側はＮＯＲゲート６８の入力
側に接続され、ＮＯＲゲート６８はライン５２０すなわ
ちコンパレータ５００の出力をドライブする。従って、
ライン５２０は、もしコンパレータ５００が選択されな
い（すなわちＮＡＮＤゲート６６の出力が高論理レベル
にある）、或はコンパレータ５００が使用可能にされて
比較に成功した（すなわちＮＯＲゲート６４の出力が高
論理レベルにある）なら、低論理レベルに在る。コンパ
レータ５００は、従って使用可能にされて（すなわちＮ
ＡＮＤゲート６６の出力が低論理レベルに在る）比較に
失敗する（すなわちＮＯＲゲート６４の出力が低論理レ
ベルに在る）時だけライン５２０に高論理レベルを提供
する。

【００４９】もちろん、コンパレータ５０によって行わ
れる比較の第１段は、局部データ・バス１８の対を一緒
に比較するが、テスト・モード中サブアレイ選択部４６
によって選択される４本の局部データ・バス全ての比較
を行うとはかぎらない。第２段のコンパレータ５４Ｌお
よび５４Ｒは、従って並列テスト回路２８に組み込まれ
て比較を完成する。コンパレータ５４Ｌは、コンパレー
タ５００，５０１からのそれぞれ出力ライン５２０，５
２１に接続され、また局部データ・バス１８１および１
８２に接続され、更にラインＴおよびＳＥＬ　　におけ
るエネーブル信号を受ける。コンパレータ５４Ｌは、局
部データ・バス１８１と１８２の１ビットずつの比較を
行い、かつコンパレータ５００と５０１による比較が両
方共上手くいったかどうかを決定する。もし上手くいっ
たら、コンパレータ５４Ｌはその出力ライン５６Ｌに高
論理レベルを生じる。このようにして、コンパレータ５
４Ｌは、局部データ・バス１８０上のデータが局部デー
タ・バス１８１上のデータと整合すること、局部データ
・バス１８２上のデータが局部データ・バス１８３上の
データと整合すること、および局部データ・バス１８１
上のデータが局部データ・バス１８２上のデータと整合
することの決定を行う。これら３つの比較は、４つの局
部データ・バス１８０〜１８４上のデータが互いに１ビ
ットずつ整合することを確保するのに充分である。

【００５０】コンパレータ５４Ｒは、同様に、局部デー
タ・バス１８５および１８６並びにコンパレータ５０２
，５０３からのそれぞれ出力ライン５２２，５２３に接
続されて局部データ・バス１８４〜１８７の１ビットず
つの比較を完成する。もちろん、コンパレータ５４Ｒは
ラインＴおよびＳＥＬ（コンパレータ５４Ｌの場合のよ
うにＳＥＬ　　ではなく）によって使用可能にされる。 コンパレータ５４Ｒの出力ライン５６Ｒ上の出力は、比
較が成功した場合に高論理レベルで、比較に失敗した場
合に低論理レベルである。

【００５１】図５においてコンパレータ５４の構成およ
び動作をコンパレータ５４Ｌについて詳しく説明する。 この実施例では、ラインＳＥＬ　　ではなくてラインＳ
ＥＬで使用可能にされる以外、コンパレータ５４Ｒも同
様に構成される。コンパレータ５４Ｌは、そのＸＮＯＲ
ゲート６１の入力側で局部データ・バス１８１および１
８２に接続されている。１組のＸＮＯＲゲート６１は２
本の局部データ・バス１８の１ビットずつの比較を行い
、そして各ＸＮＯＲゲート６１はその出力の高論理レベ
ルで真の比較を示しかつ低論理レベルで偽の比較を示す
。コンパレータ５０について上述したのと同様な仕方で
、ＸＮＯＲゲート６１によって行われる１ビットずつ比
較の結果はＮＡＮＤゲート６３へ伝送され、各ＮＡＮＤ
ゲート６３はこれに接続された全部のＸＮＯＲゲート６
１の出力が高論理レベルに在る時だけ低論理レベルを提
供する。ＮＡＮＤゲート６３の出力側はＮＯＲゲート６
５の入力側に接続され、ＮＯＲゲート６５は上述した場
合のようにもし局部データ・バス１８１と１８２の１ビ
ットずつの比較が全て成功なら低論理レベルを提供する
。コンパレータ５０の場合と同様に、ＮＡＮＤゲート６
７は、ラインＳＥＬ　　およびＴでのエネーブル入力を
受けかつもし両入力が高論理レベルならば低論理レベル
を出力し、これはコンパレータ５４Ｌが使用可能である
ことを示す。従って、ＮＯＲゲート６９は、その入力側
にＮＯＲゲート６５およびＮＡＮＤゲート６７の出力を
受け、もしコンパレータ５４Ｌが使用可能でないか或は
コンパレータ５４Ｌが使用可能で局部データ・バス１８
１と１８２の１ビットずつの比較がパスなら、低論理レ
ベルを呈する。

【００５２】２つの局部データ・バス１８の１ビットず
つの比較のためにコンパレータ５０にも含まれた回路に
加えて、コンパレータ５４ＬはＮＯＲゲート７０を含む
。このＮＯＲゲート７０は、ＮＯＲゲート６９の出力を
受け、かつコンパレータ５００，５０１からそれぞれ入
力ライン５２０，５２１を通して入力を受ける。ＮＯＲ
ゲート７０はその出力で出力ライン５６Ｌをドライブす
る。従って、ＮＯＲゲート７０は、コンパレータ５４Ｌ
、５００，５０１による１ビットずつの比較が全てパス
（すなわちＮＯＲゲート７０への全ての入力が低論理レ
ベルに在る）なら或はコンパレータ５４Ｌ、５００およ
び５０１が使用可能でないなら、出力ライン５６Ｌに高
論理レベルを呈する。もしコンパレータ５４Ｌ、５００
および５０１が全て使用可能なら、そして１ビットずつ
の比較のどれかが失敗なら（これはＮＯＲゲート７０の
入力側での高論理レベルで示される）、出力ライン５６
Ｌは低論理レベルにドライブされる。

【００５３】出力ライン５６Ｌと５６ＲはＮＡＮＤゲー
ト５８の入力側に接続され、このＮＡＮＤゲート５８は
インバータ５９を通してライン３２に信号を発生し、こ
のライン３２はＡＮＤゲート２６（図１に示した）の入
力側に接続され、ライン３２上の上述した信号は出力バ
ッファ２２のエネーブルを制御する。従って、ライン３
２は、出力ライン５６Ｌと５６Ｒの両方が高論理レベル
に在ることに応答して高論理レベルにドライブされる。 上述した説明から明らかなように、両方のコンパレータ
５４は、選択されない時（すなわちラインＴまたは適切
なラインＳＥＬが低論理レベルに在る）或は比較成功の
場合に選択された時、それらの出力ライン５６を高論理
レベルへドライブする。図１について上述したように、
この状態は出力バッファ２２を使用可能にさせる。マル
チプレクサ４５（図２）がテスト・モード中サブアレイ
選択部４６によって使用可能とされてサブアレイ１２の
うちの選択した４つ（この例では）から成る群中の１つ
のサブアレイから１つの局部データ・バス１８を選択す
るので、この局部データ・バス１８上のデータは出力デ
ータ・バス２０を通して出力バッファ２２に提供される
。出力バッファ２２が使用可能になると、このデータは
入出力端子ＤＱに現れる。それは、データ語がメモリ１
の選択した記憶場所から読み出されるためである。

【００５４】逆に、並列テスト動作が（ラインＴにより
）使用可能とされかつコンパレータ５４のうちの選択さ
れた方のコンパレータによって示されるように比較が失
敗の場合だけ、ライン３２は低論理レベルに在る。図１
について上述したように、ライン３２上の低論理レベル
はＡＮＤゲート２６の出力を低論理レベルにさせ、これ
は出力バッファ２２を使用禁止にする。マルチプレクサ
４５がまた作動可能であって１つの局部データ・バス１
８を出力データ・バス２０従って出力バッファ２２に（
比較とは無関係に）接続している間、並列テスト回路２
８からライン３２への低論理レベルは出力バッファ２２
を使用禁止にして高インピーダンス状態に置く。このよ
うにして並列テスト読み出し動作の失敗した結果はメモ
リ１から外部へ伝送される。

【００５５】上述したシマダ等の論文に述べられた、出
力端子に高インピーダンス状態を提供する従来技術には
、ｎビットの並列テストの結果“失敗”を伝えるために
、ｎ−１個のアービタ・バッファ（ａｒｂｉｔｅｒ　ｂ
ｕｆｆｅｒ）について１個のアービタ・バッファがデー
タ・バスをプルダウンできることが必要である。上述し
たように、これはアービタ・バッファ中に小さいプルア
ップ・デバイスを使用することによって行われる。小さ
いデバイスは並列テスト中のみならず正常な動作中も必
然的にデバイス性能に影響する。その理由は、アービタ
・バッファが出力データ路と並列であるためである。上
述したように、この技術により、小さなプルアップ・デ
バイスは、ワイヤードＡＮＤ機能が働くために、数ｎが
増えるにつれプルダウン・デバイスに対して小さくさえ
ならなければならない。従って、メモリの性能に影響す
るこの技術の劣化効果は、並列テストされるビットの数
が増えるにつれて悪くさえされる。

【００５６】この発明のこの実施例に係る比較計画は、
並列テスト回路２８が出力データ路と並列に接続されて
いるので、メモリ１の正常な動作にかなりの影響を与え
ることなく実施される。従って、この発明に係る並列テ
スト記憶場所の数は、アクセス・タイムの性能を劣化さ
せることなく、どんな所望数にまで増せる。

【００５７】この実施例は、比較が失敗した場合に８個
全部の入出力端子ＤＱに高インピーダンス状態を呈する
ことに注目されたい。比較失敗したビット位置に関連し
た入出力端子ＤＱのみが高インピーダンス状態を入れる
ように別な論理装置を使用できる。例えば自動化された
テスト装置（その出力はしばしば失敗する）に自動ロギ
ングをさせることによりそのような実施は失敗分析を助
ける。そのような別な論理装置には、もちろん、その実
施のための集積回路チップ上に別な区域を必要とする。 上述した実施例は、特にマイクロプロセッサもしくは他
の論理デバイスにはめ込まれるならば、更に他の情報を
論理装置へ供給でき、この論理装置は自動化された失敗
分析を更にさせ得ることに注目されたい。

【００５８】この発明の上述した実施例は、予期しない
データ・モード（すなわち記憶場所の内容を互いに比較
してそれらが整合するかどうかを決定するだけでテスト
が行われる）で並列読み出し動作を実施することに更に
注目されたい。或はオンチップ・ラッチを用意し、かつ
並列テスト回路２８中に別な比較レベルを用意すること
により、局部データ・バス１８の内容は予期したデータ
値と比較されることができ、従って記憶場所に格納され
たデータの値は、互いに比較され得るのみならず、こゝ
に格納されることが予期される値とも比較され得る。こ
の別な実施例は、所望ならば当業者がこの明細書および
図面を参照することによって容易に実施できる。

【００５９】この実施例のブロック図は、回路の電気的
配置を示すが、実際のメモリ１上の回路装置の物理的レ
イアウトおよび配置に必ずしも一致しないかもしれない
。例えば、図２〜図５について、並列テスト回路２８の
その部分は物理的にサブアレイ１２の近くに置かれるの
が望ましく、従ってアレイ１０の長手方向に延びる物理
的なラインの数は少なくできる。例えばコンパレータ５
０およびコンパレータ５４の、局部データ・バス１８の
データ状態を比較する部分は、隣接するサブアレイ１２
間のインターフェイス領域中に置かれるのが望ましく、
コンパレータ５４の残りの部分は、アレイ１０と入出力
回路兼列デコーダ１６の間の空間に物理的に置かれるの
が望ましい。更に、サブアレイ１２のレイアウトは図１
に示したものに一致しないかもしれず、例えば、入出力
回路兼列デコーダ１６がサブアレイ１２のグループ間に
物理的に位置され、そして同様に行デコーダ１４はサブ
アレイ１２のグループ間に物理的に位置され得ることに
注目されたい。そのようなレイアウトの最適化は、特定
のメモリ設計および製造方法のために問題の特定パラメ
ータに応じて当業者が決定できる。

【００６０】図６のａおよびｂを参照すれば、こゝでは
、上述した望ましい実施例を含むメモリ１の動作をタイ
ミング・チャート図で説明する。図６のａは並列テスト
動作がパスの場合を示し、そして図６のｂは並列テスト
の読み出し動作が失敗の場合を示す。慣用の仕方に応じ
て図６のａおよびｂの各々は、既に並列テスト・モード
でメモリ１から始まる。

【００６１】図６のａを参照すれば、アドレス端子Ａ１
６〜Ａ０は全部、その従前値から並列テスト読み出し動
作中に読み出されるべき所望の記憶場所に対応する値へ
遷移する。アドレス端子Ａ１６〜Ａ７は所望の行を選択
し、そしてアドレス端子Ａ３〜Ａ０は所望の語を選択す
る。正常な動作中、アドレス端子Ａ６〜Ａ４は８つのサ
ブアレイ１２のうち付勢されて使用可能にされるべき１
つのサブアレイを選択する。この実施例では、しかしな
がら４つのサブアレイ１２が付勢されて読み出される（
そして並列書き込みの場合には書き込まれる）べきであ
るので、これら３個のアドレス端子のうちの最上位桁す
なわちＡ６はアクセスされるべき４つのサブアレイ１２
のグループを選択する。残りのアクセス端子Ａ５および
Ａ４は、４つのサブアレイから成るグループ中のどのサ
ブアレイが付勢されるべきかを選択するために正常な動
作中使用されるので、この動作に係わらない。これが読
み出し動作であるので、端子Ｗ　　，ＯＥおよびＣＥは
全て高論理レベルを受け、そしてサイクルが始まる。

【００６２】図６のａは上手くいった並列読み出し動作
のタイミングを示す。従って、アクセス時間ｔａｃの経
過後（そのようなアクセス時間は慣用通りアドレス遷移
から或はチップ・エネーブルから測定でき、この例では
これら２つの事象は説明を簡単にするため同時に起こる
ものとして図示されている。）、メモリ１中の選択した
記憶場所から読み出されたデータは入出力端子ＤＱ７〜
ＤＱ０に現れる。上述したように、この動作中にアクセ
スされるべきサブアレイを選択するのはハードワイヤー
で行われるが、それはテストが成功する時に全ての局部
データ・バス１８が同一のデータを運ぶためである。次
のサイクルは所望の時点で慣用の仕方により行わ得る。 図６のａの例では、入出力端子ＤＱは新しいサイクルに
入って有効なデータを受ける前に、従来のサイクルでの
データを持つと図示されている。もちろん、このテスト
はそのサイクルの始めに高インピーダンス状態に在る入
出力端子ＤＱで行われ、有効なデータはアクセス時間ｔ
ａｃ後慣用の仕方で入出力端子ＤＱにおいてドライブさ
れる。

【００６３】この実施例では、並列データが入出力端子
ＤＱに現れるアクセス時間ｔａｃは、並列テスト・モー
ドでも、正常な動作中メモリ１の読み出しアクセス時間
と同一である。これは、並列データ語を比較するための
回路装置が正常なデータ出力路と直列に接続されていな
いが、並列に接続されているためである。並列テスト回
路２８による比較はデータが入出力端子ＤＱに提供され
るのに要する時間よりも短い時間に行われ得るので、出
力バッファ２２はアクセス時間の仕様が合致されるのに
充分な時間で使用可能にされることが期待される。従っ
て、メモリ１のこの実施例では、並列テスト動作中のデ
ータ出力路のタイミングおよび動作は正常な動作中と全
く同じである。

【００６４】この発明に係る並列テスト回路２８は、正
常な動作中および並列テスト動作中の実際のデータ状態
の伝送中の両方で使用されるデータ出力路と直列でない
ことにまた注目されたい。むしろ、並列テスト回路２８
は、出力データ・バス２０を通して出力バッファ２２へ
のマルチプレクサ４５によるデータの伝送と並列に局部
データ・バス１８の状態を比較する。従って、正常な動
作中、並列テストの比較に必要な回路装置はメモリ１の
アクセス時間性能と妥協しない。

【００６５】図６のｂはこの実施例における並列読み出
し動作の失敗のためのタイミングを示す。アドレス端子
および制御端子での入力信号は、もちろん、上述した図
６のａにおけるのと同じである。図６のｂに示すように
、入出力端子ＤＱ７〜ＤＱ０は全て、アドレス遷移かつ
チップ・エネーブル時間後の時間ｔＨＩ−Ｚにおいて高
インピーダンス状態になる。これは、上述したように、
並列読み出し動作が失敗したことを示す。しかしながら
、時間ｔＨＩ−Ｚをアクセス時間ｔａｃよりも短くでき
るのは、出力データ・バス２０および出力バッファ２２
を充電するのに要する時間が入出力端子ＤＱを高インピ
ーダンス状態にする必要がないためである。

【００６６】しかしながら、そのように短い時間で並列
テスト回路２８による比較を行うのは重要でないことに
注目されたい。例えば、もし選択した局部データ・バス
１８からのデータが比較完了前に入出力端子ＤＱに提供
されるなら、その後に入出力端子ＤＱを高インピーダン
ス状態にすることによりテスト失敗がまだ示される。そ
のような場合には、もちろん、外部テスタやユーザはテ
ストの結果が知らされる時間仕様によって知らされなけ
ればならない。

【００６７】この発明をその望ましい実施例について説
明したが、この実施例の変形例や等価物（この発明の利
点を得る）はこの明細書および図面を参照することによ
り当業者には明らかであろう。そのような変形例や等価
物は特許請求の範囲記載のこの発明の範囲内に在る。

【図面の簡単な説明】

【図１】この発明の望ましい実施例が組み込まれたメモ
リを一部ブロック図で示す回路図である。

【図２】この発明の望ましい実施例に係る並列テスト回
路を含む出力データ路を一部ブロック図で示す回路図で
ある。

【図３】図２の並列テスト回路を一部ブロック図で示す
回路図である。

【図４】図２の並列テスト回路中の前段のコンパレータ
の論理回路図である。

【図５】図２の並列テスト回路中の後段のコンパレータ
の論理回路図である。

【図６】この発明の望ましい実施例の動作を例示するタ
イミング・チャート図であって、ａは成功した場合を示
しそしてｂは失敗した場合を示す。

【符号の説明】

１　　　　メモリ １０　　　　アレイ １２０〜１２７　　　　サブアレイ １４　　　　行デコーダ １６　　　　入出力回路兼列デコーダ １８０〜１８７　　　　局部データ・バス２０　　　　
出力データ・バス ２２　　　　出力バッファ ２８　　　　並列テスト回路 Ａ０〜Ａ１６　　　　アドレス端子 ＤＱ０〜ＤＱ７　　　　入出力端子 ＣＥ，Ｗ　　，ＯＥ，Ｔ　　　　端子 ３４　　　　入力バッファ ３６　　　　入力データ制御回路 ３８　　　　入力データ・バス ４５　　　　マルチプレクサ ４６　　　　サブアレイ選択部 ４８　　　　ビット／語選択部

Claims (28)

【特許請求の範囲】
1. 【請求項１】　　行および列に並べられたメモリ・セル
   のアレイと、行アドレス応答してメモリ・セルの行を選
   択するための行デコーダと、複数の局部データ・バスと
   、これら複数の局部データ・バスと接続するため、テス
   ト・モード中選択した行中の複数のメモリ・セルを選択
   するための列デコーダと、出力端子と、データ入力側、
   エネーブル入力側および前記出力端子に接続された出力
   側を有し、前記エネーブル入力側にディスエーブル信号
   を受けたことに応答して前記出力端子に高インピーダン
   ス状態を呈する出力バッファと、前記複数の局部データ
   ・バスの１本に結合され、そのデータ状態を前記出力バ
   ッファのデータ入力側に伝送するためのデータ・バスと
   、前記複数の局部データ・バスに接続された入力側を有
   し、前記局部データ・バス上のデータ状態を互いに比較
   するための、かつ前記出力バッファのエネーブル入力側
   に接続された出力側を有し、前記局部データ・バス上の
   データ状態が互いに整合しないことを示す比較に応答し
   て前記出力バッファへ前記ディスエーブル信号を供給す
   るためのコンパレータ回路と、を備え、このコンパレー
   タ回路が前記データ・バスと並列に前記局部データ・バ
   スと接続されている集積回路。
2. 【請求項２】　　前記コンパレータ回路は、前記局部デ
   ータ・バス上のデータ状態が互いに整合していることを
   示す比較に応答して前記出力バッファのエネーブル入力
   側にエネーブル信号を供給し、そして前記出力バッファ
   は、そのエネーブル入力側に前記エネーブル信号を受け
   たことに応答してそのデータ入力側でのデータに相当す
   るデータ状態で前記出力端子をドライブする請求項１の
   集積回路。
3. 【請求項３】　　前記局部データ・バスの各々が複数本
   のデータ・ラインから成る請求項１の集積回路。
4. 【請求項４】　　前記コンパレータ回路は、各局部デー
   タ・バスの前記複数本のデータ・ラインの各々を、他の
   局部データ・バスの前記データ・ラインの対応するもの
   と比較する請求項３の集積回路。
5. 【請求項５】　　前記複数の局部データ・バスは２つよ
   り多い局部データ・バスから成る請求項４の集積回路。
6. 【請求項６】　　前記コンパレータ回路は、前記局部デ
   ータ・バスの第１および第２の局部データ・バスの対応
   するデータ・ラインを比較してその結果を出力側に示す
   ための第１段のコンパレータと、前記局部データ・バス
   の前記第２の局部データ・バスおよび第３の局部データ
   ・バスの対応するデータ・ラインを比較し、かつこの比
   較の結果および前記第１段のコンパレータの結果を出力
   側に示す信号を発生するための第２段のコンパレータと
   、を備え、前記第２段のコンパレータの出力側が前記出
   力バッファの前記エネーブル入力側に接続される請求項
   ５の集積回路。
7. 【請求項７】　　選択したメモリ・セルへ書き込まれる
   べきデータを受けるための入力端子を更に備えた請求項
   １の集積回路。
8. 【請求項８】　　前記出力端子と前記入力端子が同一の
   端子である請求項７の集積回路。
9. 【請求項９】　　前記アレイは複数のサブアレイから成
   る請求項１の集積回路。
10. 【請求項１０】　　前記列デコーダは、前記テスト・モ
    ード中前記サブアレイの複数からメモリ・セルを選択す
    るためのものである請求項９の集積回路。
11. 【請求項１１】　　前記列デコーダは、正常な動作モー
    ド中１つのサブアレイからメモリ・セルを選択するため
    のものである請求項１０の集積回路。
12. 【請求項１２】　　前記データ・バスはマルチプレクサ
    によって前記局部データ・バスのうちの前記１つに結合
    され、前記マルチプレクサは、その入力側が前記局部デ
    ータ・バスに接続され、その出力側が前記データ・バス
    に接続され、かつその制御入力側が前記列デコーダに接
    続され、従って前記局部データ・バスのうちの選択した
    局部データ・バスが前記列アドレスの一部に応答して前
    記データ・バスに接続される請求項１０の集積回路。
13. 【請求項１３】　　テスト・モード中、前記マルチプレ
    クサは、前記列アドレスに応答しない仕方で、前記局部
    データ・バスの１つを前記データ・バスに接続する請求
    項１２の集積回路。
14. 【請求項１４】　　前記コンパレータ回路は、前記局部
    データ・バス上のデータ状態が互いに整合することを示
    す比較に応答してエネーブル信号を出力側に発生し、前
    記出力バッファは、そのエネーブル入力側に前記エネー
    ブル信号を受けたことに応答してそのデータ入力側にお
    けるデータに対応するデータ状態で前記出力端子をドラ
    イブし、前記コンパレータ回路は、更に、前記集積回路
    がテスト・モードにあるかないかを示すテスト・モード
    信号を受けるための入力側を有し、前記集積回路がテス
    ト・モードにないことを示す前記テスト・モード信号に
    応答して前記コンパレータ回路を制御することによりそ
    の出力側に前記エネーブル信号を供給するコンパレータ
    ・エネーブル回路を備えた請求項１の集積回路。
15. 【請求項１５】　　前記複数の局部データ・バスは３本
    以上の局部データ・バスであり、前記コンパレータ回路
    は、前記局部データ・バスの第１および第２の局部デー
    タ・バスの対応するデータ・ラインを比較してその結果
    を出力側に示すための第１の第１段コンパレータと、前
    記局部データ・バスの前記第２の局部データ・バスおよ
    び第３の局部データ・バスの対応するデータ・ラインを
    比較し、かつ前記第２と第３の局部データ・バスが整合
    したこと、および前記第１と第２の局部データ・バスが
    整合したことを前記第１の第１段コンパレータが示すこ
    との両方に応答してパス信号を出力側に発生するための
    第１の第２段コンパレータと、前記局部データ・バスの
    第４および第５の局部データ・バスの対応するデータ・
    ラインを比較してその結果を出力側に示すための第２の
    第１段コンパレータと、前記局部データ・バスの前記第
    ５の局部データ・バスおよび第６の局部データ・バスの
    対応するデータ・ラインを比較し、かつ前記第５と第６
    の局部データ・バスが整合したこと、および前記第４と
    第５の局部データ・バスが整合したことを前記第２の第
    １段コンパレータが示すことの両方に応答してパス信号
    を出力側に発生するための第２の第２段コンパレータと
    、を備え、前記第２段コンパレータの出力側は、前記出
    力バッファの前記エネーブル入力側に結合され、前記第
    １段および第２段のコンパレータの各々は、その入力側
    での前記局部データ・バスが比較されるべきか否か示す
    選択入力を前記列デコーダから受け、前記第１および第
    ２の第２段コンパレータの各々は、その入力側での前記
    局部デコーダ・バスが比較されるべきでないことを前記
    列デコーダが示すことに応答して、その出力側にパス信
    号を提供する、請求項１の集積回路。
16. 【請求項１６】　　正常な動作モードおよび並列テスト
    ・モードを有し、メモリ・セルのアレイを備え、１個の
    メモリ・セルが前記正常な動作モードでアクセスされ、
    そして複数のメモリ・セルがそれらの内容の比較のため
    前記並列テスト・モードでアクセスされる集積回路メモ
    リにおいて、出力端子と、データ入力側およびエネーブ
    ル入力側を有し、前記出力端子をドライブするための出
    力バッファと、この出力バッファのデータ入力側に接続
    されたデータ・バスと、アクセスされたメモリ・セルと
    伝送関係に在る複数の局部データ・バスと、前記データ
    ・バスに接続する１つの局部データ・バスを選択するた
    めの選択回路と、この選択回路と並列に前記複数の局部
    データ・バスと接続され、前記メモリがテスト・モード
    に在る時に前記局部データ・バスの内容を比較するため
    の比較回路と、を備え、前記比較回路によって比較され
    た前記局部データ・バスの内容が互いに整合しないこと
    に応答して前記出力バッファが使用禁止にされるように
    、前記比較回路の出力側が前記出力バッファのエネーブ
    ル入力側に接続される出力回路装置。
17. 【請求項１７】　　複数の前記メモリ・セルが前記正常
    な動作モードでアクセスされ、複数の前記出力端子と、
    複数の前記出力バッファであって、その各々が関連する
    出力端子をドライブし、また前記データ・バスに結合さ
    れたデータ入力側および前記比較回路に結合されたエネ
    ーブル入力側を有する前記出力バッファと、を備え、前
    記局部データ・バスの各々は複数本の局部データ・ライ
    ンを有し、前記複数のメモリ・セルは、その各々が前記
    正常な動作モードでアクセスされ、また内容の比較のた
    め前記並列テスト・モードでアクセスされる、請求項１
    ６の出力回路装置。
18. 【請求項１８】　　前記比較回路によって比較された前
    記局部データ・バスの内容が互いに整合しないことに応
    答して前記複数の出力バッファのうちの１つが使用禁止
    にされる請求項１７の出力回路装置。
19. 【請求項１９】　　前記比較回路によって比較された前
    記局部データ・バスの内容が互いに整合しないことに応
    答して前記複数の出力バッファの全てが使用禁止にされ
    る請求項１８の出力回路装置。
20. 【請求項２０】　　前記選択回路かマルチプレクサを有
    し、更に、前記正常な動作モードでアドレス信号を受け
    かつ前記マルチプレクサを制御することにより前記アド
    レス信号に応じて前記データ・バスに接続される局部デ
    ータ・バスを選択するためのデコーダを備えた請求項１
    ６の出力回路装置。
21. 【請求項２１】　　並列テスト・モードにて、前記マル
    チプレクサは、前記アドレス信号に応じない仕方で前記
    データ・バスに接続されるための局部データ・バスを選
    択する請求項２０の出力回路装置。
22. 【請求項２２】　　前記比較回路は、比較した前記局部
    データ・バスの内容が互いに整合することに応答して前
    記出力バッファを使用可能にする請求項１６の出力回路
    装置。
23. 【請求項２３】　　前記比較回路は、正常な動作モード
    での読み出し動作中前記出力バッファを使用可能にする
    請求項２２の出力回路装置。
24. 【請求項２４】　　集積回路中の複数の記憶場所を並列
    テストする方法であって、複数の記憶場所を選択するス
    テップと、選択した記憶場所の内容を比較するステップ
    と、前記複数の記憶場所の比較した内容が全て互いに整
    合しないなら、前記集積回路の出力バッファを使用禁止
    にするステップと、選択した記憶場所の内容を前記比較
    ステップと並列に前記出力バッファへ伝送するステップ
    と、を含む並列テスト方法。
25. 【請求項２５】　　比較ステップは、前記記憶場所のう
    ち第１と第２の記憶場所を互いに比較するステップと、
    前記記憶場所のうち第３と第４の記憶場所を互いに比較
    するステップと、前記第２と第３の記憶場所を互いに比
    較するステップと、を含む請求項２４の並列テスト方法
    。
26. 【請求項２６】　　前記選択ステップは、複数のメモリ
    ・セルの内容が局部データ・バスに伝送されるように、
    列アドレスの一部に応じて前記メモリ・セルを選択する
    ステップを含み、前記局部データ・バスの各々は複数本
    のデータ・ラインを有し、各データ・ラインが１つのメ
    モリ・セルの内容を伝送する請求項２５の並列テスト方
    法。
27. 【請求項２７】　　前記選択ステップは複数のデータ語
    を選択し、各データ語は複数のビットから成る請求項２
    ６の並列テスト方法。
28. 【請求項２８】　　前記局部データ・バスのデータ・ラ
    インの数は前記データ語中のビットの数に等しく、前記
    局部データ・バスの数は選択したデータ語の数より多く
    、そして、前記選択ステップは、更に、複数のコンパレ
    ータのうちから、選択したデータ語の数に相当するコン
    パレータを選択するステップを含む、請求項２７の並列
    テスト方法。