JPH04225395A - フレームバッファ制御装置 - Google Patents
フレームバッファ制御装置Info
- Publication number
- JPH04225395A JPH04225395A JP2407934A JP40793490A JPH04225395A JP H04225395 A JPH04225395 A JP H04225395A JP 2407934 A JP2407934 A JP 2407934A JP 40793490 A JP40793490 A JP 40793490A JP H04225395 A JPH04225395 A JP H04225395A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- frame buffer
- information storage
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 79
- 230000015654 memory Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 101100229708 Homo sapiens GOLT1B gene Proteins 0.000 description 4
- 102100021867 Natural resistance-associated macrophage protein 2 Human genes 0.000 description 4
- 108091006618 SLC11A2 Proteins 0.000 description 4
- 102100024018 Vesicle transport protein GOT1B Human genes 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は表示装置に係り、さらに
詳しくは複数の画像を１個のディスプレイ上に表示する
マルチウィンドウの表示装置に関する。
詳しくは複数の画像を１個のディスプレイ上に表示する
マルチウィンドウの表示装置に関する。
【０００２】
【従来の技術】ワークステーションをはじめパソコンな
どのデータ表示技術として、ディスプレイ上に複数の画
像を表示し、それぞれのウィンドウで異なるプロセス（
プログラム）を実行させるマルチウィンドウ表示方式が
重要となっている。この表示方式を用いることによって
、システムのユーザは複数のプログラムを同時に実行し
ながら、プログラムやデータの編集などの処理を同時に
実施することができ、開発効率とマンマシンインターフ
ェイスの向上が図られる。
どのデータ表示技術として、ディスプレイ上に複数の画
像を表示し、それぞれのウィンドウで異なるプロセス（
プログラム）を実行させるマルチウィンドウ表示方式が
重要となっている。この表示方式を用いることによって
、システムのユーザは複数のプログラムを同時に実行し
ながら、プログラムやデータの編集などの処理を同時に
実施することができ、開発効率とマンマシンインターフ
ェイスの向上が図られる。
【０００３】一方、グラフィック処理で生成した画像を
安定に表示するための方式として、ダブルフレームバッ
ファ方式がある。この方式は１個のディスプレイに２個
のフレームバッファを用意した方式である。すなわち、
２個のフレームバッファのうち一方を描画用、他方を画
像表示用として用い、描画の完了時これらのフレームバ
ッファを切り替え、完成した新画面を瞬時に表示するよ
うにしている。この方式により途切れない安定した画面
表示が可能となっている。
安定に表示するための方式として、ダブルフレームバッ
ファ方式がある。この方式は１個のディスプレイに２個
のフレームバッファを用意した方式である。すなわち、
２個のフレームバッファのうち一方を描画用、他方を画
像表示用として用い、描画の完了時これらのフレームバ
ッファを切り替え、完成した新画面を瞬時に表示するよ
うにしている。この方式により途切れない安定した画面
表示が可能となっている。
【０００４】近年、ワークステーションやパソコンによ
るグラフィック処理が普及するなかで、前述のマルチウ
ィンドウシステムにおいてグラフィック画像を安定に表
示する必要が高まってきている。
るグラフィック処理が普及するなかで、前述のマルチウ
ィンドウシステムにおいてグラフィック画像を安定に表
示する必要が高まってきている。
【０００５】従来このマルチウィンドウ表示方式におい
ては、特開平１−１８４５２５等の方式が用いられてい
る。図７は従来の構成図である。２組のフレームバッフ
ァＦＢ１，ＦＢ２，フレームバッファ切替スイッチＳＷ
１，ＳＷ２，ＳＷ３、表示制御部ＤＳ１，表示装置ＤＳ
Ｐ，プロセッサＣＰＵより構成されている。
ては、特開平１−１８４５２５等の方式が用いられてい
る。図７は従来の構成図である。２組のフレームバッフ
ァＦＢ１，ＦＢ２，フレームバッファ切替スイッチＳＷ
１，ＳＷ２，ＳＷ３、表示制御部ＤＳ１，表示装置ＤＳ
Ｐ，プロセッサＣＰＵより構成されている。
【０００６】図７の従来技術の構成を図８の動作説明図
を用いて説明する。従来においては、フレーム切替スイ
ッチＳＷ３によって、２組のフレームバッファのうちの
一方（フレームバッファＦＢ１）が表示用として表示制
御部ＤＳ１を介し表示装置ＤＳＰに接続される。また、
他方がフレーム切替スイッチＳＷ２によって非表示（書
込用）としてプロセッサからの出力を受け付ける。ここ
で、ウィンドウＷ１に対応するプロセスによって、ウィ
ンドウＷ１の表示を更新する必要が生じた場合には、ま
ずその時点で非表示のフレームバッファＦＢ２にウィン
ドウＷ１の更新画面を描画（図８（ｂ））、次に切替ス
イッチＳＷ１を経由してプロセッサがフレームバッファ
ＦＢ１からウィンドウＷ２に対応する画素を読み取り、
これをフレームバッファＦＢ２に複写する。これによっ
てフレームバッファＦＢ２には更新したウィンドウＷ１
と非更新のウィンドウＷ２が構成される。
を用いて説明する。従来においては、フレーム切替スイ
ッチＳＷ３によって、２組のフレームバッファのうちの
一方（フレームバッファＦＢ１）が表示用として表示制
御部ＤＳ１を介し表示装置ＤＳＰに接続される。また、
他方がフレーム切替スイッチＳＷ２によって非表示（書
込用）としてプロセッサからの出力を受け付ける。ここ
で、ウィンドウＷ１に対応するプロセスによって、ウィ
ンドウＷ１の表示を更新する必要が生じた場合には、ま
ずその時点で非表示のフレームバッファＦＢ２にウィン
ドウＷ１の更新画面を描画（図８（ｂ））、次に切替ス
イッチＳＷ１を経由してプロセッサがフレームバッファ
ＦＢ１からウィンドウＷ２に対応する画素を読み取り、
これをフレームバッファＦＢ２に複写する。これによっ
てフレームバッファＦＢ２には更新したウィンドウＷ１
と非更新のウィンドウＷ２が構成される。
【０００７】その後に切替スイッチＳＷ２，及び切替ス
イッチＳＷ３を切り替えることによってフレームバッフ
ァＦＢ１を非表示、フレームバッファＦＢ２を表示画像
とすることで、ウィンドウＷ１のみを更新した画面を表
示している。また、ウィンドウＷ２においても前述した
と同様に変更する場合には動作する。
イッチＳＷ３を切り替えることによってフレームバッフ
ァＦＢ１を非表示、フレームバッファＦＢ２を表示画像
とすることで、ウィンドウＷ１のみを更新した画面を表
示している。また、ウィンドウＷ２においても前述した
と同様に変更する場合には動作する。
【０００８】
【発明が解決しようとする課題】前述した従来の技術に
おいて、ウィンドウを更新する場合に非表示のフレーム
バッファに更新画面を描画するが、この際に非更新の全
てのウィンドウの情報をも表示状態のフレームバッファ
から読み出し、非表示のフレームバッファに複写する必
要がある。このため従来においては画面更新の高速化が
阻害され高速の画面表示ができないという問題を有して
いた。
おいて、ウィンドウを更新する場合に非表示のフレーム
バッファに更新画面を描画するが、この際に非更新の全
てのウィンドウの情報をも表示状態のフレームバッファ
から読み出し、非表示のフレームバッファに複写する必
要がある。このため従来においては画面更新の高速化が
阻害され高速の画面表示ができないという問題を有して
いた。
【０００９】本発明はウィンドウ単位で表示画像を管理
し、高速に画面の更新を行える表示装置を提供すること
を目的とする。
し、高速に画面の更新を行える表示装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。フレームバッファ１，２は表示すべきデ
ータを記憶するメモリである。表示制御情報記憶手段３
は前記複数のフレームバッファ１，２のうちの１個を指
示するデータを特定の領域対応で記憶する。この特定の
領域対応とは例えばドット対応である。
ック図である。フレームバッファ１，２は表示すべきデ
ータを記憶するメモリである。表示制御情報記憶手段３
は前記複数のフレームバッファ１，２のうちの１個を指
示するデータを特定の領域対応で記憶する。この特定の
領域対応とは例えばドット対応である。
【００１１】第１の選択手段４は前記表示制御情報記憶
手段３で記憶する指示データを読み出すとともに、読み
出したデータによって指示されたフレームバッファの内
容を選択して出力する。
手段３で記憶する指示データを読み出すとともに、読み
出したデータによって指示されたフレームバッファの内
容を選択して出力する。
【００１２】
【作用】表示すべきウィンドウ対応でフレームを割り当
て、表示制御情報記憶手段３にウィンドウ対応の指示信
号を格納する。例えば第１のウィンドウにフレームバッ
ファ１を、第２のウィンドウにフレームバッファ２を割
り当てた場合、表示制御情報記憶手段３はそれぞれのウ
ィンドウに対応する領域情報すなわち表示指示データを
記憶する。そして、表示すべきとき前記表示制御情報記
憶手段３内の表示指示データを読み出し、そこで指示さ
れているフレームバッファを読み、表示装置に出力する
。これにより必要なウィンドウ対応等によってフレーム
バッファ内の情報を選択でき、領域対応例えばドット対
応で割り当てているので、複数のメモリへの同一画像の
書込等を行わなくてよく、高速に表示できる。
て、表示制御情報記憶手段３にウィンドウ対応の指示信
号を格納する。例えば第１のウィンドウにフレームバッ
ファ１を、第２のウィンドウにフレームバッファ２を割
り当てた場合、表示制御情報記憶手段３はそれぞれのウ
ィンドウに対応する領域情報すなわち表示指示データを
記憶する。そして、表示すべきとき前記表示制御情報記
憶手段３内の表示指示データを読み出し、そこで指示さ
れているフレームバッファを読み、表示装置に出力する
。これにより必要なウィンドウ対応等によってフレーム
バッファ内の情報を選択でき、領域対応例えばドット対
応で割り当てているので、複数のメモリへの同一画像の
書込等を行わなくてよく、高速に表示できる。
【００１３】
【実施例】以下、図面を用いて本発明を詳細に説明する
。図２は本発明の実施例の構成図である。２組のフレー
ムバッファＦＢ０１，ＦＢ０２、ウィンドウ選択メモリ
ＷＣＭ０１、表示制御テーブルＤＣＴ１、フレームバッ
ファの切替えスイッチＳＷ０１，ＳＷ０２、表示制御部
ＤＳ、表示装置ＤＳＰおよびプロセッサＣＰＵで構成さ
れる。
。図２は本発明の実施例の構成図である。２組のフレー
ムバッファＦＢ０１，ＦＢ０２、ウィンドウ選択メモリ
ＷＣＭ０１、表示制御テーブルＤＣＴ１、フレームバッ
ファの切替えスイッチＳＷ０１，ＳＷ０２、表示制御部
ＤＳ、表示装置ＤＳＰおよびプロセッサＣＰＵで構成さ
れる。
【００１４】ウィンドウ選択メモリＷＣＭ０１は画面に
表示されるそれぞれのウィンドウに対応した識別番号を
記憶し、表示時に例えばラスタスキャンに応じて、画素
ごとにその時点で走査すべきウィンドウを指示する。ま
た、表示制御テーブルＤＣＴ１は表示状態にあるウィン
ドウが記憶されているフレームバッファを特定する。こ
のウィンドウ選択メモリＷＣＭ０１と表示制御テーブル
ＤＣＴ１の制御のもとで各フレームバッファから出力さ
れたデータを切替え機構ＳＷ２により選択することによ
って、各フレームバッファに分散して描画されている表
示状態のウィンドウを１枚の画面としてＣＲＴ上に表示
することができる。
表示されるそれぞれのウィンドウに対応した識別番号を
記憶し、表示時に例えばラスタスキャンに応じて、画素
ごとにその時点で走査すべきウィンドウを指示する。ま
た、表示制御テーブルＤＣＴ１は表示状態にあるウィン
ドウが記憶されているフレームバッファを特定する。こ
のウィンドウ選択メモリＷＣＭ０１と表示制御テーブル
ＤＣＴ１の制御のもとで各フレームバッファから出力さ
れたデータを切替え機構ＳＷ２により選択することによ
って、各フレームバッファに分散して描画されている表
示状態のウィンドウを１枚の画面としてＣＲＴ上に表示
することができる。
【００１５】さらにその動作を図３を用いて詳細に説明
する。初期状態（ａ）ではフレームバッファＦＢ０１の
上に描画されたウィンドウＷ０１とウィンドウＷ０２が
表示状態にあるとする。ここで、ウィンドウＷ０１の内
容の更新が指示されると、プロセッサＣＰＵは新たなウ
ィンドウＷ０１をフレームバッファＦＢ０２上の対応す
る位置に描画する。尚、この時切替スイッチＳＷ０１を
フレームバッファＦＢ０２側に切り替えて書き込む。
する。初期状態（ａ）ではフレームバッファＦＢ０１の
上に描画されたウィンドウＷ０１とウィンドウＷ０２が
表示状態にあるとする。ここで、ウィンドウＷ０１の内
容の更新が指示されると、プロセッサＣＰＵは新たなウ
ィンドウＷ０１をフレームバッファＦＢ０２上の対応す
る位置に描画する。尚、この時切替スイッチＳＷ０１を
フレームバッファＦＢ０２側に切り替えて書き込む。
【００１６】次に、プロセッサＣＰＵは表示制御テーブ
ルＤＣＴ１のウィンドウＷ０１に対応する要素を０（フ
レームバッファＦＢ０２を表す）にセットする。これに
よりフレームバッファＦＢ０１の上のウィンドウＷ０１
が非表示、フレームバッファＦＢ０２の上のウィンドウ
Ｗ０１が表示状態となる。フレームバッファＦＢ０１、
ＦＢ０２の出力は切替スイッチＳＷ０２に加わっており
、切替スイッチＳＷ０２は前述の表示制御テーブルＤＣ
Ｔ１の情報によってドット単位でスイッチ位置を選択す
る。
ルＤＣＴ１のウィンドウＷ０１に対応する要素を０（フ
レームバッファＦＢ０２を表す）にセットする。これに
よりフレームバッファＦＢ０１の上のウィンドウＷ０１
が非表示、フレームバッファＦＢ０２の上のウィンドウ
Ｗ０１が表示状態となる。フレームバッファＦＢ０１、
ＦＢ０２の出力は切替スイッチＳＷ０２に加わっており
、切替スイッチＳＷ０２は前述の表示制御テーブルＤＣ
Ｔ１の情報によってドット単位でスイッチ位置を選択す
る。
【００１７】ウィンドウＷ０２はフレームバッファＦＢ
０１の内容が表示状態のまま保持される。これによって
、表示画面にはフレームバッファＦＢ０１のウィンドウ
Ｗ０２とフレームバッファＦＢ０２のウィンドウＷ０１
が同時に表示されることになる。この構成によって、非
更新のウィンドウを一方のフレームバッファから他方の
フレームバッファに複写することが不要となり、画面更
新の高速化が達成できる。
０１の内容が表示状態のまま保持される。これによって
、表示画面にはフレームバッファＦＢ０１のウィンドウ
Ｗ０２とフレームバッファＦＢ０２のウィンドウＷ０１
が同時に表示されることになる。この構成によって、非
更新のウィンドウを一方のフレームバッファから他方の
フレームバッファに複写することが不要となり、画面更
新の高速化が達成できる。
【００１８】図４は本発明の他の実施例の構成図である
。図４においてはフレームバッファＦＢ１１，ＦＢ１２
、ウィンドウ選択メモリＷＣＭ２、表示制御テーブルＤ
ＣＴ２、フレームバッファの切替えスイッチＳＷ１，Ｓ
Ｗ２、表示制御部ＤＳ、表示装置ＤＳＰ、描画制御テー
ブルＧＣＴ２およびプロセッサＣＰＵで構成されている
。
。図４においてはフレームバッファＦＢ１１，ＦＢ１２
、ウィンドウ選択メモリＷＣＭ２、表示制御テーブルＤ
ＣＴ２、フレームバッファの切替えスイッチＳＷ１，Ｓ
Ｗ２、表示制御部ＤＳ、表示装置ＤＳＰ、描画制御テー
ブルＧＣＴ２およびプロセッサＣＰＵで構成されている
。
【００１９】フレームバッファＦＢ１１およびフレーム
バッファＦＢ１２は１２８０×１０２４×２４ビット（
ＲＧＢ各８ビット）のサイズの２ポートメモリであり、
描画用と表示用の２つの独立なポートを備えている。こ
れによって、フレームバッファＦＢ１１およびフレーム
バッファＦＢ１２にそれぞれのポートから独立にアドレ
スを設定して、同時に読み書きを行える構成となってい
る。
バッファＦＢ１２は１２８０×１０２４×２４ビット（
ＲＧＢ各８ビット）のサイズの２ポートメモリであり、
描画用と表示用の２つの独立なポートを備えている。こ
れによって、フレームバッファＦＢ１１およびフレーム
バッファＦＢ１２にそれぞれのポートから独立にアドレ
スを設定して、同時に読み書きを行える構成となってい
る。
【００２０】表示用のポートからは表示制御部ＤＳで生
成される画面走査のアドレスを受けて、フレームバッフ
ァＦＢ１１，ＦＢ１２に格納された内容が順次切替えス
イッチＳＷ１２に出力され、表示制御テーブルＤＣＴ２
の内容に従って、フレームバッファＦＢ１１あるいはフ
レームバッファＦＢ１２のいずれかを画素ごとに切替ス
イッチＳＷ１２で選択されて、表示制御部ＤＳに出力す
る。
成される画面走査のアドレスを受けて、フレームバッフ
ァＦＢ１１，ＦＢ１２に格納された内容が順次切替えス
イッチＳＷ１２に出力され、表示制御テーブルＤＣＴ２
の内容に従って、フレームバッファＦＢ１１あるいはフ
レームバッファＦＢ１２のいずれかを画素ごとに切替ス
イッチＳＷ１２で選択されて、表示制御部ＤＳに出力す
る。
【００２１】一方、描画ポートすなわち格納においては
、プロセッサＣＰＵからアドレスが設定され、描画制御
テーブルＧＣＴ２の内容に基づいて切替えスイッチＳＷ
１１によってフレームバッファＦＢ１１あるいはフレー
ムバッファＦＢ１２が選択されて、データが書き込まれ
る。
、プロセッサＣＰＵからアドレスが設定され、描画制御
テーブルＧＣＴ２の内容に基づいて切替えスイッチＳＷ
１１によってフレームバッファＦＢ１１あるいはフレー
ムバッファＦＢ１２が選択されて、データが書き込まれ
る。
【００２２】表示制御部ＤＳは画面走査のアドレスを生
成するとともに、切替えスイッチＳＷ１２で選択された
データを取り込み、Ｄ／Ａ変換後にＣＲＴである表示装
置ＤＳＰにアナログ画像信号を出力し、表示装置ＤＳＰ
で表示する。
成するとともに、切替えスイッチＳＷ１２で選択された
データを取り込み、Ｄ／Ａ変換後にＣＲＴである表示装
置ＤＳＰにアナログ画像信号を出力し、表示装置ＤＳＰ
で表示する。
【００２３】ウィンドウ選択メモリＷＣＭ２もフレーム
バッファＦＢ１１，ＦＢ１２と同一サイズの２ポートメ
モリで構成されている。ウィンドウ選択メモリＷＣＭ２
には、新しいウィンドウの生成や既存のウィンドウの位
置の変更に伴って、ウィンドウを区別するための識別番
号を画素ごとに記憶する。２つのポートのうちの一方は
表示制御部ＤＳで生成される画面走査のアドレスを受け
て、その内容（画面走査の各時点でのウィンドウの識別
番号）が表示制御テーブルＤＣＴ２に出力される。他方
のポートは２つのモードがある。第１はプロセッサＣＰ
Ｕからアドレスを設定し、その内容（そのアドレスにお
けるウィンドウの識別番号）を描画制御テーブルＧＣＴ
２に出力するモード、第２はプロセッサから直接にウィ
ンドウ選択メモリの内容を読み書きするモードである。 プロセッサＣＰＵは新しいウィンドウの生成や既存のウ
ィンドウの位置の変更に際して、第２のモードを指定し
て、ウィンドウの識別番号をウィンドウ選択メモリＷＣ
Ｍ２に設定する。
バッファＦＢ１１，ＦＢ１２と同一サイズの２ポートメ
モリで構成されている。ウィンドウ選択メモリＷＣＭ２
には、新しいウィンドウの生成や既存のウィンドウの位
置の変更に伴って、ウィンドウを区別するための識別番
号を画素ごとに記憶する。２つのポートのうちの一方は
表示制御部ＤＳで生成される画面走査のアドレスを受け
て、その内容（画面走査の各時点でのウィンドウの識別
番号）が表示制御テーブルＤＣＴ２に出力される。他方
のポートは２つのモードがある。第１はプロセッサＣＰ
Ｕからアドレスを設定し、その内容（そのアドレスにお
けるウィンドウの識別番号）を描画制御テーブルＧＣＴ
２に出力するモード、第２はプロセッサから直接にウィ
ンドウ選択メモリの内容を読み書きするモードである。 プロセッサＣＰＵは新しいウィンドウの生成や既存のウ
ィンドウの位置の変更に際して、第２のモードを指定し
て、ウィンドウの識別番号をウィンドウ選択メモリＷＣ
Ｍ２に設定する。
【００２４】描画制御テーブルＧＣＴ２および表示制御
テーブルＤＣＴ２は、画面に生成する最大ウィンドウ数
に対応した要素を持ったテーブルであり、そのアドレス
がウィンドウナンバ、内容がフレームバッファに対応す
る。図４の構成においてはフレームバッファは２個であ
るので１ビットである。これらは、それぞれプロセッサ
ＣＰＵからのフレームバッファＦＢ１１，ＦＢ１２への
データの書き込みの制御、フレームバッファＦＢ１１，
ＦＢ１２から出力されるデータの選択を制御する。さら
に、各テーブルはプロセッサと接続されており、プロセ
ッサ上のソフトウェアによってその内容を変更できる。
テーブルＤＣＴ２は、画面に生成する最大ウィンドウ数
に対応した要素を持ったテーブルであり、そのアドレス
がウィンドウナンバ、内容がフレームバッファに対応す
る。図４の構成においてはフレームバッファは２個であ
るので１ビットである。これらは、それぞれプロセッサ
ＣＰＵからのフレームバッファＦＢ１１，ＦＢ１２への
データの書き込みの制御、フレームバッファＦＢ１１，
ＦＢ１２から出力されるデータの選択を制御する。さら
に、各テーブルはプロセッサと接続されており、プロセ
ッサ上のソフトウェアによってその内容を変更できる。
【００２５】図５はフレームバッファへの描画制御説明
図である。ウィンドウの内容の更新にあたって、表示画
面の乱れをなくすために、２つのフレームバッファＦＢ
１１，ＦＢ１２のうち、描画しようとするウィンドウに
関して非表示状態にあるフレームバッファに対して、書
き込みを行うように切替えスイッチＳＷ１１を制御する
。具体的には、プロセッサＣＰＵからあるウィンドウの
あるアドレスに対して描画する場合には、最初にウィン
ドウ選択メモリＷＣＭ２を参照してその画素が描画可能
（そのウィンドウが優先か否か、あるいはそのウィンド
ウが最上面にあるか否か）をチェックする。描画可能で
ない場合には次の画素のテストを行う。描画可能な場合
にはウィンドウ選択メモリＷＣＭ２の対応するアドレス
の内容（ウィンドウの識別番号）が描画制御テーブルＧ
ＣＴ２に出力され、このウィンドウ選択メモリＷＣＭ２
の出力で描画制御テーブルＧＣＴ２からはそのウィンド
ウに対応する非表示状態（書き込み可能）のフレームバ
ッファの番号が出力され、切替えスイッチＳＷ１１によ
りプロセッサＣＰＵからの書き込み信号を制御して非表
示状態のフレームバッファＦＢ１１，ＦＢ１２に描画す
る。
図である。ウィンドウの内容の更新にあたって、表示画
面の乱れをなくすために、２つのフレームバッファＦＢ
１１，ＦＢ１２のうち、描画しようとするウィンドウに
関して非表示状態にあるフレームバッファに対して、書
き込みを行うように切替えスイッチＳＷ１１を制御する
。具体的には、プロセッサＣＰＵからあるウィンドウの
あるアドレスに対して描画する場合には、最初にウィン
ドウ選択メモリＷＣＭ２を参照してその画素が描画可能
（そのウィンドウが優先か否か、あるいはそのウィンド
ウが最上面にあるか否か）をチェックする。描画可能で
ない場合には次の画素のテストを行う。描画可能な場合
にはウィンドウ選択メモリＷＣＭ２の対応するアドレス
の内容（ウィンドウの識別番号）が描画制御テーブルＧ
ＣＴ２に出力され、このウィンドウ選択メモリＷＣＭ２
の出力で描画制御テーブルＧＣＴ２からはそのウィンド
ウに対応する非表示状態（書き込み可能）のフレームバ
ッファの番号が出力され、切替えスイッチＳＷ１１によ
りプロセッサＣＰＵからの書き込み信号を制御して非表
示状態のフレームバッファＦＢ１１，ＦＢ１２に描画す
る。
【００２６】図６はフレームバッファの表示制御説明図
である。画面の表示にあたって画面走査例えばラスタス
キャンに応じて、各ウィンドウに関して表示状態のフレ
ームバッファを逐次選択することで、正当な表示画面を
生成する。具体的には、表示制御部ＤＳで生成する表示
走査用読出アドレスでウィンドウ選択メモリＷＣＭ２を
参照する。この参照によって、走査時点におけるウィン
ドウを識別する。すなわち、どのウィンドウを指示すべ
きかを求める。そして、表示制御テーブルＤＣＴ２の対
応する要素を参照し、そのウィンドウに関して表示状態
のフレームバッファを識別することによって、指示され
たフレームバッファ上の表示状態にあるウィンドウのみ
を選択して、表示画面を構成する。
である。画面の表示にあたって画面走査例えばラスタス
キャンに応じて、各ウィンドウに関して表示状態のフレ
ームバッファを逐次選択することで、正当な表示画面を
生成する。具体的には、表示制御部ＤＳで生成する表示
走査用読出アドレスでウィンドウ選択メモリＷＣＭ２を
参照する。この参照によって、走査時点におけるウィン
ドウを識別する。すなわち、どのウィンドウを指示すべ
きかを求める。そして、表示制御テーブルＤＣＴ２の対
応する要素を参照し、そのウィンドウに関して表示状態
のフレームバッファを識別することによって、指示され
たフレームバッファ上の表示状態にあるウィンドウのみ
を選択して、表示画面を構成する。
【００２７】
【発明の効果】本発明によれば、ウィンドウの更新に際
して非更新ウィンドウの再描画や複写が不要となるので
、マルチウィンドウシステムにおいて高速をマンマシン
・インターフェイスを提供できるという効果がある。
して非更新ウィンドウの再描画や複写が不要となるので
、マルチウィンドウシステムにおいて高速をマンマシン
・インターフェイスを提供できるという効果がある。
【図１】本発明の原理ブロック図である。
【図２】本発明の実施例の構成図である。
【図３】本発明の動作説明図である。
【図４】本発明の他の実施例の構成図である。
【図５】フレームバッファへの描画制御説明図である。
【図６】フレームバッファの表示制御説明図である。
【図７】従来の構成図である。
【図８】従来の動作説明図である。
１，２ フレームバッファ
３ 表示制御情報記憶手段４
第１の選択手段
第１の選択手段
Claims (4)
- 【請求項１】 複数のフレームバッファ（１，２
）と、該複数のフレームバッファ（１，２）のうちの１
個を指示する表示指示データを特定の領域対応で記憶す
る表示制御情報記憶手段（３）と、該表示制御情報記憶
手段（３）で記憶する前記表示指示データを読み出すと
ともに表示指示データによって指示されたフレームバッ
ファの内容を読み出して出力する第１の選択手段とより
成ることを特徴とする表示装置。 - 【請求項２】 前記特定領域対応はドット対応で
あることを特徴とする請求項１記載の表示装置。 - 【請求項３】 前記表示制御情報記憶手段（３）
からの前記表示指示データの読み出しはＣＲＴで表示す
るための走査順に読み出すことを特徴とする請求項２記
載の表示装置。 - 【請求項４】 複数のフレームバッファ（１，２
）と、前記フレームバッファ（１，２）内の１個に書き
込むべき入力指示データを記憶する書込制御情報記憶手
段と、前記入力指示データで指示されたフレームバッフ
ァに入力データを加える第２の選択手段と、該複数のフ
レームバッファ（１，２）のうちの１個を指示する表示
指示データを特定の領域対応で記憶する表示制御情報記
憶手段（３）と、該表示制御情報記憶手段（３）で記憶
する前記表示指示データを読み出すとともに表示指示デ
ータによって指示されたフレームバッファの内容を読み
出して出力することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407934A JP3043077B2 (ja) | 1990-12-27 | 1990-12-27 | フレームバッファ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2407934A JP3043077B2 (ja) | 1990-12-27 | 1990-12-27 | フレームバッファ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04225395A true JPH04225395A (ja) | 1992-08-14 |
| JP3043077B2 JP3043077B2 (ja) | 2000-05-22 |
Family
ID=18517453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2407934A Expired - Fee Related JP3043077B2 (ja) | 1990-12-27 | 1990-12-27 | フレームバッファ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043077B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854628A (en) * | 1994-12-27 | 1998-12-29 | Fujitsu Limited | Window display processing method and apparatus |
| US6005572A (en) * | 1993-06-28 | 1999-12-21 | Fujitsu Limited | Display unit having plurality of frame buffers |
| US9271482B2 (en) | 2013-06-07 | 2016-03-01 | Kabushiki Kaisha HOPEC | Fish shaped lure for trolling |
-
1990
- 1990-12-27 JP JP2407934A patent/JP3043077B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005572A (en) * | 1993-06-28 | 1999-12-21 | Fujitsu Limited | Display unit having plurality of frame buffers |
| US5854628A (en) * | 1994-12-27 | 1998-12-29 | Fujitsu Limited | Window display processing method and apparatus |
| US9271482B2 (en) | 2013-06-07 | 2016-03-01 | Kabushiki Kaisha HOPEC | Fish shaped lure for trolling |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3043077B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583003B2 (ja) | グラフィックス表示システムにおけるイメージ表示方法、フレーム・バッファ及びグラフィックス表示システム | |
| US6911983B2 (en) | Double-buffering of pixel data using copy-on-write semantics | |
| KR920001958B1 (ko) | 그래픽디스플레이시스템에 있어서의 그래픽디스플레이장치 | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| JPH056197B2 (ja) | ||
| JPH075860A (ja) | 表示制御装置 | |
| JPH08179743A (ja) | ウインドウ表示処理装置 | |
| JPH09288477A (ja) | 画像表示制御装置 | |
| JP3026591B2 (ja) | 簡易ダブルバッファ表示装置 | |
| JP3043077B2 (ja) | フレームバッファ制御装置 | |
| JPH08272344A (ja) | 高速画面表示装置及び方法 | |
| JPH06149533A (ja) | 表示領域外セグメントの描画処理を削減したセグメント高速描画方式 | |
| JPS62127790A (ja) | マルチウインドウ表示制御方式 | |
| JP3297475B2 (ja) | 表示制御装置及び方法 | |
| JPS63250688A (ja) | 表示アダプタ | |
| JPH028892A (ja) | グラフィックディスプレイ | |
| JPS63245514A (ja) | 表示制御方式 | |
| JPH0330074A (ja) | 表示画面合成装置 | |
| JPH0830254A (ja) | 表示効果発生回路 | |
| JPH0255395A (ja) | マルチウインド表示装置 | |
| JPH0682267B2 (ja) | 表示装置 | |
| JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
| JPS6337388A (ja) | 連続画像表示方式 | |
| GB2290207A (en) | Image display system | |
| JPH01184525A (ja) | 表示制御方式及び表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| LAPS | Cancellation because of no payment of annual fees |