JPH04196326A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、埋込拡散層を有するバイポーラ型半導体装置
の製造方法に関するものである。

（従来の技術） バイポーラ型半導体集積回路装置は、−船釣にＰ型の半
導体基板上にＮ型のエピタキシャル層を形成した後、各
素子間を電気的に分離させる為にＰ゛分離拡散層を必要
としている。このＰ゛分離拡散層はエピタキシャル層の
表面よりＰ型半導体基板に届くように拡散する為、拡散
が長時間となるし、また拡散が横へ広がるためマージン
を大きくとる必要があるなどの欠点があった。

かかる問題点を解決するために、Ｐ型半導体基板上にあ
らかじめＰ゛埋込拡散層を形成して、上下から分離拡散
層を形成する技術がある。第２図にこの技術による従来
の実施例を示す。

第２図（ａ）の工程において、シリコンのＰ型半導体基
板１に熱酸化法で厚さ１〜１．５μｍ程度の二酸化珪素
ＳｉＯ□からなる第１酸化膜２を形成し、次いで、Ｎ゛
埋込拡散用の窓３を通常のホトリソグラフィ技術で形成
する。ここで、酸化膜２は不純物の埋込拡散のマスクと
して使用するもので、埋込拡散中に不純物が半導体基板
１に到達しないように厚く形成する必要がある。

次に、シリカフィルム法等によりＮ型不純物を含む拡散
源４の不純物を第１酸化膜２の窓３を通して半導体基板
１中に拡散し、Ｎ゛埋込拡散層５を形成する。バイポー
ラ型の埋込拡散では、次工程のエピタキシャル成長や素
子領域の分離形成時における不純物のオートドープや上
方拡散をおさえるために、拡散源４中のＮ型不純物とし
て拡散係数の小さいひ素（Ａｓ）やアンチモン（Ｓｂ）
が用いられている。また、埋込拡散層５は、ＮＰＮ　ｌ
−ランジスタやＰＮＰトランジスタ等のバイポーラ型半
導体素子を形成する上で、例えばＮＰＮ　トランジスタ
のコレクタシリーズ抵抗を小さくしたり、あるいはラテ
ラルＮＰＮ　Ｉ−ランジスタや抵抗等が寄生的動作を防
くために不可欠なものであり、シート抵抗１５〜３０ｒ
／口、拡散深さ３〜１０μｍ程度に形成される。

このようにして埋込拡散層５が形成されると、半導体基
板１上の酸化膜２及び拡散源４を除去した後、第２図（
ｂ）に示すように厚さ５００〜１０００人のプロテクト
酸化膜６を全面に形成する。次いで、公知の技術でＰ゛
埋込拡散層のレジストパターン８を形成しレジスト７を
マスクにして、Ｐ゛埋込拡散用の不純物Ｂ゛２０を例え
ば４０ｋｅＶのエネルギーでＩ　Ｘ　Ｉ　ＯＩ３〜５　
Ｘ　１０　”］ｏｎｓ／ｃｍ２程度、イオンインプラン
テーション法で注入する。これによりＰ゛埋込拡散層の
形成領域の表面に不純物Ｂ゛２０が導入された状態にな
る。

次にレジスト７を除去した後、１０８℃、３０分位のＮ
２アニールを行いＰ゛埋込拡散用の不純物を活性化して
おく。

続いて、第２図（ｃ）に示すようにエピタキシャル層９
を形成し、そのエピタキシャル層９上に第２酸化膜１１
を選択エッチして、Ｐ゛分離パターン１２を形成し、公
知の拡散あるいはインプランテーション法により分離拡
散を行い、Ｐ゛分離拡散層１３を形成する。このエピタ
キシャル層９及びＰ゛分離拡散層１３の形成に伴なう熱
処理により、あらかじめ形成しておいたＰ゛埋込拡散用
の不純物Ｂ゛２０は半導体基板１から上方拡散し、Ｐ゛
埋込拡散層１０を形成する。この時Ｎ゛埋込拡散層５も
上方拡散するが、Ｐ゛埋込拡散層１０に使用したボロン
（Ｂ゛）はＮ゛埋込拡散層５に使用するＡｓやｓｂより
も拡散係数が大きく、例えば、１１００℃の分離拡散で
はボロンの拡散係数は２　Ｘ　１０−”ｃｍ”／ｓｅｅ
　、アンチモン（Ｓｂ）のそれはＩ　Ｘ　１０−”ｃｍ
”／ｓｅｃであり、従ってＰ゛埋込拡散層１０の方がは
るかに上方へ拡散することになる。

第２図ｆｄ）に示すように選択的にベース拡散層１５、
エミッタ拡散層１６及びコレクタ層の電極取出し用拡散
層１７等を形成すればバイポーラ型ＮＰＮトランジスタ
が得られる。

（発明が解決しようとする課題） しかしながら上記の製造方法では次のような問題点があ
った。

（１）第２図（ａ）の工程において、Ｎ“埋込拡散層に
使用する拡散源４にシリカフィルム法などを用いると、
酸化膜上にローゼットと呼ばれる欠陥が発生し、素子の
電気的不良を起こすという欠点があった・ （２）更にＰ゛埋込拡散層を形成する際、レジスト７を
マスクにしてインプランテーション法で注入後、Ｂ゛を
活性化すると同時に、結晶欠陥を抑制する為のアニール
を行う必要があり、高濃度の際アニール不足となり結晶
回復不足の問題をひき起こすという問題があった。

ソ３）また、（２ン項で述べたアニールは高温であり横
方向の広がりを大きくし、微細化の妨げとなっていた。

（課題を解決するための手段） 本発明は前述の問題点を解決するために、Ｐ゛とＮ゛の
埋込拡散層を有する半導体装置の製造方法において、半
導体基板上にＰ゛埋込拡散層を形成する為に、Ｂ　Ｓ　
Ｇ　（Ｂｏｒｏ−３ｉｌｉｃａｔｅ　Ｇｌａｓｓ）膜を
選択的に形成し、その後、ＢＳＧ膜の両端にサイドウオ
ールを形成する為の酸化膜を全面に形成し、次いで、Ａ
ｓ”を含むドープドオキサイド（以下Ａｓドープドオキ
サイドと言う）を酸化膜の全面に形成し、Ａｓドープド
オキサイドを選択的に除去し、次に酸化膜をＢＳＧ膜の
両端のみに残しサイドウオールを形成し、その後ラテラ
ルエピタキシャル成長を行ないエピタキシャル成長層に
固相拡散させ埋込層としての働きをさせようというもの
である。

（作　用） 本発明は前述のような方法としたので、以下のような作
用を生しる。

（１１Ｐ”埋込拡散層の拡散源をＢＳＧ膜としたので、
インプランテーション法で形成した後の結晶回復の為の
アニールを行なう必要がない。

（２１Ｎ”埋込拡散層の拡散源をＡｓドープドオキサイ
ド膜としたので、シリカフィルム法におけるローゼット
と呼ばれる欠陥をなくすことができる。

（３１Ｐ”埋込拡散層の拡散源のＢＳＧ膜の両端にサイ
ドウオールを形成したので、エピタキシャル成長による
上方拡散の横方向の広がりを極力抑えることができる。

（実施例） 第１図Ｔａ）は本発明の実施例に係るバイポーラ型半導
体装置の製造方法を示す工程図である。

第１図（ａ）において、シリコンのＰ型半導体基板１０
１の全面に約４０００人程度のＢＳＧ膜１０２を成長さ
せる。このＢＳＧ膜１０２はＣＶＤ法で形成したもので
あり、例えばＳｉＨ４＋Ｎｚ＋Ｏ□系のガスにＢ２Ｈ２
（ジボラン）ガスを添加し、約４００〜５００℃の温度
で８２０３を含むＳｉＯ□膜、即ちＢＳＧ膜が形成でき
る。このＢＳＧ膜１０２はＰ゛゛純物を含む拡散源とし
て利用できる。

次に、第１図（ｂ）に示すように、公知のホトリソエツ
チング技術により厚さ６０００人のレジスト１０３をマ
スクとしてＢＳＧ膜１０２を選択的に除去し、Ｐ゛゛込
層形成領域のみＢＳＧ膜１０４を残す。

その後レジスト１０３を除去する。

次に、第１図（ｃ）に示すように、ＣＶＤ法で２０００
人程度のノンドープ酸化膜１０５を形成する。次に常圧
ＣＶＤ法などで２０００〜５０００人のＡｓドープドオ
キサイド１０６を形成する。その時のＡｓ濃度は１０１
９ｃｍ−３以上にする。

次に、第１図（ｄｌに示すように、通常のホトリソグラ
フィ技術で、前記Ａｓドープドオキサイド１０６を選択
的に除去する為のレジストパターン１０７を形成後レジ
スト１０７をマスクとしてＡｓドープドオキサイド１０
６をウェットエツチングで除去し、Ｎ゛゛込層形成領域
のみＡｓドープドオキサイド１０８を残す。その後ノン
ドープ酸化膜１０５をＲＩＥ装置を用いて異方性エツチ
ングするが、へＳドープドオキサイド１０８下のノンド
ープ酸化膜１０９とＰ゛゛込層形成領域に残したＢＳＧ
膜１０４の両端にノンドープ酸化膜１１０を残す。

このノンドープ酸化膜１１０はサイドウオールとして横
方向の拡散を抑制する。その後レジス［０７を除去する
。

次に第１図（ｅｌに示すように、公知のＣＶＤ技術を用
いて、シリコンの露出部を基点として、全面にラテラル
エピタキシャル層１１１を成長させる。

このエピタキシャル層１１１は単結晶であり、例えばＪ
、Ｅ］ｅｃｔｒｏｃｈｅｍ、Ｓｏｃ：　５ｏｌｉｄ−５
ｔａｔｅ　５ｃｉｅｎｃｅａｎｄ　Ｔｅｃｈｎｏｌｏｇ
ｙ、　１３０　Ｃ１）　（１９８３−７）　（米）　Ｐ
、１５７６−１５８３に示されるように１０５０℃、５
ｉｔ（ｚｃｈ＝０．７５１！／ｍｉｎ　ＨＣ１＝２　ｊ
２／ｍｉｎ、　Ｈ２，１８Ｑ　１　／ｍｉｎで成長させ
る事により選択的かつ、開口部のさらに横向きへの成長
が得られる。

続いて、第１図（ｆｌに示すように、エピタキシャル層
１１１上に酸化膜１１２を熱酸化法で形成しその後、公
知のホトリソ・エツチング技術により酸化膜１１２を選
択的にエツチングし、Ｐ゛゛離パターン１１３を形成し
公知の拡散あるいはインプランテーション法により分離
拡散を行ない、Ｐ゛分分板拡散層１１４形成する。この
エピタキシャル層１１１及びＰ゛゛離拡散層１１４の形
成に伴なう熱処理により、あらかじめ形成しておいた、
Ｐ゛埋込拡散用〕不純物Ｂ”　４；ｔＢｓＧｌｌｌ　０
４がら上方拡散しＰ゛゛込拡散層１１５を形成する。

この時Ａｓドープドオキサイド１０８からも上方拡散し
Ｎ゛埋込拡散層１１６を形成する。この時、Ｐ゛埋込拡
散層１１５に使用したＢＳＣ，膜中のＢ゛はＡｓドープ
ドオキサイド１０８中のＡｓ”よりも拡散係数が太き（
Ａｓドープドオキサイド中のＡｓ’よりもＢＳＧ膜中の
Ｂ゛の方がはるかに上方へ拡散することになる。

次に、第１図（ｇ）に示すように酸化膜１１７を形成し
た後、選択的にベース拡散層１１８、エミッタ拡散層１
１９、及びコレクタ層の電極取出し用拡散層１２０等を
形成すれば、バイポーラ型ＮＰＮトランジスタが得られ
る。

（発明の効果） 以上、詳細に説明したように本発明によれば、Ｎ“埋込
拡散層の拡散源をＡｓドープドオキサイド膜、更にはＰ
゛埋込拡散層の拡散源をＢＳＣ膜とし、ラテラルエピタ
キシャル層を採用しているので次の様な効果が期待でき
る。

ｆｌ）　　Ｐ”埋込拡散層の拡散源をＢＳＣ膜としたの
で、インプランテーション法で形成した後の結晶回復の
為のアニールを行なう必要がなく工程を簡略化できる。

（２１Ｎ’埋込拡散層の拡散源をＡｓドープドオキサイ
ド膜としたので、シリカフィルム法において問題となっ
ていたローゼットと呼ばれる欠陥をなくす事ができる。

（３ＪＰ”埋込拡散層の拡散源のＢＳＣ膜の両端にサイ
ドウオールを形成したのでエピタキシャル成長による上
方拡散の横方向の広がりを極力抑える事ができ、素子分
離領域の縮小が可能になり、微細化を図る事ができる。

【図面の簡単な説明】

第１図は本発明の実施例の工程断面図、第２図は従来例
の工程断面図である。 １０１・・・Ｐ型半導体基板、１０２．１０４・・・Ｂ
ＳＣ膜、１０３．１０７・・・レジスト、１０５．１１
２．１１７−＃化膜、１０６．３．０８−Ａｓドープド
オキサイド、１１０・・・ノンドープ酸化膜、１１１・
・・エピタキシャル層、１１３・・・Ｐ”ｌｔパターン
、１１４・・・Ｐ゛分離拡散層、１１５・・・Ｐ゛埋込
拡散層、１１６・・・Ｎ゛埋込拡散層、１１８・・・ベ
ース拡散層、１１９・・・エミッタ拡散層、１２０・・
・コレクタ引出拡散層。 特許出願人　　　沖電気工業株式会社 第１図（ズの１） １１１　エビタキ六ｒＶ贋 本発明の実施夜＋ＪＯ＋工程（社）面図第１図（’Ｉの
２） 第２図

Claims (1)

1. 【特許請求の範囲】 　埋込拡散層を有する半導体装置の製造において、 （ａ）半導体基板上にＢＳＧ膜を形成し、Ｐ＾＋埋込層
   となる領域以外のＢＳＧ膜を除去する工程、 （ｂ）次いでＰ＾＋埋込層となる領域のＢＳＧ膜を含む
   基板全面に酸化膜そしてＡｓドープドオキサイドを順に
   形成する工程、 （ｃ）次にＮ＾＋埋込層となる領域の前記Ａｓドープド
   オキサイド及び酸化膜を残し、それ以外のＡｓドープド
   オキサイドを除去した後、異方性エッチングを行いＰ＾
   ＋埋込層となるＢＳＧ膜の両端にＳｉＯ＿２を残す工程
   、 （ｄ）次いで半導体基板露出部分を基点としてラテラル
   エピタキシャル成長を行う工程、（ｅ）前記ラテラルエ
   ピタキシャル層表面に酸化膜を形成し、Ｐ＾＋埋込層の
   上部に窓開けした後、Ｐ＾＋拡散を行う工程、 以上の工程を含むことを特徴とする半導体装置の製造方
   法。