JPS63240066A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 多結晶シリコン膜からなるベース引出し領域を設け、ベ
ース・エミッタを同一窓より形成するセルファライント
ランジスタの製造方法において、ベース引出し電極の下
に導電性エツチング阻止膜を介在させ、熱処理して外部
ベース領域を形成する。そうすれば、製造方法が簡単に
なり、安定して形成できる。

［産業上の利用分野］ 本発明はバイポーラ型半導体装置の製造方法に係り、そ
のうち、多結晶シリコンベース引出し電極形のベース・
エミッタセルファライン型トランジスタの製造方法に関
する。

最近、ＩＣ，ＬＳＩなど半導体装置は高性能化するため
にすべて高集積化、高密度化する方向に技術開発が進め
られている。

従って、半導体装置は微細化するためのセルファライン
（自己整合：　５ｅｌｆ　Ａｌｉｇｎ）方式の製造方法
が採られているが、このようなセルファライン方式は当
然、形成が容易で、安定して再現性良く形成できること
が要望されている。

［従来の技術］ セルファライン技術を利用して、多結晶シリコンベース
引出し形のベース・エミッタセルファライントランジス
タを形成し、微細化して高速に動作させる方式の著名な
形成方法に、例えば、ＳＩＣＯＳ　（Ｓｉｄｅｗａｌｌ
　ｂａｓｅ　Ｃｏｎｔａｃｔ　５ｔｒｕｃｔｕｒｅ　）
やＳ　Ｓ　Ｔ　（Ｓｕｐｅｒ　５ｅｌｆ　ａｌｉｇｎ　
Ｔｅｃｈｎｏｌｏｇｙ　）がある。

（Ｓ　Ｉ　ＣＯＳ　；　ＩＥＤＭ　６８４　（１９８２
）参照、ＳＳ’ｒ；ＩＥＥＥ　Ｔｒａｎｓ、　Ｈｌｅ、
　Ｄｅｖ、　ｆ！Ｄ３３５２６　（１９８６）参照）第
２図はＳＳＴ方式で形成した多結晶シリコンベース引出
し形トランジスタの概要断面図を示しており、ｌはｐ型
シリコン基板、２はｎ＋＋シリコン領域（埋没層）、４
はｎ型シリコン領域（エピタキシャル成長層）、５はフ
ィールド絶縁膜。

６は窒化シリコン（Ｓｉ３　Ｎ４　）膜からなる絶縁マ
スク、７はｐ＋＋ベース引出し領域、１０はｐ＋型郊外
部ベース領域１）は内部ベース領域、１３はｎ＋＋エミ
ッタ領域、Ｂはベース電極、Ｅはエミッタ電極、Ｃはコ
レクタコンタクト電極である。

第３図（ａ）〜（ｆ）はそのうちのセルファラインで形
成するベース・エミッタ領域の形成工程順断面図を示し
ている。なお、第３図は第２図に図示した断面図の垂直
方向の断面図を示しているため、ベース・エミッタ周囲
のフィールド絶縁膜部分の状況が若干異なっている。第
３図によって順を追って説明すると、 第３図（ａ）参照；ｐ型シリコン基板１にｎ＋＋埋没層
２．　ｐ＋＋チャネルカット層３を設け、ｎ型エピタキ
シャル成長層４を成長し、更に、酸化シリコン（Ｓｉ０
２）膜からなるフィールド絶縁膜５を形成する。

第３図（ｂ）参照；次いで、その上面に気相成長（ＣＶ
Ｄ）法でＳｉ３Ｎ４膜６（絶縁マスク）を被着しパター
ンニングして、更に、ボロンをドープしたｐ＋型の多結
晶シリコン膜７（ベース引出し領域）を被着し、その上
に５ｉ０２膜８を形成する。

この時、ベース領域部分以外の多結晶シリコン膜７も酸
化して５ｉ０２膜に変成する。

第３１ｍ（Ｃ）参照：次いで、フォトプロセスによって
内部ベース領域上の５ｉ０２膜８とｐ＋型多結晶シリコ
ン膜７とをＲＩＥ（リアクティブイオンエッチ）法でエ
ツチングして窓Ｗを開ける。

第３図（ｄ）参照；次いで、窓側面に５ｉ０２膜９を形
成した（この５ｉ０２膜９は上記のＲＩＥ工程の途中で
熱処理して形成してもよいし、また、窓開けした後、熱
処理して形成してもよい）後、熱燐酸液でエツチングし
て、窓Ｗ内部Ｓｉ３Ｎ４　）ｌｌを除去し、更に、両側
面に故意にサイドエツチングを進行させる。

第３図（ｅｌ参照；次いで、ＣＶＤ法で高純度な多結晶
シリコン膜を被着して、上記のサイドエツチング部分に
多結晶シリコン膜を埋没する。そうすると、埋没した多
結晶シリコン膜（サイドエツチング部分）にはｐ＋型多
結晶シリコン膜７からボロンが拡散してｐ型化する。従
って、次に、苛性カリ液によってエツチングすると、ｐ
型多結晶シリコン膜はエツチングされずに、高純度な多
結晶シリコン膜のみをエツチング除去することできる。

更に、熱処理して拡散しｐ＋型外部ベース領域１０を画
定し、且つ、窓Ｗ内部の多結晶シリコン膜表面に５ｉ０
２膜を形成する。

第３図（ｆ）参照；次いで、窓Ｗ内にボロンイオンを注
入してｐ型内部ベース領域１）を画定し、更に、燐ドー
プしたｎ＋型多結晶シリコン膜１２を被着し、熱処理し
てｎ＋＋エミッタ領域１３を画定する。

以下は図示していないが、ｐ＋型多結晶シリコン膜７か
らなるベース引出し領域およびｎ＋型多結晶シリコン膜
１２の上に電極膜を被着してベース電極Ｂ、エミッタ電
極Ｅを形成し、同時にコレクタコンタクト電極Ｃも形成
する。

以上が従来から実施されているＳＳＴ方式のセルファラ
イントランジスタの形成方法の一例である。

次に、５ｒｃｏｓ方式のセルファライントランジスタの
形成方法の工程順断面図を第４図（ａ）〜（ｄ）によっ
て概要を説明する。なお、形成法はＳＳＴ方式と大きく
相異しているが、作製された多結晶シリコンベース引出
し形の構造はＳＳＴ方式とほぼ類似しているために、全
体の概要断面図は図示しない。

第４図（ａ）参照；ｐ型シリコン基板１にｎ＋型埋没Ｎ
２．ｐ＋型チャネルカット層３を設け、ｎ型エピタキシ
ャル成長層１４を成長した後、メサエッチしてベース・
エミッタ形成領域のｎ型エピタキシャル成長層１４を凸
状に形成し、それ以外のエピタキシャル成長層は除去す
る。

第４図（ｂ）参照；次いで、５ｉ０２膜からなるフィー
ルド絶縁膜１５を形成する。その時、凸状のｎ型領域１
４（エピタキシャル成長層）の側面および上面は、例え
ば、Ｓｉ３Ｎ４膜などの耐エツチング材料を被着しパタ
ーンニングしてマスクする。

第４図（０）参照；次いで、ボロンをドープしたｐ１型
の多結晶シリコン膜１６を被着してパターンニングし、
多結晶シリコンベース引出し領域を形成する０次に、凸
状のｎ型領域１４にボロンイオンを注入してｐ型のベー
ス領域１７を画定する。なお、多結晶シリコン膜１６は
高純度なものを被着して、ボロンをドープする方法を採
っても良い。

第４図（ｄ）参照；次いで、多結晶シリコン膜１６の周
囲に５１０２Ｍ、１８を形成した後、ｐ型ベース領域１
７上に燐イオンを注入してｎ＋型エミッタ領域１９を画
定する。

以下は、５ｉ０２膜１８その他の絶縁膜を窓開けして電
極膜を被着し、ベース電極Ｂ、エミンタ電極Ｅおよびコ
レクタコンタクト電極を形成する。

以上が５ｒｃｏｓ方式のセルファライントランジスタの
形成方法である。

［発明が解決しようとする問題点］ ところで、上記のようなセルファライントランジスタの
形成方法において、第３図で説明したＳＳＴ方式の形成
方法は、窓Ｗを開ける場合に、エツチングストッパーと
してＳｉ３　Ｎ４膜を用いているが、このＳｉ３Ｎ４膜
を故意にサイドエツチングし、そのサイドエツチング部
分に多結晶シリコン膜を埋没させて、ベース引出し領域
と接続する等、極めて複雑な形成工程を必要とし、その
形成方法は必ずしも安定した再現性の良い方法ではない
。

且つ、苛性カリなどアルカリ性のエツチング材を用いる
ことはトランジスタの品質上から余り好ましくはない。

一方、第４図で説明した５ＩＣＯ３方式の形成方法は、
エミッタ・ベース領域（凸状領域）をメサエッチする際
、安定して高精゛度に形成できない欠点がある。且つ、
その凸状領域とベース引出し領域となるｐ＋型多結晶シ
リコン膜との接合にはデリケートな形成法を用いなけれ
ばならない等、同じく形成工程が複雑であり、安定性に
欠ける形成方法である。

従って、本発明は、このようなベース引出し型トランジ
スタの形成方法を改善して、簡易にして且つ安定に形成
できる方法を提案するものである。

［問題点を解決するための手段］ その目的は、フィールド絶縁膜に包囲された一導電型半
導体基板のベース・エミッタ領域を含む絶縁膜上に、導
電性エツチング阻止膜（例えば、シリコンカーバイドま
たは窒化硼素）を介して反対導電形多結晶シリコン膜か
らなるベース引出し領域を形成する工程、次いで、エミ
ッタ形成領域上の該反対導電形多結晶シリコン膜および
導電性エツチング阻止膜をエツチング除去し窓開けした
後、熱処理して外部ベース領域領域を形成する工程、次
いで、該窓の側面に絶縁膜を設け、該窓の内部に一導電
形多結晶シリコン膜を被着し、熱処理してエミッタ領域
を形成する工程が含まれる半導体装置の製造方法によっ
て達成される。

［作用］ 即ち、本発明は、ＳＳＴ方式において、絶縁マスフの代
わりに、ベース引出し電極の下に、導電性エツチング阻
止膜（例えば、シリコンカーバイド（ＳｉＣ）または窒
化硼素（ＢＮ））を介在させる。そうすると、熱処理に
よって導電性エツチング阻止膜を通じて外部ベース領域
を形成できる。

従って、製造方法が簡単化して安定し、再現性が良くな
る。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図（ａ）〜（ｅ）は本発明にかかる形成方法の工程
順断面図を示している。

第１図（ａ）参照；公知の製法によって、ｐ型シリコン
基板２１にｎ＋型埋没層２２．ｐ＋型チャネルカット層
２３を形成し、ｎ型エピタキシャル成長層２４（膜厚１
μｍ程度）を成長し、更に、公知のＬＯＣＯ８法によっ
てフィールド絶縁膜２５を選択的に形成する。

第１図（ｂ）参照；次いで、ＣＶＤ法によってＢＮ膜２
６（膜厚１０００人前後；導電性エツチング阻止膜）を
被着し、このＢＮ膜２６をパターンニングしてベース形
成領域上にのみ残存させ、次いで、ボロンをドープした
ｐ＋型多結晶シリコン膜２７（膜厚３０００〜５０００
人；ベース引出し領域）をＣＶＤ法で被着する。この時
、多結晶シリコン膜２７は被着した後にボロンイオンを
注入してｐ＋型化してもよい。

第１図（Ｃ１参照；次いで、ｐ＋型多結晶シリコン膜２
７を選択的に酸化して、ベース引出し領域のみにｐ＋型
多結晶シリコン膜２７を残こし、且つ、多結晶シリコン
膜２７の表面にも５ｉ０２膜２８を形成した後、フォト
プロセスを適用してエミッタ形成領域上の５ｉ０２膜２
８とｐ＋型多結晶シリコン膜２７とＢＮ膜２６とをＲＩ
Ｅ法でエツチングして窓Ｗを開ける。

この場合、ドライエツチングを行なって、弗素系、塩素
系ガスなどのエツチング剤を選択すると５１０２膜、多
結晶シリコン膜とＢＮ膜とのエツチング選択比を大きく
とり、且つ、ＢＮ膜とシリコン成長層とのエツチング選
択比を大きくして、ｎ型エピタキシャル成長層２４上に
精度良く窓Ｗを形成する０例えば、５ｉ０２膜は四弗化
炭素（ＣＦ４）とトリフロロメタン（ＣＨＦａ）との混
合ガスでエツチングすれば、５ｉ０２膜と多結晶シリコ
ン膜とのエツチング選択比が５以上になり、５ｉ０２膜
のみエツチングできる。また、多結晶シリコン膜は三塩
化硼素（ＢＣｌ２）と塩素（Ｃ１２）との混合ガスでエ
ツチングすれば、多結晶シリコン膜とＢＮ膜とのエツチ
ング選択比が５以上になり、多結晶シリコン膜のみエツ
チングできる０次に、再びＣＦ４とＣＩ　Ｆ　、との混
合ガスでエツチングすれば、ＢＮ膜とシリコン層とのエ
ツチング選択比が５以上になり、ＢＮ膜のみエツチング
できる。

第１図（ｄ）参照；次いで、熱処理してＢＮ膜２６から
ボロンを拡散し、また、ｐ＋型多結晶シリコン膜２７か
らＢＮ膜２６を透過してボロンを拡散して、ｐ１型外部
ベース領域３０を画定する。この時、窓Ｗ内部の多結晶
シリコン膜２７の表面は酸化されて５ｔｏ２膜が形成さ
れる。

第１図（１）り参照；次いで、窓Ｗ内部のＢＮ膜２６表
面を含む側面に５ｉ０２膜２９（絶縁膜）を被覆し、次
に、ボロンイオンを注入してｐ型内部ベース領域３１を
画定し、更に、窓Ｗ内部に燐をドープしたｎ＋型多結晶
シリコン膜３２を被着し、熱処理してｎ＋型エミッタ領
域３３を画定する。

以下は図示してないが、ｎ＋型多結晶シリコン膜１２の
上に電極膜を被着してエミッタ電極を形成し、同時に、
５ｉ０２膜２８を窓開けしてｐ＋型多結晶シリコン膜２
７からなるベース引出し領域上にベース電極を形成し、
また、コレクタコンタクト電極も同時に形成する。

このように、本発明にかかる製造方法は、従来のＳｉ３
Ｎ４膜からなる絶縁マスクの代わりに、導電性のあるＢ
Ｎ膜２６を利用するが、そうすれば、サイドエツチング
や埋没などの複雑な工程を経ることなく、形成が容易に
なって、再現性が良く、品質・歩留が安定する。しかも
、ＢＮ膜を拡散源として使用する利点も得られる。

上記はｎｐｎ）ランジスタの製造方法の例で説明してい
るが、ｐｎｐ　）ランジスタの場合も同様の工程を適用
することができる。但し、ｐｎｐトランジスタの場合は
導電性エツチング阻止膜としてｐ型のＢＮ膜を用いるこ
とができないために、例えば、膜厚２００〜５００人位
のＳｉＣを使用する。

このＳｉＣ膜は炭酸ガスとモノシランガスまたはジクロ
ールシランガスとを反応ガスとした化学気相成長法で被
着して形成することができ、導電性があってシリコン結
晶に類似し、且つ、５ｉ０２膜。

多結晶シリコン膜、シリコン層との間のエツチング選択
比を大きくできる。

例えば、５ｉ０２膜は上記と同じようにＣＦ４とＣＨＦ
ａとの混合ガスでＲＩＥ法でエツチングし、多結晶シリ
コン膜およびＳｉＣ膜はＢＣｌ、とＣ１２との混合ガス
でエツチングする。この時、ＳｉＣ膜とシリコン層との
エツチング選択比は３〜４程度になる。

なお、このＳｉＣ膜をｎｐｎトランジスタにも利用が可
能なことは勿論である。

従って、本発明によれば従来の複雑なＳＳＴ方式のセル
ファライントランジスタの製造方法を簡単にして、その
品質・歩留を安定化する効果がある。

［発明の効果］ 以上の説明から明らかなように、本発明は製造方法が容
易になって安定し、ＩＣの品質・歩留の安定向上に寄与
する方法である。

【図面の簡単な説明】

第１図（ａ）〜（ｅｌは本発明にかかる形成方法の工程
順断面図、 第２図は本発明を適用する多結晶シリコンベース引出し
形トランジスタの概要断面図、 第３図（ａ）〜（ｆ）は従来のＳＳＴ方式の形成工程順
断面図、 第４図（ａ）〜（ｄ）は５ＩＣＯ３方式の形成工程順断
面図である。 図において、 １．２１はｐ型シリコン基板、 ２．２２はｎ＋型埋没層、 ３．２３はｐ１型チャネルカット層、 ４．２４はｎ型エピタキシャル成長層、５．２５はフィ
ールド絶縁膜、 ６はＳｉ３Ｎ４膜（絶縁マス）、 ２６はＢＮ膜、 ７．２７はｐ＋型多結晶シリコン膜、 ８、　９．２８．２９は５ｉ０２膜（絶縁膜）、１０、
３０はｐ＋梨型外ベース領域、 １）、３１はｐ型内部ベース領域、 １２、３２はｎ＋型多結晶シリコン膜、１３、３３はｎ
＋型エミッタ領域 を示している。 第３図 第３図

Claims (2)

【特許請求の範囲】
1. （１）フィールド絶縁膜に包囲された基板表面の一導電
   型のベース・エミッタ形成領域上に、該基板表面の物質
   とは異なるエッチング選択性を有する導電性の物質より
   なるエッチング阻止膜および反対導電型の不純物を含有
   する多結晶シリコン膜を形成する工程、 該多結晶シリコン膜およびエッチング阻止膜のエミッタ
   形成領域上の部分をエッチング除去し窓開けした後、熱
   処理して該多結晶シリコン膜から該エッチング阻止膜を
   介して基板表面に不純物を導入して外部ベース領域を形
   成する工程、 該窓内の側面に絶縁膜を設けた後、該窓内の基板表面に
   反対導電型の不純物および一導電型の不純物を導入して
   該外部ベース領域に接続された内部ベース領域およびエ
   ミッタ領域を形成する工程が含まれてなることを特徴と
   する半導体装置の製造方法。
2. （２）前記エッチング阻止膜がシリコンカーバイド、ま
   たは、窒化硼素からなることを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。