JPS60167441A - 絶縁分離方法 - Google Patents
絶縁分離方法Info
- Publication number
- JPS60167441A JPS60167441A JP2179584A JP2179584A JPS60167441A JP S60167441 A JPS60167441 A JP S60167441A JP 2179584 A JP2179584 A JP 2179584A JP 2179584 A JP2179584 A JP 2179584A JP S60167441 A JPS60167441 A JP S60167441A
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- substrate
- psg
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体ＬＳＩの絶縁分離方法に係り、特に基板
に堀られた溝を絶縁膜で埋め込むのに好適な絶縁膜埋め
込み方法に関する。
に堀られた溝を絶縁膜で埋め込むのに好適な絶縁膜埋め
込み方法に関する。
従来、基板に堀られた溝を絶縁膜で埋め込む方法はいく
つか検討されているが以下に述べる欠点があった。
つか検討されているが以下に述べる欠点があった。
（１）
まず最初に絶縁膜が埋め込まれる溝の形成方法について
述べる。まずＳｉ基板１上に５ｉＯ２１１Ｉ２を形成し
た後写真食刻法を用いてパターニングする（第１図）、
次いでＳｉｎ、膜２をマスクにしてＳｔ基板１をドライ
エツチング法によりエツチングし溝を形成する。この時
、深さが１μｍ程度の比較的浅い溝では第２図に示すよ
うな側壁が垂直な溝になるが、深さが３μｍ以上の深い
溝になればなるほど第３図に示すような側壁がくぼんだ
形の溝になってくる。次いでマスクとして用いたＳｉＯ
□膜２を湿式法で除去すると溝だけが残存する。
述べる。まずＳｉ基板１上に５ｉＯ２１１Ｉ２を形成し
た後写真食刻法を用いてパターニングする（第１図）、
次いでＳｉｎ、膜２をマスクにしてＳｔ基板１をドライ
エツチング法によりエツチングし溝を形成する。この時
、深さが１μｍ程度の比較的浅い溝では第２図に示すよ
うな側壁が垂直な溝になるが、深さが３μｍ以上の深い
溝になればなるほど第３図に示すような側壁がくぼんだ
形の溝になってくる。次いでマスクとして用いたＳｉＯ
□膜２を湿式法で除去すると溝だけが残存する。
このようにして形成した溝に絶縁膜を埋め込む第１の方
法について以下に述べる。ＳｉＨ，（モノシラン）と０
２ （酸素）ガスを用い、４３０℃常圧のＣＶＤ （化
学気相成長）法によってＳｉｎ。
法について以下に述べる。ＳｉＨ，（モノシラン）と０
２ （酸素）ガスを用い、４３０℃常圧のＣＶＤ （化
学気相成長）法によってＳｉｎ。
膜３を形成した結果が第４図である。このような条件で
形成した５ｉｎ２膜は段差被覆性（ステップカバレージ
）が良くない。すなわち溝の内部よりも基板表面の方が
膜厚が厚く形成されるため溝（２） 上部の開口部分で先んじて膜が接触してしまい、結果的
に溝中央部に空洞が発生する。この状態でドライエツチ
ング法を用いて全面平坦化エッチを行なうと第５図に示
してように大きな凹みが発生し、最終的にこの溝の上部
に形成される配線の断線や短絡を招き著しく歩留りを低
下させる。
形成した５ｉｎ２膜は段差被覆性（ステップカバレージ
）が良くない。すなわち溝の内部よりも基板表面の方が
膜厚が厚く形成されるため溝（２） 上部の開口部分で先んじて膜が接触してしまい、結果的
に溝中央部に空洞が発生する。この状態でドライエツチ
ング法を用いて全面平坦化エッチを行なうと第５図に示
してように大きな凹みが発生し、最終的にこの溝の上部
に形成される配線の断線や短絡を招き著しく歩留りを低
下させる。
溝に絶縁膜を埋め込む第２の方法は、第１の膜形成時に
ＰＨ，（ホスフィン）ガスを導入しＰＳＧ（リンガラス
）膜として形成した後、高温雰囲気において熱処理する
。いわゆるグラスフローを用いた埋め込み方法である。
ＰＨ，（ホスフィン）ガスを導入しＰＳＧ（リンガラス
）膜として形成した後、高温雰囲気において熱処理する
。いわゆるグラスフローを用いた埋め込み方法である。
ＰＳＧのグラスフローは第６図に示すようにリン濃度と
雰囲気の温度に強く影響され、リン濃度が高くなるほど
より低温でグラスフローは可能になる。このＰ、ＳＧを
溝の埋め込みに用いると第４図と同様に溝中央に大きな
空洞が発生する。この状態で高温雰囲気において熱処理
した結果が第７図である。ＰＳＧ膜４の表面の凹凸はな
くなり平坦になるが溝中央の空洞は残存しており、本方
法を用いても溝内を完全に埋め込むことはできない。
雰囲気の温度に強く影響され、リン濃度が高くなるほど
より低温でグラスフローは可能になる。このＰ、ＳＧを
溝の埋め込みに用いると第４図と同様に溝中央に大きな
空洞が発生する。この状態で高温雰囲気において熱処理
した結果が第７図である。ＰＳＧ膜４の表面の凹凸はな
くなり平坦になるが溝中央の空洞は残存しており、本方
法を用いても溝内を完全に埋め込むことはできない。
（３）
溝に絶縁膜を埋め込む第３の方法は大気圧以下の比較的
高温の雰囲気で絶縁膜を形成する方法でアル。ＳｉＨ４
とＮ２０ （−酸化二窒素）ガスを用い、温度８５０℃
、圧力１． ＋ｎｍ Ｈｇの条件下で５ｉｎ２膜５を形
成した結果が第８図である。深溝の場合をａ図に示すが
溝形成の影響により中央部に空洞の発生が見られる。一
方浅溝の場合はｂ図に示すように完全に溝内が埋まって
いる。しかし、ｂ図の状態で全面平坦化エッチするとＣ
図に示すように平坦化エッチにより溝中央に大きな凹み
が発生する。これは溝の側壁から成長してくるＳｉｎ、
膜５が溝中央で接した部分は不均質な膜になっており他
の部分に比べてエッチレ−１−が速いことに起因してい
る。
高温の雰囲気で絶縁膜を形成する方法でアル。ＳｉＨ４
とＮ２０ （−酸化二窒素）ガスを用い、温度８５０℃
、圧力１． ＋ｎｍ Ｈｇの条件下で５ｉｎ２膜５を形
成した結果が第８図である。深溝の場合をａ図に示すが
溝形成の影響により中央部に空洞の発生が見られる。一
方浅溝の場合はｂ図に示すように完全に溝内が埋まって
いる。しかし、ｂ図の状態で全面平坦化エッチするとＣ
図に示すように平坦化エッチにより溝中央に大きな凹み
が発生する。これは溝の側壁から成長してくるＳｉｎ、
膜５が溝中央で接した部分は不均質な膜になっており他
の部分に比べてエッチレ−１−が速いことに起因してい
る。
以上、従来技術による溝内への絶縁膜埋め込み方法につ
いて述べたがいずれの場合も完全な埋め込みは実現でき
なかった。
いて述べたがいずれの場合も完全な埋め込みは実現でき
なかった。
本発明の目的は、段差被覆性が良く且つ膜が接する部分
の膜質が均質な絶縁膜を用いた溝の埋め（４） 込みを実現することにより、製造歩留りを向上させ、Ｌ
ＳＩの高集積化、高速化を計ることにある。
の膜質が均質な絶縁膜を用いた溝の埋め（４） 込みを実現することにより、製造歩留りを向上させ、Ｌ
ＳＩの高集積化、高速化を計ることにある。
溝を絶縁物で埋めて素子間を絶縁分離する方法において
埋め込む絶縁物に要求される特長として次のことがあげ
られる。
埋め込む絶縁物に要求される特長として次のことがあげ
られる。
■段差被覆性が良いこと。
■膜が接する部分の膜質が均一であること。
しかし、上記■■の項目だけでは例えば第３図の如き深
い溝ではやはり溝中央部に空洞が発生する。従って溝の
形状は側壁が垂直かもしくは外側に傾斜していることが
望ましい。従来方法の第３で述べたＪ：うに大気圧以下
の比較的高温の雰囲気で絶縁膜を形成すれば段差被覆性
は良くなるが、膜が接する部分の膜質は不均一である。
い溝ではやはり溝中央部に空洞が発生する。従って溝の
形状は側壁が垂直かもしくは外側に傾斜していることが
望ましい。従来方法の第３で述べたＪ：うに大気圧以下
の比較的高温の雰囲気で絶縁膜を形成すれば段差被覆性
は良くなるが、膜が接する部分の膜質は不均一である。
また溝の側壁が内側に傾斜している場合には段差被覆性
がいかに良好でも溝中央部に空洞が発生するのを避ける
ことはできない。これら１の問題を解決するためには膜
の形成時に膜自身を軟化させるか、膜粒子の表面拡散を
促進させ空洞の発生を抑えつつ溝（５） 内を埋めなければならない。これを実現すめためには膜
の堆積を進行させながら従来法の第２で述べたグラスフ
ローを行なえば良い。すなわち１０００℃前後の高温雰
囲気において５ｉｎ２中にリンやボロンの不純物を導入
しながら膜を形成すれば溝内は均質な膜で完全に埋め込
むことが可能である。
がいかに良好でも溝中央部に空洞が発生するのを避ける
ことはできない。これら１の問題を解決するためには膜
の形成時に膜自身を軟化させるか、膜粒子の表面拡散を
促進させ空洞の発生を抑えつつ溝（５） 内を埋めなければならない。これを実現すめためには膜
の堆積を進行させながら従来法の第２で述べたグラスフ
ローを行なえば良い。すなわち１０００℃前後の高温雰
囲気において５ｉｎ２中にリンやボロンの不純物を導入
しながら膜を形成すれば溝内は均質な膜で完全に埋め込
むことが可能である。
以下１本発明の一実施例をバイポーラＬＳＩを例にとっ
て第９図により説明する。
て第９図により説明する。
ｐ型（１００）Ｓｔ基板１上に通常の方法を用いて埋め
込みｎ型拡散層６の形成およびエピタキシャル成長層７
の形成を行なった後、熱酸化５ｉｎ２膜８ ニＣＶＤ
Ｓ ｉ Ｏ２膜９を重ねて形成する。しかる後写真食刻
法およびドライエツチング法を用いて前記５ｉｎ２膜８
および９のパターニングを行なう（ａ図）。前記パター
ニングされたＳｔ、、膜８および９をエツチングのマス
クとしてＳｉ基板中に深さ２．５μｍの垂直側壁溝をＣ
ＢｒＦ、（−臭化フロロメタン）を用いたドライエツチ
ング法により形成した後、イオン打ち込（６） み法を用いてボロンイオンを全面に打ち込む。この時基
板表面には５ｉｎ２膜８および９が残存しているため結
果的には溝底部にのみボロンイオンが導入される（＋）
図）。続いて、フッ酸の緩衝液により残存している５ｉ
ｏ２膜８および９を全面除去する９しかる後、熱酸化法
により５ｉｎ２膜１０を７０ｎｍの厚さに形成し、さら
にＣＶＤ法により２００ｎｍ厚の窒化Ｓｔ膜１２を重ね
て形成する。この段階で溝底部には前記イオン打ち込み
によるボロンイオンの活性化によってチャネルストッパ
ー用のｐ型半導体領域１１が形成される（０図）。′ 以下、本発明の主旨である溝内への絶縁膜埋め込み工程
について説明する。前記工程で溝の形成されたＳｉ基板
を石英の反応容器内に設置した後、反応容器内を一旦１
．３３Ｘ１０−’ Ｐ ａまで真空排気する。しかる後
、５ｆＨ４（モノシラン）ガスを３２ｃｃ／ｍｉｎ 、
ＰＨ，（ホヌフイン）ガスを１６ｃｃ／ｍ、ｉｎ 、
Ｎ２０ （−酸化二窒素）ガスを７５０ＣＣ／ｍ、ｉ
ｎ導入し、圧力１．３３ Ｐ ａ 、温度１０００（７
） ℃の条件で膜厚１μｍのＰＳＧ （リンガラス）膜１３
を形成する（ｄ図）。その後、フッ化炭素ガスを用いた
ドライエツチング法により表面の窒化Ｓｔ膜１２が露出
するまで前記ＰＳＧ膜１３を全面除去し、溝内部にのみ
ＰＳＧ膜１３を残存させた後、新たに窒化Ｓｔ膜１２を
基板表面全域に堆積させる（ｅ図）。
込みｎ型拡散層６の形成およびエピタキシャル成長層７
の形成を行なった後、熱酸化５ｉｎ２膜８ ニＣＶＤ
Ｓ ｉ Ｏ２膜９を重ねて形成する。しかる後写真食刻
法およびドライエツチング法を用いて前記５ｉｎ２膜８
および９のパターニングを行なう（ａ図）。前記パター
ニングされたＳｔ、、膜８および９をエツチングのマス
クとしてＳｉ基板中に深さ２．５μｍの垂直側壁溝をＣ
ＢｒＦ、（−臭化フロロメタン）を用いたドライエツチ
ング法により形成した後、イオン打ち込（６） み法を用いてボロンイオンを全面に打ち込む。この時基
板表面には５ｉｎ２膜８および９が残存しているため結
果的には溝底部にのみボロンイオンが導入される（＋）
図）。続いて、フッ酸の緩衝液により残存している５ｉ
ｏ２膜８および９を全面除去する９しかる後、熱酸化法
により５ｉｎ２膜１０を７０ｎｍの厚さに形成し、さら
にＣＶＤ法により２００ｎｍ厚の窒化Ｓｔ膜１２を重ね
て形成する。この段階で溝底部には前記イオン打ち込み
によるボロンイオンの活性化によってチャネルストッパ
ー用のｐ型半導体領域１１が形成される（０図）。′ 以下、本発明の主旨である溝内への絶縁膜埋め込み工程
について説明する。前記工程で溝の形成されたＳｉ基板
を石英の反応容器内に設置した後、反応容器内を一旦１
．３３Ｘ１０−’ Ｐ ａまで真空排気する。しかる後
、５ｆＨ４（モノシラン）ガスを３２ｃｃ／ｍｉｎ 、
ＰＨ，（ホヌフイン）ガスを１６ｃｃ／ｍ、ｉｎ 、
Ｎ２０ （−酸化二窒素）ガスを７５０ＣＣ／ｍ、ｉ
ｎ導入し、圧力１．３３ Ｐ ａ 、温度１０００（７
） ℃の条件で膜厚１μｍのＰＳＧ （リンガラス）膜１３
を形成する（ｄ図）。その後、フッ化炭素ガスを用いた
ドライエツチング法により表面の窒化Ｓｔ膜１２が露出
するまで前記ＰＳＧ膜１３を全面除去し、溝内部にのみ
ＰＳＧ膜１３を残存させた後、新たに窒化Ｓｔ膜１２を
基板表面全域に堆積させる（ｅ図）。
以下、通常のバイポーラＬＳＩ製造工程に従ってコレク
タ領域１４、ベース領域１５、エミッタ領域１７、ベー
ス電極１８、多結晶５ｉ１６の上に形成したエミッタ電
極１９、コレクタ電極２゜を形成する（ｆ図）。
タ領域１４、ベース領域１５、エミッタ領域１７、ベー
ス電極１８、多結晶５ｉ１６の上に形成したエミッタ電
極１９、コレクタ電極２゜を形成する（ｆ図）。
本実施例によれば埋め込み絶縁膜としてＰＳＧ膜を用い
、且つその形成時の温度を１０００℃にすることによっ
て、刻々と堆積するＰＳＧ粒子の表面拡散が促進され、
その表面エネルギーが最少になるように粒子自身が表面
を移動する。従って、溝の内部ではＰＳＧ膜の堆積に伴
なってＰＳＧ膜自身がその表面がより平坦になるように
自らの形状を変えながら堆積していく。その結果、従来
方（８） 法で述べたような溝の中央に空洞が発生する、あるいは
膜の接触する境界部分の不均質の発生を抑止することが
でき、その後の全面平坦化エッチにおいても何ら異常形
状を呈することなく完全に溝内部を絶縁膜で埋め込むこ
とができる。また、従来方法で述べた側壁が内側に傾斜
している溝であっても本方法では完全に埋め込むことが
できる。
、且つその形成時の温度を１０００℃にすることによっ
て、刻々と堆積するＰＳＧ粒子の表面拡散が促進され、
その表面エネルギーが最少になるように粒子自身が表面
を移動する。従って、溝の内部ではＰＳＧ膜の堆積に伴
なってＰＳＧ膜自身がその表面がより平坦になるように
自らの形状を変えながら堆積していく。その結果、従来
方（８） 法で述べたような溝の中央に空洞が発生する、あるいは
膜の接触する境界部分の不均質の発生を抑止することが
でき、その後の全面平坦化エッチにおいても何ら異常形
状を呈することなく完全に溝内部を絶縁膜で埋め込むこ
とができる。また、従来方法で述べた側壁が内側に傾斜
している溝であっても本方法では完全に埋め込むことが
できる。
本実施例ではＰＳＧ膜についてのみ述べたが、リンに加
えてボロンを含有した二酸化ケイ素で行なっても埋め込
み特性は何ら変化することはない。
えてボロンを含有した二酸化ケイ素で行なっても埋め込
み特性は何ら変化することはない。
本発明によれば、絶縁物で完全に埋め込まれた、表面占
有面積の小さい素子間分離領域を実現できるので従来の
選択酸化膜による素子間分離方式に比較し、回路の動作
速度および集積度において各各約２倍の向上を計ること
ができる。
有面積の小さい素子間分離領域を実現できるので従来の
選択酸化膜による素子間分離方式に比較し、回路の動作
速度および集積度において各各約２倍の向上を計ること
ができる。
第１図はＳｉ基板をエツチングする前、第２図および第
３図はエツチング後の溝形状を示す断面図、第４図は絶
縁膜堆積後および第５図は第４図（９） の状態で全面平坦化エツチングした後の断面図、第６図
はグラスフローに対するリン濃度と温度の関係を示す図
、第７図は絶縁膜堆積後の断面図、第８図は絶縁膜堆積
がら全面平坦化エツチングまでの形状を示す一連の断面
図、第９図は本発明による実施例を示す一連の断面図。 １・・・Ｓｉ基板、１ｏ・・・ｓ′１０２膜、１２・・
・窒化（１０） 第 ６ 図 −ソン濃度 （Ｌル幻
３図はエツチング後の溝形状を示す断面図、第４図は絶
縁膜堆積後および第５図は第４図（９） の状態で全面平坦化エツチングした後の断面図、第６図
はグラスフローに対するリン濃度と温度の関係を示す図
、第７図は絶縁膜堆積後の断面図、第８図は絶縁膜堆積
がら全面平坦化エツチングまでの形状を示す一連の断面
図、第９図は本発明による実施例を示す一連の断面図。 １・・・Ｓｉ基板、１ｏ・・・ｓ′１０２膜、１２・・
・窒化（１０） 第 ６ 図 −ソン濃度 （Ｌル幻
Claims (1)
- 【特許請求の範囲】 ■、基板に形成された溝を絶縁物で埋め込み、基板上に
形成される各々の素子を絶縁分離する方法において該絶
縁物がリンもしくはリンとボロンを含有する酸化ケイ素
であることを特徴とする絶縁分離方法。 ２、該絶縁物形成時の温度が９５０℃から１０５０℃の
範囲であることを特徴とする特許請求の範囲第１項記載
の絶縁分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179584A JPS60167441A (ja) | 1984-02-10 | 1984-02-10 | 絶縁分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179584A JPS60167441A (ja) | 1984-02-10 | 1984-02-10 | 絶縁分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60167441A true JPS60167441A (ja) | 1985-08-30 |
Family
ID=12064985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179584A Pending JPS60167441A (ja) | 1984-02-10 | 1984-02-10 | 絶縁分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60167441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480571B1 (ko) * | 1997-11-13 | 2005-07-25 | 삼성전자주식회사 | 반도체장치의소자분리방법 |
-
1984
- 1984-02-10 JP JP2179584A patent/JPS60167441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480571B1 (ko) * | 1997-11-13 | 2005-07-25 | 삼성전자주식회사 | 반도체장치의소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3880207B2 (ja) | トレンチ隔離の形成方法 | |
| JPH02156552A (ja) | 半導体装置およびその製造方法 | |
| JPS6347337B2 (ja) | ||
| JPH02264437A (ja) | 半導体デバイスの製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| US4900689A (en) | Method of fabrication of isolated islands for complementary bipolar devices | |
| EP0017377A2 (en) | Method of producing insulated bipolar transistors | |
| US4696095A (en) | Process for isolation using self-aligned diffusion process | |
| JPS6325708B2 (ja) | ||
| JPS60167441A (ja) | 絶縁分離方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JP2003179066A (ja) | 半導体装置とその製造方法 | |
| JPH0348657B2 (ja) | ||
| JPH01319969A (ja) | 半導体装置の製造方法 | |
| JPH05114646A (ja) | 半導体装置の製造方法 | |
| JPH02174140A (ja) | 半導体装置の製造方法 | |
| JPS59181529A (ja) | 半導体装置およびその製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JP2790010B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0373139B2 (ja) | ||
| JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
| JPH10144780A (ja) | 半導体装置の製造方法 | |
| JPS6376352A (ja) | 半導体装置の製造方法 |