JPH04196234A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04196234A
JPH04196234A JP2322287A JP32228790A JPH04196234A JP H04196234 A JPH04196234 A JP H04196234A JP 2322287 A JP2322287 A JP 2322287A JP 32228790 A JP32228790 A JP 32228790A JP H04196234 A JPH04196234 A JP H04196234A
Authority
JP
Japan
Prior art keywords
grounding
power
leads
supply
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2322287A
Other languages
English (en)
Other versions
JPH0828394B2 (ja
Inventor
Kazunari Michii
一成 道井
Haruo Shimamoto
晴夫 島本
Katsunao Takehara
克尚 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2322287A priority Critical patent/JPH0828394B2/ja
Priority to US07/787,127 priority patent/US5220196A/en
Publication of JPH04196234A publication Critical patent/JPH04196234A/ja
Publication of JPH0828394B2 publication Critical patent/JPH0828394B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に係り、特に数百本以上の外部
リードを有する多ピン半導体装置に関する。
〔従来の技術〕
安価な多ピンパツケージとしてＴ　Ａ　Ｂ　（ｔａｐｅ
ａｕｔｏｍａｔｅｄ　ｂｏｎｄｉｒ＋８）と呼ばれるテ
ープキャリア形の半導体装置が使用されている。第４図
及び第５図に従来のこの種の半導体装置を示す。絶縁テ
ープ（３）に形成された開口部（３ａ）内に半導体素子
（１）が収容され、半導体素子（１）の表面上に形成さ
れた複数の電極（２）が絶縁テープ（３）上に形成され
た複数のり一ド（４）のインナーリード（４ａ）に電気
的に接続されている。また、各リード（４）のアウター
リード（４ｂ）が外部に露出するように半導体素子（１
）及びインナーリード（４ａ）か樹脂からなるノく・ン
ケーン本体（７）により封止されている。
〔発明が解決しようとする課題〕
しかしながら、半導体素子（１）に接続されるリード（
４）の本数が増加すると、各アウターリード（４ｂ）を
外部に露出させるためにパ・ノケージ本体り７）のサイ
ズを大きくする必要かあり、このためノ（・１ケ一ジ本
体（７）の各り−Ｆ（４）は長く且つ細くなる。
その結果、接地用リード及び電源用リードのインダクタ
ンスか大きくなり、高速動作時にスイ・ソチング雑音が
発生し、誤動作を生じ易いとｕｌう問題点があった。
この発明はこのような問題点を解消するためになされた
もので、高速動作時にも誤動作を生じにくい、電気特性
の優れた半導体装置を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、絶縁基板と、その表面に
少なくとも一つの接地電極と少なくとも一つの電源電極
とを含む複数の電極が形成された半導体素子と、前記絶
縁基板の表面に支持されると共にそれぞれ一端部が前記
半導体素子の対応する電極に接続された複数のり一トと
、それぞれ前記絶縁基板の裏面に設けられた少な【とち
一つの接地用導体板及び少なくとも一つの電源用導体板
と、前記絶縁基板に設けられ且つ前記半導体素子の接地
電極に接続されたリードと前記接地用導体板とを電気的
に接続するための接地用コンタクトホールと、前記絶縁
基板に設けられ且つ前記半導体素子の電＃電極に接続さ
れたリードと面層電源用導体板とを電気的に接続するた
めの電源用コンタクトホールと、前記複数のリードの他
端部が外部に露出するように前記半導体素子及び前記複
数のリードの一端部を封止するバツゲーシ゛本体とを備
えたものである。
〔作用〕
この発明においては、半導体素子の接地電極及び電ｍ電
極に接続されたリードが、それぞれ接地用コンタクトホ
ール及び電源用コンタクトホールを介して絶縁基板の裏
面に設けられた接地用導体板及び電源用導体板に電気的
に接続され、これにより半導体装置内力電源系のインダ
クタンスか低減される。
〔実施例〕
以下、この発明の実施例を添付図面に基ついて説明する
。
第１図はこの発明の一実施例に係る半導体装置を示す断
面図である。例えばポリイミドテープからなる絶縁基板
（１３）に開口部（１３ａ）が形成されており、この開
口部（＋、　３　ａ　）内に半導体素子（１１）が位置
している。半導体素子（１１）の表面上には接地電極（
２２）及び電源電極（３２）を含む複数の電極（１２）
が形成されている。一方、第２図に示すように、絶縁基
板（１３）の表面には、接地リードク２４）及び電源リ
ード（３４）を含む複数のり−ド（１４）が固着されて
おり、各リード（１４）の一端部はインナーリードとし
て半導体素子（１１）の対応する電極（１２）に接続さ
れている。尚、第１図に示すように、接地リード（２４
）のインナーリート（２４ａ）は半導体素子（１１）の
接地電ｆｆｉ　（２２）に、電源リード（３４）のイン
ナーリード（３４ａ）は半導体素子（１１）の電源電極
（３２）にそれぞれ接続されている。
また、第３図に示すように、絶縁基板０３）の裏面には
開口部（１３ａ）の周辺に二枚の接地用導体板（２５）
及び二枚の電源用導体板り３５）か設けられている。こ
れらの接地用導体板（２５）及び電源用導体板（３５）
は、第１図に示すように、それぞれ絶縁基板（１３）に
設けられた接地用コンタクトホール′（２６）及び電源
用コンタクトホール（３６）を介して接地リード（２４
）及び電源リード（３４）に電気的に接続されている。
さらに、半導体素子（１１）、各リード（１４）のイン
ナーリート及び絶縁基板〈１３）の開口部＜１３ａ）の
周辺かエポキシ等の樹脂からなるパッケージ本体（１７
）により封止されている。ただし、各リード（１４）の
アウターリード、例えば接地リード（２４）のアウター
リード（２４ｂ）及び電源リード（３４）のアウターリ
ード（３４ｂ）は外部に露出している。
以上のように構成された半導体装置では、接地リード（
２４）及び電源リード（３４）かそれぞれ面積の広い接
地用導体板（２５）及び電源用導体板（３５）に電気的
に接続されているため、電源から接地に通り抜ける電源
系のインダクタンスを小さくすることがてきる。すなわ
ち、半導体装置か数百本以上の多数のリード〈１４）を
備えても、スイ・・ｌチング雉音等に起因する誤動作を
防止することが可能となる。
尚、上記実施例では絶縁基板（１３）の裏面に二枚の接
地用導体板＜２５）と二枚の電源用導体板（３５）とを
設けたが、これに限るものではなく、少なくとも一つの
接地用導体板と少なくとも一つの電源用導体板を有して
いればよい。
〔発明の効果〕
以上説明したように、この発明に係る半導体装置は、絶
縁基板と、その表面に少なくとも一つの接地電極と少な
くとも一つの電源電極とを含む複数の電極が形成された
半導体素子と、前記絶縁基板の表面に支持されると共に
それぞれ一端部か前記半導体素子の対応する電極に接続
された複数のリードと、それぞれ前記絶縁基板の裏面に
設けられた少なくとも一つの接地用導体板及び少なくと
も一つの電源用導体板と、前記絶縁基板に設けられ且つ
前記半導体素子の接地電極に接続されたリードと前記接
地用導体板とを電気的に接続するための接地用コンタク
トホールと、前記絶縁基板に設けられ且つ前記半導体素
子の電源電極に接続されたリードと前記電源用導体板と
分電気的に接続するための電源用コンタクトホールと、
前記複数のリードの他端部が外部に露出するように前記
半導体素子及び前記複数のリードの一端部を封止するパ
ッケージ本体とを備えているので、高速動作時にも誤動
作を生じにくくなり、電気特性の向上が図られる。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る半導体装置を示す断
面図、第２図及び第３図はそれぞれ第１図の半導体装置
を表面側及び裏面側から見た透視平面図、第４図は従来
の半導体装置を示す透視平面図、第５図は第４図のＶ−
Ｖ線断面図である。 図において、（１１）は半導体素子、（１２）は電極、
（１３）は絶縁基板、（１４）はリード、（１７）はツ
マ・ソケージ本体、（２２）は接地電極、〈２４）は接
地リート、（２５）は接地用導体板、（２６）は接地用
コン・タクトホール、（３２）は電源電極、（３４）は
電源リード、（３５）は電源用導体板、（３６）は電源
用コンタクトホールである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 　絶縁基板と、 その表面に少なくとも一つの接地電極と少なくとも一つ
    の電源電極とを含む複数の電極が形成された半導体素子
    と、 前記絶縁基板の表面に支持されると共にそれぞれ一端部
    が前記半導体素子の対応する電極に接続された複数のリ
    ードと、 それぞれ前記絶縁基板の裏面に設けられた少なくとも一
    つの接地用導体板及び少なくとも一つの電源用導体板と
    、 前記絶縁基板に設けられ且つ前記半導体素子の接地電極
    に接続されたリードと前記接地用導体板とを電気的に接
    続するための接地用コンタクトホールと、 前記絶縁基板に設けられ且つ前記半導体素子の電源電極
    に接続されたリードと前記電源用導体板とを電気的に接
    続するための電源用コンタクトホールと、 前記複数のリードの他端部か外部に露出するように前記
    半導体素子及び前記複数のリードの一端部を封止するパ
    ッケージ本体と を備えたことを特徴とする半導体装置。
JP2322287A 1990-11-28 1990-11-28 半導体装置 Expired - Lifetime JPH0828394B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2322287A JPH0828394B2 (ja) 1990-11-28 1990-11-28 半導体装置
US07/787,127 US5220196A (en) 1990-11-28 1991-11-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2322287A JPH0828394B2 (ja) 1990-11-28 1990-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH04196234A true JPH04196234A (ja) 1992-07-16
JPH0828394B2 JPH0828394B2 (ja) 1996-03-21

Family

ID=18141952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2322287A Expired - Lifetime JPH0828394B2 (ja) 1990-11-28 1990-11-28 半導体装置

Country Status (2)

Country Link
US (1) US5220196A (ja)
JP (1) JPH0828394B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506444A (en) * 1990-12-11 1996-04-09 Sharp Kabushiki Kaisha Tape carrier semiconductor device
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH0750762B2 (ja) * 1992-12-18 1995-05-31 山一電機株式会社 Ｉｃキャリア
JPH0763082B2 (ja) * 1993-02-15 1995-07-05 山一電機株式会社 Ｉｃキャリア
JPH0831544B2 (ja) * 1993-06-29 1996-03-27 山一電機株式会社 Ｉｃキャリア
JP2500785B2 (ja) * 1993-09-20 1996-05-29 日本電気株式会社 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置
JP2636761B2 (ja) * 1994-12-09 1997-07-30 日本電気株式会社 フィルムキャリアテープ
JP2709283B2 (ja) * 1995-04-07 1998-02-04 山一電機株式会社 Ｉｃキャリア
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
US20040251532A1 (en) * 2003-06-10 2004-12-16 Potter Chien Chip package structure
JP2008515236A (ja) * 2004-09-28 2008-05-08 アジライト・インコーポレーテッド Ｌｅｄを微細実装するための方法及びマイクロパッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
US5049974A (en) * 1989-05-15 1991-09-17 Roger Corporation Interconnect device and method of manufacture thereof
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPH0828394B2 (ja) 1996-03-21
US5220196A (en) 1993-06-15

Similar Documents

Publication Publication Date Title
JPH04196234A (ja) 半導体装置
JPH088330B2 (ja) Ｌｏｃ型リードフレームを備えた半導体集積回路装置
US6307255B1 (en) Multi-layer lead frame for a semiconductor device
JPH0383368A (ja) 半導体装置
JPS5939949U (ja) 高周波回路装置
JPS622628A (ja) 半導体装置
JP2000068436A (ja) 半導体装置および半導体装置用フレーム
JPH09180891A (ja) 電子回路装置
JPS60235443A (ja) 半導体装置
JP2509020B2 (ja) 半導体装置
US20230105635A1 (en) Module
JPH03208366A (ja) 混成集積回路部品の構造
JP3248117B2 (ja) 半導体装置
JPH04372143A (ja) テープキャリア型半導体装置
JPH04171848A (ja) 半導体装置
JPH01251644A (ja) 半導体集積回路装置
JPH0563118A (ja) 半導体回路素子の実装方式
JPH0576783B2 (ja)
JPH05267540A (ja) 半導体素子の実装構造
JPS6445134A (en) Semiconductor device
JPS60113451A (ja) 半導体パツケ−ジ
JPH04132300A (ja) プリント基板
JPH05102672A (ja) 電子回路基板
JP2514430Y2 (ja) ハイブリッドｉｃ
JPH0496354A (ja) 半導体集積回路チップとこれの実装方法