JPH04196138A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ヘテロ接合電界効果トランジスタ等であって
ゲート耐圧を高めるようにし／と半導体素子の製造方法
、特にイオン注入領域を半絶縁領域として形成して相互
コンタ゛クタンスを改善した半導体素子の製造方法に関
するものである。

（従来の技術） 従来、このような分野の技術としては、例えばＣ，Ｓ、
Ｌａｍ、”ＩＭＰＲＯＶＥＭＥＮＴＳＩＮ　　ＭＯＤＦ
ＥＴ　　ＰＥＲＦＯＲＭＡＮＣＥＲＥＡＬＩＺＥＤ　　
ＴＨＲＯＵＧＨＩＯＮ　　ＩＭＰＬＡＮＴＡＴＩＯＮ　
　ＩＮ　　ｌ″ＨＥ　　ＧＡＴＥ　　ＲＥＧＩＯＮ”　
（１９８７）ＩＥＥＥ＜米）ｐ、８９−９７に記載され
るようなものがあった。

この文献には、化合物半導体素子であるＧａＡｓ／Ａｌ
ＧａＡｓ系のヘテｏ（変調ドープ）構造を有する電界効
果トランジスタの製造方法が示されている。以下、その
製造方法を第２図（ａ）〜（Ｃ）を参照して説明する。

第２図は、従来のへテロ接合電界効果１〜ランシスタ（
以下、ＭＯＤＦＥＴという）の製造工程図である。

（ａ）第１の工程 方力つムーひ素（以下、ＧａＡｓという）半絶縁性の基
板１上に活性層２を形成する。活性層２は、分子線エピ
タキシ技術（ＭＢＥ）により、ＧａＡｓバッファ層２ａ
、アンドープＡ　Ｉ　ＧａＡｓスペーサ層２ｂ、Ｓｉド
ープＡｌＧａＡｓ層２ｃ。

ｎ　　−ＧａＡｓ層２ｄが形成される。Ｇ　ａ　Ａ　ｓ
バフフッ層２ａとアンドープＡｌＧａＡｓスペーサ層２
ｂとの界面にチャネル３（図中、破線で示す）が形成さ
れる。

（ｌ〕）第２の工程 素子間分離を行った後、イオン注入法を用いてゲート領
域ｇにマグネシウムＭｇイオンを注入し、アニールを行
う。イオン注入領域が半絶縁領域４として形成される。

ソース領域Ｓ及びドレイン領域ｄにオーミック電極５，
５を形成する。ｎ　　−ＧａＡｓ層２ｄとのオーミック
処理を４００°Ｃ〜４５０’Ｃ程度で行う。

（Ｃ）第３の工程 レジストを塗布した後、ゲート領域ｇのリセスエッチン
グを行う。リフトオフ法を用い、表面にゲート金属を蒸
着する。リセス部にゲート電極６が形成される。

ところで、一般のへテロｍ遣ては、ＡＩＧａＡＳ中のド
ープ量を高めるとシートキャリヤ濃度は高くなるが、ゲ
ート破壊電圧を低下させる。この製造方法によって製造
されるＭＯＤＦＥＴは、第２の工程（ｂ）で、ゲート電
極６の下部にＭｇイオンを注入し、半絶縁領域４を設け
ることでゲート耐圧を向上させている。

（発明か解決しようとする課題） しかしながら、上記半導体素子の製造方法では、次のよ
うな課題があった。

（１）ＭＯＤＦＥＴのゲート耐圧改善のために半絶縁領
域４をゲート電極６の下部に設けた。この半絶縁領域４
は、−船釣なイオン打ち込み法によって行われるため、
ソース・ゲート間領域まで半絶縁領域４が形成される。

ところがソース　ゲート間領域で、ソース抵抗Ｒｓが増
加し、相互コンダクタンスｇｍが低下する。

（２）半絶縁領域４の形成では、Ｍｇイオンを注入した
後、アニールを行う。このアニールによってチャネル３
を形成するヘテロ接合が劣化する虞がある。

（３）半絶縁領域４の上にゲート電極６を形成する。半
絶縁領域４の形成は、Ｍｇイオンを注入して行うなめ、
製造工程数が増加する。

本発明は前記従来技術の持っていた課題として、ソース
抵抗が増加する点、及び半絶縁領域形成時のアニールに
よってヘテロ接合が劣化する点について解決した半導体
素子の製造方法を提供するものである。

（課題を解決するための手段） 本発明は、前記課題を解決するために、半絶縁基板上に
チャネルを有する活性層を形成する第１の工程と、前記
活性層上のソース領域及びドレイン領域にそれぞれオー
ミック電極を形成する第２の工程と、前記ソース領域と
前記ドレイン領域との間に形成された前記活性層の上部
にゲート電極とゲート耐圧用の半絶縁領域とを形成する
第３の　４−一 工程とを、順次施す半導体素子の製造方法において、前
記第３の工程では、前記ゲート電極を形成した後、該ゲ
ート電極と前記ドレイン領域との間の前記チャネル上部
に、イオン注入法によって前記半絶縁領域を形成するよ
うにしたものである。

（作用） 本発明は、以上のように半導体素子の製造方法を構成し
なので、第３の工程では、グーＩ・金属蒸着後、ゲート
耐圧用の半絶縁領域が形成される。

この半絶縁領域の形成は、Ｃ等のイオンをゲート電極の
下部へ斜め方向から注入することにより、容易に行われ
る。この領域において、ゲート電圧の最大電圧帯であり
、高耐圧化が得られる。このイオン注入では、ゲート電
極とソース電極との間に半絶縁領域は形成されない。こ
のため、ソース抵抗は低減され、相互コンダクタンスの
値を高くできる。

したがって、前記課題を解決できるのである。

（実施例） 第１図（Ａ）〜（Ｅ）は、本発明の実施例の半導体素子
の製造方法を示す製造工程図である。以下、ＧａＡｓ／
ＡｌＧａＡｓ系のＭＯＤＦＥＴの製造方法を図を参照し
て説明する。

（Ａ、）第１の工程 ＧａＡｓ半絶縁性の基板１］上に分子線エピタキシ技術
（ＭＢＥ＞により、活性層１．２を形成する。活性層１
２は、ＧａＡｓバッファ層１２ａ。

アンドープＡ］、ＧａＡｓスペーサ層１２ｂ、Ｓｉドー
プＡ　Ｉ　ＧａＡｓ層１．２ｃ、ｎ　　−ＧａＡｓ層］
−２ｄか連続して形成される。ＧａＡｓバッファ層］−
２ａとアンドープＡ、１ＧａＡｓスペーサＮ１２１〕と
のへテロ界面のＧａＡｓバッファ層］−２２Ｌ側がチャ
ネル１３（図中、破線で示す）となる。

ここで、バッファ層は、エピタキシャル成長のへテロ界
面への影響をなくすなめに厚く積まれた層である。スペ
ーサ層は、内部電界によって引き付けられる電子の移動
度を高める層である。

（Ｂ）第２の工程 ０イオンを注入し、素子間分離を行う。ソース領域Ｓ及
びドレイン領域ｄにオーミック電極］−４゜１４を形成
する。ｎ＋Ｇ　ａ　Ａ　ｓ　ｐＪ　］−２ｄとのオーミ
ック処理を４００°Ｃ〜４５０℃程度で行う。

（Ｃ）第３の工程 レジスト１５を用い、ゲート電極のパターンの現像を行
う。この現像工程で逆台形のレジスト断面が得られる。

ここでのエツチングは、低電圧Ａｌ−イオンによるイオ
ンミリングで行われ、リセス部１６が形成される。

（Ｄ）第４の工程 表面にグーｌ〜金属１７を蒸着する。同時に、リセス部
１６にケート電極１８が形成される。この工程では、レ
ジスｌ−１，５は除去されない。

（Ｅ）第５の工程 イオン注入によってゲート電極１８のドレイン領域ｄ側
の下部にＣイオンを打ち込む。Ｃイオンを、所定のエネ
ルギーで加速し、斜め方向から打ち込む。ゲート電極１
８とドレイン領域ｄとの間のチャネル１３の上部にＣイ
オンが低いドーズ量で注入されて半絶縁領域１つが形成
される。

最終的に、リフトオフ技術によってゲート電極１８が形
成され、ＭＯＤＦＥＴが製造される。

このＭＯＤＦＥＴは、ゲート電極１８とドレイン領域４
間の最大電圧帯に半絶縁領域１つが形成されるため、良
好なゲート耐圧性が得られる。

この実施例によれば、次のような利点がある。

（１）ゲート金属１７の蒸着直後に、レジス（〜１５の
マスクにＣイオンを打ち込むようにした。さらに、ゲー
ト電極１８とドレイン領域ｄとの間にＣイオンを斜め方
向から打ち込むようにした。このため、ゲート電極１８
とドレイン領域６間のチャネル１３の上部の半絶縁領域
１つの形成が容易に行なえる。

（２）ゲート・ソース間領域Ｓには、イオン注入されな
いので、ソース抵抗Ｒｓの増加となる半絶縁領域が形成
されない。しながって相互コンダクタンスｇｍが高まる
。

（３）イオン注入後のアニールを必要としないので、ヘ
テロ接合の劣化が生じない。

（４）半絶縁領域１つの形成は、アニールが不要であり
、従来の方法で行われた製造工程は簡素化＝　８− される。

（５）前記（１〉におけるイオンの打ち込みは、レジス
ト１５を除去する前の工程で行われるため、合わせ精度
を必要とするマスクなしで半絶縁領域１つの形成が的確
に行われる。

なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。

（Ｉ＞本実施例では、ＭＯＤＦＥＴの順構造ＨＥＭＴ（
高電子移動度トランジスタ）の製造を示したが、基板側
よりＡｌＧａＡｓ、ＧａＡｓの順に成長した逆Ｗｊ遣Ｈ
Ｅ　Ｍ　Ｔの製造にも適用可能である。

（ｎ）本実施例では、半導体としてＧａＡｓを用いたが
、ＩｎＲ等の他の化合物半導体の製造にも適用可能であ
る。

（Ｉ［Ｉ）本実施例では、イオン注入法によりＣを打ち
込むようにしたが、イオン種はＣに代えてＯを打ち込む
ようにしてもよい。また他のイオン種でもよい。

（発明の効果） 以上詳細に説明したように、本発明によれば、製造され
る半導体素子の相互コンダクタンスを低下させず、簡単
な工程でゲート電極とドレイン領域との間のチャネル上
部にゲート耐圧用の半絶縁領域を形成できる。

【図面の簡単な説明】

第１−図は本発明の実施例のＭＯＤＦＥＴの製造方法を
示す製造工程図、第２図は従来のＭＯＤＦＥＴの製造方
法を示す製造工程図である。 １１・・・半絶縁基板、１３・・・チャネル、１２・・
・活性層、Ｓ・・・ソース領域、ｄ・・・ドレイン領域
、１−４・・・オーミック電極、］−８・・・グー）・
電極、〕９・・・半絶縁領域。

Claims (1)

1. 【特許請求の範囲】 半絶縁基板上にチャネルを有する活性層を形成する第１
   の工程と、 前記活性層上のソース領域及びドレイン領域にそれぞれ
   オーミック電極を形成する第２の工程と、前記ソース領
   域と前記ドレイン領域との間に形成された前記活性層の
   上部にゲート電極とゲート耐圧用の半絶縁領域とを形成
   する第３の工程とを、順次施す半導体素子の製造方法に
   おいて、 前記第３の工程は、 前記ゲート電極を形成した後、該ゲート電極と前記ドレ
   イン領域との間の前記チャネル上部に、イオン注入法に
   よって前記半絶縁領域を形成することを特徴とする半導
   体素子の製造方法。