JPH04122032A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波回路素子等に使用される高速の電界効
果トランジスタ（ＦＥＴ）に関し、特に構造に特徴を有
するＦＥＴに関するものである。

〔従来の技術〕

従来、この種の高周波用ＦＥＴのゲート電極部にはりセ
ス構造が採られている。このリセス構造ＦＥＴは第４図
の断面図に示される。半絶縁性ＧａＡｓ基板１上には、
エピタキシャル成長法や直接イオン注入法などにより、
ＧａＡｓバッファ層２およびＧａＡｓ活性層３が形成さ
れている。

活性層３にはさらにエツチングにより掘り込み（リセス
）が形成され、ゲート電極４がこのリセスに形成されて
いる。また、ソース電極５およびドレイン電極６は活性
層３の平坦部に形成されている。このようなリセス構造
ＦＥＴはソース電極部の寄生抵抗が低減され、高速動作
に適した素子になっている。

また、高周波特性に優れた素子として、異種接合を利用
した高電子移動度トランジスタ（ＨＥＭＴ）がある。こ
の異種接合の材料には、最近、ＡｌＧａＡｓ／ＧａＡｓ
やＡＩ！ＧａＡｓ／ＩｎＧａＡｓなどが用いられ、より
高性能なＦＥＴが開発されつつある。前者の異種接合を
利用したＨＥＭＴは第５図の断面図に示される。半絶縁
性ＧａＡｓ基板１１上には、エピタキシャル成長法によ
り、ＧａＡｓからなるバッファ層１２およびｎ−ＡＩＪ
ＧａＡｓからなる電子供給層１３が形成されている。電
子供給層１３にはさらにリセスが形成され、ゲート電極
１４がこのリセスに形成されている。また、ソース電極
１５およびドレイン電極１６は電子供給層１３の平坦部
に形成されている。このようなＨＥＭＴにおいても、リ
セス構造によってソース電極部の寄生抵抗の低減化が図
られている。

〔発明が解決しようとする課題〕

しかしながら、上記従来の高周波用の各ＦＥＴは、ゲー
ト電極部にリセス構造を採用しているため、次のような
課題が有った。つまり、リセスを形成するためのエツチ
ングにはバラツキがあり、しかも、このエツチングの制
御性はそれ程良くない。このため、ゲート電極が形成さ
れるリセス底面の深さにはバラツキが生じてしまう。ま
た、このエツチングにより形成されたりセス底面内の均
一性はそれ程良くない。この結果、完成されるＦＥＴの
特性にはバラツキか生じてしまう。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、不純物を高濃度に含む層厚の薄い高濃度薄層化層と
、この高濃度薄層化層上に形成されこの高濃度薄層化層
と同じ材料からなり不純物を低濃度に含むまたは全く含
まない表面が平坦な低濃度層と、この平坦な低濃度層上
に形成されたゲート電極およびオーミック電極と、ゲー
ト電極に自己整合的に形成された不純物を高濃度に含む
高濃度層とを備えて形成されたものである。

〔作用〕

ゲート電極はリセスエッチングを施さない平坦な低濃度
層上に形成され、ゲート電極下に形成されるチャネルの
厚さは高濃度薄層化層の厚さによって決定される。

〔実施例〕

第２図は、本発明の第１の実施例によるショットキバリ
ア形ＦＥＴ　（ＭＥＳＦＥＴ）が完成されるまでの各製
造工程におけるＦＥＴ断面である。

以下にこの製造工程について説明する。

まず、半絶縁性ＧａＡｓ半導体基板２１上に、アンドー
プＧａＡｓからなるバ・シフ７層２２゜ＧａＡｓからな
る高濃度薄層化層２３およびアンドープＧａＡｓからな
る低濃度層２４を結晶成長する（第２図（ａ）参照）。

この結晶成長はエピタキシャル成長によって行われ、分
子線エピタキシ法（ＭＢＥ）や有機金属気相成長法（Ｍ
ＯＶＰＥ）などを用いた結晶成長装置が使用される。高
濃度薄層化層２３はドナー不純物濃度が４×１０　個／
　ｃ　ｍ　３と高く、また、層厚が１００ＡＢ と薄く形成されている。また、低濃度層２４には不純物
が含まれておらず、層厚は３００Ａに形成されている。

次に、フォトリソグラフィ技術を用いて低濃度層２４上
に素子間分離のためのマスクバ９−　ンヲ形成する。そ
して、このマスクパターンを利用したメサエッチングに
より、バッファ層２２．高濃度薄層化層２３および低濃
度層２４を選択的に除去し、各素子間を電気的に分離す
る（同図（ｂ）参照）。分離後、低濃度層２４上のマス
クパターンを除去する。

次に、同様なフォトリソグラフィ技術を用いて、低濃度
層２４上に有機材料または絶縁物からなるダミーゲート
２５のパターンを形成する。そして、このダミーゲート
２５をマスクにし、イオン注入技術によって基板上にＳ
ｔイオンを高濃度に注入する。このイオン注入により、
高濃度薄層化層２３および低濃度層２４にｎ＋形の高濃
度層２６が形成される（同図（ｃ）参照）。この高濃度
層２６は、ダミーゲート２５に対して、すなわち、後述
するゲート電極３０に対して自己整合的に形成されてい
る。

次に、ダミーゲート２５を含む基板全体上に絶縁物を堆
積し、この後、ダミーゲート２５をリフトオフする。こ
の結果、ダミーゲート２５の跡に反転パターンを有する
絶縁膜２７が形成される（同図（ｄ）参照）。この後、
タングステン・ハロゲンランプを光源に用いて、９００
℃の温度下で短時間（２秒間）のアニール処理を施し、
注入されたＳｔイオンの活性化を行う。

次に、フォトリソグラフィ技術により、絶縁膜２７上に
オーミック電極パターンを形成し、ソースおよびドレイ
ン電極に位置する絶縁膜２７を選択的に除去し、高濃度
層２６を部分的に露出させる。そして、露出した高濃度
層２６および電極パターン上に金属を蒸着し、蒸着後、
電極パターンをリフトオフする。引き続いて合金化処理
を施し、蒸着した金属と高濃度層２６とのオーミック接
触を取る。この結果、ソース電極２８およびドレイン電
極２９が形成される（同図（ｅ）参照）。

次に、同様なフォトリソグラフィ技術により基板表面に
ゲート電極パターンを形成し、さらに、この電極パター
ン上に金属を蒸着する。そして、蒸着後、ゲート電極パ
ターンをリフトオフし、ゲート電極３０を形成する。

以上の各製造工程を経ることにより、第１図に示される
構造のＭＥＳＦＥＴか完成される。

このような構造において、ソース電極２８およびドレイ
ン電極２９間の電流の通り道であるチャネルは、不純物
が高濃度に含まれたｎ形の高濃度薄層化層２３に形成さ
れる。従って、チャネル厚は高濃度薄層化層２３の厚さ
に比例し、薄く形成される。しかも、本実施例によるＦ
ＥＴはゲート部がリセス構造ではなく、ブレーナ構造に
なっており、ゲート電極３０はリセスエッチングを施さ
ない平坦な低濃度層２４上に形成されている。従って、
ゲート領域部を従来のようにエツチングする必要はなく
なり、エツチングのバラツキに起因する素子特性のバラ
ツキがなくなって製造歩留まりは向上する。

また、高濃度層２６はゲート電極３０に対して自己整合
的に形成されている。このため、ゲート電極３０のショ
ットキ接合部の端部からソース電極２８およびドレイン
電極２９までの一帯が高濃度になり、ソース寄生抵抗が
十分に低減される。

従って、高周波特性に優れた素子が得られる。また、高
濃度層２６は短時間でアニール処理されるため、高濃度
層２６から他の層への不純物の拡散は少ない。

また、チャネルが形成される活性層は高濃度薄層化して
いるため、ＦＥＴで問題となる短チヤネル効果は少なく
、ゲート長を短縮していっても素子特性は劣化しない。

また、活性層である高濃度薄層化層２３上に不純物が含
まれていない低濃度層２４を設け、この低濃度層２４上
にゲート電極３０を形成しているため、ショットキ特性
は劣化しない。また、ＦＥＴの各層はＧａＡｓを同一材
料として形成されているため、各層の界面での構成原子
の拡散といった問題もなく、制御性の良い層が得られる
。

第３図は、本発明の第２の実施例によるＭＥＳＦＥＴの
断面を示している。本実施例によるＭＥＳＦＥＴはゲー
ト電極の形状が上記の第１の実施例と相違しており、そ
の製造方法は以下のようである。

まず、半絶縁性のＧａＡｓ半導体基板３１上にＧａＡｓ
からなるバッファ層３２をエピタキシャル成長する。次
に、不純物を高濃度に含む層厚の薄い高濃度薄層化層３
３をバッファ層３２上にエピタキシャル成長する。引き
続いて、この高濃度薄層化層３３と同じＧａＡｓ材料か
らなり、不純物を低濃度に含む、表面が平坦な低濃度層
３４を高濃度薄層化層３３上にエピタキシャル成長する
。

次に、フォトリングラフィ技術を用いて、低濃度層３４
の平坦な表面上にゲート電極３５を形成する。そして、
このゲート電極３５をマスクとするイオン注入法により
、ゲート電極３５に対して自己整合的に高濃度層３６を
形成する。この後、この高濃度層３６を短時間でアニー
ル処理する。そして、フすトリソグラフィ技術を用いて
この高濃度層３６上にソース電極３７およびドレイン電
極３８を形成する。

本実施例によるＦＥＴも、平坦な低濃度層３４上にゲー
ト電極３５が形成され、リセス・エツチングに起因する
従来の問題は生じない。その他、上記第１の実施例と同
様な効果を奏する。

〔発明の効果〕

以上説明したように本発明によれば、ゲート電極はリセ
スエッチングを施さない平坦な低濃度層上に形成され、
ゲート電極下に形成されるチャネルの厚さは高濃度薄層
化層の厚さによって決定される。

このため、従来のように、リセス・エツチングのバラツ
キに基づいて素子特性がバラツクといったことがなくな
り、製造歩留まりは向上する。しかも、ＦＥＴの各層は
同一材料で形成されているため、簡素な構造でかつ制御
性の良い層が得られる。また、高濃度層はゲート電極に
対して自己整合的に形成されているため、ソース寄生抵
抗が小さくなる。

従って、本発明によれば高性能なＦＥＴが再現性、制御
性良く得られるため、ＭＭＩＣ（マイクロ波モノリシッ
クＩＣ）などの基本素子として利用すると効果的である
。

【図面の簡単な説明】

第１図は本発明の第１の実施例によるＭＥＳＦＥＴの構
造を示す断面図、第２図は第１図に示されたＭＥＳＦＥ
Ｔか製造されるまでの各工程におけるＦＥＴ断面図、第
３図は本発明の第２の実施例によるＭＥＳＦＥＴの構造
を示す断面図、第４図はりセス構造を採用した従来のＭ
　Ｅ　Ｓ　Ｆ　Ｅ　Ｔの構造を示す断面図、第５図はリ
セス構造を採用した従来のＨＥＭＴの構造を示す断面図
である。 ２１・・・半絶縁性半導体基板（ＧａＡｓ）、２２・・
・バッファ層（アンドープＧａＡｓ）、２３・・・高濃
度薄層化層（ＧａＡｓ）　、２４・・・低濃度層（アン
ドープＧａＡｓ）、２６・・高濃度層、２７・・・絶縁
膜、２８・・ソース電極、２９・・・ドレイン電極、３
０・・・ゲート電極。 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　塩　　　１）　　辰　　　也兜１尖光例の断面 第１　図 第１突庸例の製造工程 第２図 第２失施例の断面 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 不純物を高濃度に含む層厚の薄い高濃度薄層化層と、こ
   の高濃度薄層化層上に形成されこの高濃度薄層化層と同
   じ材料からなり不純物を低濃度に含むまたは全く含まな
   い表面が平坦な低濃度層と、この平坦な低濃度層上に形
   成されたゲート電極およびオーミック電極と、前記ゲー
   ト電極に自己整合的に形成された不純物を高濃度に含む
   高濃度層とを備えて形成された電界効果トランジスタ。