JPH07254614A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH07254614A JPH07254614A JP4344494A JP4344494A JPH07254614A JP H07254614 A JPH07254614 A JP H07254614A JP 4344494 A JP4344494 A JP 4344494A JP 4344494 A JP4344494 A JP 4344494A JP H07254614 A JPH07254614 A JP H07254614A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- concentration
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】GaAsなどの化合物を使用するＭＥＳＦＥＴの改
善に関する。 【構成】絶縁性基板１１上に、化合物半導体層１４に比
して高濃度の不純物を有する高濃度化合物半導体層１２
が逆メサ形状に形成され、前記高濃度化合物半導体層１
２上にソース・ドレイン電極１６，１７が形成されてオ
ーミック接続され、前記高濃度化合物半導体層１２間の
前記絶縁性基板１１上に、動作層である化合物半導体層
１４が形成され、前記化合物半導体層１４上にゲート電
極１５が形成されてショットキー接続されてなること。
善に関する。 【構成】絶縁性基板１１上に、化合物半導体層１４に比
して高濃度の不純物を有する高濃度化合物半導体層１２
が逆メサ形状に形成され、前記高濃度化合物半導体層１
２上にソース・ドレイン電極１６，１７が形成されてオ
ーミック接続され、前記高濃度化合物半導体層１２間の
前記絶縁性基板１１上に、動作層である化合物半導体層
１４が形成され、前記化合物半導体層１４上にゲート電
極１５が形成されてショットキー接続されてなること。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体装置に関
し、より詳しくは、GaAsなどの化合物を使用するＭＥＳ
ＦＥＴ（Metal Semiconductor ＦＥＴ）などのような電
界効果型トランジスタの改善に関する。一般に、GaAsを
用いる電界効果トランジスタは、高速、高周波特性に優
れたデバイスとして注目されており、近年、特にマイク
ロ波通信の分野で広く利用されるようになり携帯電話な
どの移動体通信の分野にも使用されている。
し、より詳しくは、GaAsなどの化合物を使用するＭＥＳ
ＦＥＴ（Metal Semiconductor ＦＥＴ）などのような電
界効果型トランジスタの改善に関する。一般に、GaAsを
用いる電界効果トランジスタは、高速、高周波特性に優
れたデバイスとして注目されており、近年、特にマイク
ロ波通信の分野で広く利用されるようになり携帯電話な
どの移動体通信の分野にも使用されている。
【０００２】そこで、移動体通信のようにデバイスに供
給される電力の制限が厳しい使用条件では、バイアス電
力の低電力化が求められている。
給される電力の制限が厳しい使用条件では、バイアス電
力の低電力化が求められている。
【０００３】
【従来の技術】以下で従来の半導体装置について説明す
る。従来例に係る半導体装置は、図６に示すようなＭＥ
ＳＦＥＴである。従来例に係るＭＥＳＦＥＴは、一般に
図６（ａ）に示すように、GaAsなどからなる半絶縁性基
板４１上にｎ型の不純物が導入されたGaAsからなる動作
層４２が形成され、該動作層４２上にアルミなどの金属
からなるゲート電極４４が形成され、その両脇の領域の
動作層４２の表層にオーミックコンタクトをとるための
不純物拡散層４３が形成され、不純物拡散層４３上にド
レイン電極４５，ソース電極４６がそれぞれ形成されて
なる。
る。従来例に係る半導体装置は、図６に示すようなＭＥ
ＳＦＥＴである。従来例に係るＭＥＳＦＥＴは、一般に
図６（ａ）に示すように、GaAsなどからなる半絶縁性基
板４１上にｎ型の不純物が導入されたGaAsからなる動作
層４２が形成され、該動作層４２上にアルミなどの金属
からなるゲート電極４４が形成され、その両脇の領域の
動作層４２の表層にオーミックコンタクトをとるための
不純物拡散層４３が形成され、不純物拡散層４３上にド
レイン電極４５，ソース電極４６がそれぞれ形成されて
なる。
【０００４】また、図６（ｂ）に示すように、半絶縁性
基板４７上にｎ型のGaAsからなる動作層４８が形成さ
れ、該動作層４８上にゲート電極５０が形成され、その
両脇の領域の動作層４８上にオーミックコンタクトをと
るための高濃度層４９が形成され、高濃度層４９上にド
レイン電極５１，ソース電極５２がそれぞれ形成されて
なるような構造のＭＥＳＦＥＴもある。
基板４７上にｎ型のGaAsからなる動作層４８が形成さ
れ、該動作層４８上にゲート電極５０が形成され、その
両脇の領域の動作層４８上にオーミックコンタクトをと
るための高濃度層４９が形成され、高濃度層４９上にド
レイン電極５１，ソース電極５２がそれぞれ形成されて
なるような構造のＭＥＳＦＥＴもある。
【０００５】上記のような電界効果トランジスタを低電
圧で動作する場合、ドレイン電流が飽和するドレイン電
圧（Knee電圧）を小さくする必要があるので、これを小
さくするためにソース／ドレイン電極のオーミック接触
抵抗を小さくしている。例えば図６（ａ）の場合、ソー
ス・ドレイン電極４５，４６の直下の動作層４２にイオ
ン注入を行うことにより、ｎ型不純物を高濃度にして、
オーミック接触抵抗を小さくしている。また、図６
（ｂ）の場合はエピタキシャル成長時に動作層４８の上
部に高濃度のｎ型不純物からなる高濃度層４８を成長
し、後にソース・ドレイン電極５１，５２のオーミック
領域のみ、選択的に残存させ、これらのオーミック接触
抵抗を小さくしている。
圧で動作する場合、ドレイン電流が飽和するドレイン電
圧（Knee電圧）を小さくする必要があるので、これを小
さくするためにソース／ドレイン電極のオーミック接触
抵抗を小さくしている。例えば図６（ａ）の場合、ソー
ス・ドレイン電極４５，４６の直下の動作層４２にイオ
ン注入を行うことにより、ｎ型不純物を高濃度にして、
オーミック接触抵抗を小さくしている。また、図６
（ｂ）の場合はエピタキシャル成長時に動作層４８の上
部に高濃度のｎ型不純物からなる高濃度層４８を成長
し、後にソース・ドレイン電極５１，５２のオーミック
領域のみ、選択的に残存させ、これらのオーミック接触
抵抗を小さくしている。
【０００６】
【発明が解決しようとする課題】上記のような化合物半
導体装置においてKnee電圧をさらに小さくして低電圧動
作を図るためには、ソース・ドレイン間の抵抗をより小
さくする必要がある。このためには、ソース・ドレイン
間の間隔をより狭くして、動作層４２，４８の抵抗を小
さくする必要がある。ところが、こうすると同時にゲー
ト電極とドレイン電極との間の間隔も狭くなるために、
この間に図６（ａ），（ｂ）に示すようにゲート電極と
ドレイン電極との間に電界が集中してブレイクダウンを
生じやすくなり、ゲート耐圧が低下し、ゲート電流の増
加による出力の低下、ひいては当該装置の信頼度の低下
という問題が発生する。
導体装置においてKnee電圧をさらに小さくして低電圧動
作を図るためには、ソース・ドレイン間の抵抗をより小
さくする必要がある。このためには、ソース・ドレイン
間の間隔をより狭くして、動作層４２，４８の抵抗を小
さくする必要がある。ところが、こうすると同時にゲー
ト電極とドレイン電極との間の間隔も狭くなるために、
この間に図６（ａ），（ｂ）に示すようにゲート電極と
ドレイン電極との間に電界が集中してブレイクダウンを
生じやすくなり、ゲート耐圧が低下し、ゲート電流の増
加による出力の低下、ひいては当該装置の信頼度の低下
という問題が発生する。
【０００７】本発明はこのような事情に鑑みてなされた
ものであって、ゲート耐圧の低下を抑止しつつKnee電圧
を低下させて安定な低電圧動作が可能となる化合物半導
体装置を提供することを目的とする。
ものであって、ゲート耐圧の低下を抑止しつつKnee電圧
を低下させて安定な低電圧動作が可能となる化合物半導
体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記した課題は、図１に
例示するような絶縁性基板１１上に、化合物半導体層１
４に比して高濃度の不純物を有する高濃度化合物半導体
層１２が逆メサ形状に形成され、前記高濃度化合物半導
体層１２上にソース・ドレイン電極１６，１７が形成さ
れてオーミック接続され、前記高濃度化合物半導体層１
２間の前記絶縁性基板１１上に、動作層を構成する化合
物半導体層１４が形成され、前記化合物半導体層１４上
にゲート電極１５が形成されてショットキー接続されて
なることによって解決する。
例示するような絶縁性基板１１上に、化合物半導体層１
４に比して高濃度の不純物を有する高濃度化合物半導体
層１２が逆メサ形状に形成され、前記高濃度化合物半導
体層１２上にソース・ドレイン電極１６，１７が形成さ
れてオーミック接続され、前記高濃度化合物半導体層１
２間の前記絶縁性基板１１上に、動作層を構成する化合
物半導体層１４が形成され、前記化合物半導体層１４上
にゲート電極１５が形成されてショットキー接続されて
なることによって解決する。
【０００９】
【作 用】本発明によれば、図１に例示するように、絶
縁性基板１１上に、化合物半導体層１４に比して高濃度
の不純物を有する高濃度化合物半導体層１２が逆メサ形
状に形成され、高濃度化合物半導体層１２上にソース・
ドレイン電極１６，１７が形成されてオーミック接続さ
れ、高濃度化合物半導体層１２間の絶縁性基板１１上
に、動作層を構成する化合物半導体層１４が形成されて
いる。
縁性基板１１上に、化合物半導体層１４に比して高濃度
の不純物を有する高濃度化合物半導体層１２が逆メサ形
状に形成され、高濃度化合物半導体層１２上にソース・
ドレイン電極１６，１７が形成されてオーミック接続さ
れ、高濃度化合物半導体層１２間の絶縁性基板１１上
に、動作層を構成する化合物半導体層１４が形成されて
いる。
【００１０】このため、高濃度化合物半導体層１２が逆
メサ形状になっており、絶縁性基板１１から上方にいく
につれて、ソース／ドレイン間の実質上の間隔が徐々に
広くなる。このため、図１に示すように電荷などが通過
する動作層である化合物半導体層１４の下層ではソース
・ドレイン間の間隔は狭くなって、電荷などが通過する
動作層の抵抗は小さくなる。
メサ形状になっており、絶縁性基板１１から上方にいく
につれて、ソース／ドレイン間の実質上の間隔が徐々に
広くなる。このため、図１に示すように電荷などが通過
する動作層である化合物半導体層１４の下層ではソース
・ドレイン間の間隔は狭くなって、電荷などが通過する
動作層の抵抗は小さくなる。
【００１１】さらに、ゲート電極とドレインとの実質的
な間隔は、化合物半導体層１４の上層部なので、この間
の間隔は狭くはならず、従って電界が集中してブレイク
ダウンを生じないので、ゲート耐圧の低下を防ぐことが
可能になる。また、動作層たる化合物半導体層１４内に
電界が集中しやすくなるために、低い印加電圧で動作層
内のキャリア速度が飽和する電界強度を得ることが出来
る。この結果、従来構造の電界効果トランジスタに比較
してKnee電圧を小さくすることが出来、より低電圧での
安定なる動作が可能になる。
な間隔は、化合物半導体層１４の上層部なので、この間
の間隔は狭くはならず、従って電界が集中してブレイク
ダウンを生じないので、ゲート耐圧の低下を防ぐことが
可能になる。また、動作層たる化合物半導体層１４内に
電界が集中しやすくなるために、低い印加電圧で動作層
内のキャリア速度が飽和する電界強度を得ることが出来
る。この結果、従来構造の電界効果トランジスタに比較
してKnee電圧を小さくすることが出来、より低電圧での
安定なる動作が可能になる。
【００１２】
（１）第１の実施例 以下で、本発明の第１の実施例に係る化合物半導体装置
について図面を参照しながら説明する。最初に、本発明
の第１の実施例に係る化合物半導体装置の製造方法につ
いて説明する。
について図面を参照しながら説明する。最初に、本発明
の第１の実施例に係る化合物半導体装置の製造方法につ
いて説明する。
【００１３】まず、図１（ａ）に示すように半絶縁性の
GaAs基板１１上にSi濃度が１．０×１０18cm -3 である
ｎ+ GaAs層１２を2000Å成長させる。その上に膜厚300
ÅのSiO2膜を形成し、ポジレジスト塗布後、動作層とな
る領域を開口し、後にソース・ドレインが形成される領
域に残るように、SiO2膜１３をフッ酸水溶液で選択エッ
チング・除去する。その後、SiO2膜１３をマスクにして
ｎ+ GaAs層を 011 の方向からガスCCl2F2／Heを流量４
０SCCM／７０SCCMで，圧力２Ｐａ，ＲＦパワー５０Ｗの
条件下で、形状が逆メサ状になるようにドライエッチン
グする。
GaAs基板１１上にSi濃度が１．０×１０18cm -3 である
ｎ+ GaAs層１２を2000Å成長させる。その上に膜厚300
ÅのSiO2膜を形成し、ポジレジスト塗布後、動作層とな
る領域を開口し、後にソース・ドレインが形成される領
域に残るように、SiO2膜１３をフッ酸水溶液で選択エッ
チング・除去する。その後、SiO2膜１３をマスクにして
ｎ+ GaAs層を 011 の方向からガスCCl2F2／Heを流量４
０SCCM／７０SCCMで，圧力２Ｐａ，ＲＦパワー５０Ｗの
条件下で、形状が逆メサ状になるようにドライエッチン
グする。
【００１４】次に、図１（ｂ）に示すように、SiO2膜１
３をマスクにして、Si濃度２．０×１０17cm-3のｎ−Ga
As層１４をｎ+ GaAs層１２間の半絶縁性のGaAs基板１１
上に1500Å選択成長する。次いで、SiO2膜１３をフッ酸
水溶液によりエッチング・除去したのち、ポジレジスト
を塗布、ゲート電極が形成される領域を開口し、アルミ
ニウムを２０００Å程度蒸着してゲート電極１５を形成
する。
３をマスクにして、Si濃度２．０×１０17cm-3のｎ−Ga
As層１４をｎ+ GaAs層１２間の半絶縁性のGaAs基板１１
上に1500Å選択成長する。次いで、SiO2膜１３をフッ酸
水溶液によりエッチング・除去したのち、ポジレジスト
を塗布、ゲート電極が形成される領域を開口し、アルミ
ニウムを２０００Å程度蒸着してゲート電極１５を形成
する。
【００１５】その後、ポジレジストを剥離したのちに、
再度ポジレジストを塗布して、ソース・ドレイン電極部
を開口したのち、AuGe/Au を５００Å／２０００Å蒸着
してソース・ドレイン電極１６，１７を形成する。以上
により図１（ｃ）に示すような、本発明の第１の実施例
に係る化合物半導体装置が完成する。
再度ポジレジストを塗布して、ソース・ドレイン電極部
を開口したのち、AuGe/Au を５００Å／２０００Å蒸着
してソース・ドレイン電極１６，１７を形成する。以上
により図１（ｃ）に示すような、本発明の第１の実施例
に係る化合物半導体装置が完成する。
【００１６】本実施例に係る化合物半導体装置によれ
ば、電荷はソース電極１７→ｎ+ GaAs層１２→ｎ−GaAs
層１４の下層→ｎ+ GaAs層１２→ドレイン電極１６なる
経路で通過するが、図１（ｃ）に示すようにｎ+ GaAs層
１２が逆メサ状に形成され、その間にｎ−GaAs層１４が
形成されているので、電荷が実際に通過するｎ−GaAs層
１４の下層の間隔は狭くなって、その間の抵抗は小さく
なる。
ば、電荷はソース電極１７→ｎ+ GaAs層１２→ｎ−GaAs
層１４の下層→ｎ+ GaAs層１２→ドレイン電極１６なる
経路で通過するが、図１（ｃ）に示すようにｎ+ GaAs層
１２が逆メサ状に形成され、その間にｎ−GaAs層１４が
形成されているので、電荷が実際に通過するｎ−GaAs層
１４の下層の間隔は狭くなって、その間の抵抗は小さく
なる。
【００１７】さらに、このとき従来の化合物半導体装置
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンを生じない
ので、ゲート耐圧の低下を防ぎ、ひいては、当該装置の
安定な動作を実現することが可能になる。また、動作層
であるｎ−GaAs層１４内に電界が局所的に集中するため
に、低い印加電圧でｎ−GaAs層１４内のキャリア速度が
飽和するに十分な電界強度を得ることが出来る。
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンを生じない
ので、ゲート耐圧の低下を防ぎ、ひいては、当該装置の
安定な動作を実現することが可能になる。また、動作層
であるｎ−GaAs層１４内に電界が局所的に集中するため
に、低い印加電圧でｎ−GaAs層１４内のキャリア速度が
飽和するに十分な電界強度を得ることが出来る。
【００１８】この結果、従来構造の電界効果トランジス
タに比較してKnee電圧を小さくすることが出来、より低
電圧での安定なる動作が可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る化合物半導体装置
について説明する。なお、第１の実施例と共通する事項
については、重複を避けるため説明を省略する。
タに比較してKnee電圧を小さくすることが出来、より低
電圧での安定なる動作が可能になる。 （２）第２の実施例 以下で、本発明の第２の実施例に係る化合物半導体装置
について説明する。なお、第１の実施例と共通する事項
については、重複を避けるため説明を省略する。
【００１９】最初に、本発明の第２の実施例に係る化合
物半導体装置の製造方法について説明する。まず、図２
（ａ）に示すように、第１の実施例と同様の工程で、半
絶縁性のGaAs基板２１上に、逆メサ形状のSi濃度が１．
０×１０18cm -3 であるｎ+ GaAs層２２を2000Å形成
し、その上に膜厚300 ÅのSiO2膜２３を選択形成する。
物半導体装置の製造方法について説明する。まず、図２
（ａ）に示すように、第１の実施例と同様の工程で、半
絶縁性のGaAs基板２１上に、逆メサ形状のSi濃度が１．
０×１０18cm -3 であるｎ+ GaAs層２２を2000Å形成
し、その上に膜厚300 ÅのSiO2膜２３を選択形成する。
【００２０】次に、図２（ｂ）に示すように、SiO2膜２
３をマスクにして、Si濃度５．０×１０17cm-3のｎ−Ga
As層２４をｎ+ GaAs層２２間の半絶縁性のGaAs基板２１
上に600 Å選択成長する。次いで、図２（ｃ）に示すよ
うに、ｎ−GaAs層２４上にSi濃度１．０×１０16cm -3
のｎ- GaAs層２５を1000Å選択成長する。
３をマスクにして、Si濃度５．０×１０17cm-3のｎ−Ga
As層２４をｎ+ GaAs層２２間の半絶縁性のGaAs基板２１
上に600 Å選択成長する。次いで、図２（ｃ）に示すよ
うに、ｎ−GaAs層２４上にSi濃度１．０×１０16cm -3
のｎ- GaAs層２５を1000Å選択成長する。
【００２１】その後、SiO2膜１３をフッ酸水溶液により
エッチング・除去したのち、不図示のポジレジストを塗
布、ゲート電極が形成される領域を開口し、アルミニウ
ムを２０００Å程度蒸着してゲート電極２６を形成す
る。その後、第１の実施例と同様にして不図示のポジレ
ジストを剥離したのちに、再度ポジレジストを塗布し
て、ソース・ドレイン電極部を開口したのち、AuGe/Au
を５００／２０００Å蒸着してソース・ドレイン電極２
７，２８を形成する。
エッチング・除去したのち、不図示のポジレジストを塗
布、ゲート電極が形成される領域を開口し、アルミニウ
ムを２０００Å程度蒸着してゲート電極２６を形成す
る。その後、第１の実施例と同様にして不図示のポジレ
ジストを剥離したのちに、再度ポジレジストを塗布し
て、ソース・ドレイン電極部を開口したのち、AuGe/Au
を５００／２０００Å蒸着してソース・ドレイン電極２
７，２８を形成する。
【００２２】以上により図３に示すような、本発明の第
２の実施例に係る化合物半導体装置が完成する。本実施
例に係る化合物半導体装置によれば、電荷はソース電極
２８→ｎ+ GaAs層２２→ｎ−GaAs層２４→ｎ+ GaAs層２
２→ドレイン電極２７なる経路で通過するが、図１
（ｃ）に示すようにｎ+ GaAs層２２が逆メサ状に形成さ
れ、その間にｎ−GaAs層２４が形成されているので、電
荷が通過するｎ−GaAs層１４の間隔は狭くなって、その
間の抵抗は小さくなる。
２の実施例に係る化合物半導体装置が完成する。本実施
例に係る化合物半導体装置によれば、電荷はソース電極
２８→ｎ+ GaAs層２２→ｎ−GaAs層２４→ｎ+ GaAs層２
２→ドレイン電極２７なる経路で通過するが、図１
（ｃ）に示すようにｎ+ GaAs層２２が逆メサ状に形成さ
れ、その間にｎ−GaAs層２４が形成されているので、電
荷が通過するｎ−GaAs層１４の間隔は狭くなって、その
間の抵抗は小さくなる。
【００２３】さらに、このとき従来の化合物半導体装置
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンをほぼ確実
に生じないので、ゲート耐圧の低下を防ぐことが可能に
なる。また、本実施例では第１の実施例と異なり、電界
が集中しやすいゲート電極２６とドレイン電極２８の間
の箇所に低濃度のｎ- GaAs層２５が形成されているの
で、ゲート電極２６とドレイン電極２８の間の電界を緩
和することができ、第１の実施例に比して確実にブレイ
クダウンの発生とゲート耐圧の低下を防ぐことが可能に
なる。
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンをほぼ確実
に生じないので、ゲート耐圧の低下を防ぐことが可能に
なる。また、本実施例では第１の実施例と異なり、電界
が集中しやすいゲート電極２６とドレイン電極２８の間
の箇所に低濃度のｎ- GaAs層２５が形成されているの
で、ゲート電極２６とドレイン電極２８の間の電界を緩
和することができ、第１の実施例に比して確実にブレイ
クダウンの発生とゲート耐圧の低下を防ぐことが可能に
なる。
【００２４】さらに、第１の実施例と同様に動作層たる
ｎ−GaAs層２４内に電界が局所的に集中するために、低
い印加電圧で動作層内のキャリア速度が飽和するに十分
な電界強度を得ることが出来る。この結果、従来構造の
電界効果トランジスタに比較してKnee電圧を小さくする
ことが出来、より低電圧での安定なる動作が可能にな
る。
ｎ−GaAs層２４内に電界が局所的に集中するために、低
い印加電圧で動作層内のキャリア速度が飽和するに十分
な電界強度を得ることが出来る。この結果、従来構造の
電界効果トランジスタに比較してKnee電圧を小さくする
ことが出来、より低電圧での安定なる動作が可能にな
る。
【００２５】（３）第３の実施例 以下で、本発明の第３の実施例に係る化合物半導体装置
について説明する。なお、第１の実施例と共通する事項
については、重複を避けるため説明を省略する。最初
に、本発明の第３の実施例に係る化合物半導体装置の製
造方法について説明する。
について説明する。なお、第１の実施例と共通する事項
については、重複を避けるため説明を省略する。最初
に、本発明の第３の実施例に係る化合物半導体装置の製
造方法について説明する。
【００２６】まず、図４（ａ）に示すように、第１．第
２の実施例と同様の工程で、半絶縁性のGaAs基板３１上
に、逆メサ形状のSi濃度が１．０×１０18cm -3 である
ｎ+GaAs層３２を2000Å形成し、その上に膜厚300 ÅのS
iO2膜３３を選択形成する。次に、図４（ｂ）に示すよ
うに、ソース・ドレイン領域にあるSiO2膜３３をマスク
にして、ノンドープのGaAs層３４をｎ+ GaAs層３２間の
半絶縁性のGaAs基板３１上に400 Å選択成長する。
２の実施例と同様の工程で、半絶縁性のGaAs基板３１上
に、逆メサ形状のSi濃度が１．０×１０18cm -3 である
ｎ+GaAs層３２を2000Å形成し、その上に膜厚300 ÅのS
iO2膜３３を選択形成する。次に、図４（ｂ）に示すよ
うに、ソース・ドレイン領域にあるSiO2膜３３をマスク
にして、ノンドープのGaAs層３４をｎ+ GaAs層３２間の
半絶縁性のGaAs基板３１上に400 Å選択成長する。
【００２７】次いで、図２（ｃ）に示すように、GaAs層
３４上にSi濃度３．０×１０18cm-3のAlGaAs層３５を60
0 Å選択成長する。その後、第２の実施例と同様にし
て、SiO2膜３３をフッ酸水溶液でエッチング・除去した
のち、ポジレジストを塗布、ゲート電極が形成される領
域を開口し、アルミニウムを２０００Å程度蒸着してゲ
ート電極２６を形成する。
３４上にSi濃度３．０×１０18cm-3のAlGaAs層３５を60
0 Å選択成長する。その後、第２の実施例と同様にし
て、SiO2膜３３をフッ酸水溶液でエッチング・除去した
のち、ポジレジストを塗布、ゲート電極が形成される領
域を開口し、アルミニウムを２０００Å程度蒸着してゲ
ート電極２６を形成する。
【００２８】その後、ポジレジストを剥離したのちに、
再度ポジレジストを塗布して、ソース・ドレイン電極部
を開口したのち、AuGe/Au を５００／２０００Å蒸着し
てソース・ドレイン電極３７，３８を形成する。以上に
より図５に示すような、本発明の第３の実施例に係る化
合物半導体装置であるＨＥＭＴ（High Electron Mobili
ty Transistor ）が完成する。
再度ポジレジストを塗布して、ソース・ドレイン電極部
を開口したのち、AuGe/Au を５００／２０００Å蒸着し
てソース・ドレイン電極３７，３８を形成する。以上に
より図５に示すような、本発明の第３の実施例に係る化
合物半導体装置であるＨＥＭＴ（High Electron Mobili
ty Transistor ）が完成する。
【００２９】本実施例に係る化合物半導体装置によれ
ば、電荷はソース電極３８→ｎ+ GaAs層３２→GaAs層３
４表層に形成される不図示の２次元電子ガス→ｎ+ GaAs
層３２→ドレイン電極３７なる経路で通過するが、第
１，第２の実施例と同様に、図１（ｃ）に示すようにｎ
+ GaAs層３２が逆メサ状に形成され、その間にGaAs層３
４が形成されているので、電荷が通過するGaAs層３４表
層の２次元電子ガスのソース・ドレイン間の間隔は狭く
なって、その間の抵抗は小さくなる。
ば、電荷はソース電極３８→ｎ+ GaAs層３２→GaAs層３
４表層に形成される不図示の２次元電子ガス→ｎ+ GaAs
層３２→ドレイン電極３７なる経路で通過するが、第
１，第２の実施例と同様に、図１（ｃ）に示すようにｎ
+ GaAs層３２が逆メサ状に形成され、その間にGaAs層３
４が形成されているので、電荷が通過するGaAs層３４表
層の２次元電子ガスのソース・ドレイン間の間隔は狭く
なって、その間の抵抗は小さくなる。
【００３０】さらに、このとき従来の化合物半導体装置
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンが生じるこ
とを極力抑止でき、ゲート耐圧の低下を防ぐことが可能
になる。また、第１，第２の実施例と同様に動作層内で
電界が局所的に集中するために、低い印加電圧で動作層
内のキャリア速度が飽和するに十分な電界強度を得るこ
とが出来る。
のように、ゲート電極とドレインとの間隔は狭くなら
ず、この間に電界が集中してブレイクダウンが生じるこ
とを極力抑止でき、ゲート耐圧の低下を防ぐことが可能
になる。また、第１，第２の実施例と同様に動作層内で
電界が局所的に集中するために、低い印加電圧で動作層
内のキャリア速度が飽和するに十分な電界強度を得るこ
とが出来る。
【００３１】この結果、従来構造の電界効果トランジス
タに比較してKnee電圧を小さくすることが出来、より低
電圧での安定なる動作が可能になる。なお、上記の実施
例において、ｎ型の不純物を各化合物半導体層に導入し
たが、本発明はこれに限らず、例えばｐ型の不純物を導
入しても、同様の効果を奏する。
タに比較してKnee電圧を小さくすることが出来、より低
電圧での安定なる動作が可能になる。なお、上記の実施
例において、ｎ型の不純物を各化合物半導体層に導入し
たが、本発明はこれに限らず、例えばｐ型の不純物を導
入しても、同様の効果を奏する。
【００３２】
【発明の効果】以上述べたように本発明によれば、絶縁
性基板上に高濃度化合物半導体層が逆メサ形状に形成さ
れ、高濃度化合物半導体層間の絶縁性基板上に、動作層
を構成する化合物半導体層が形成されている。このた
め、高濃度化合物半導体層が逆メサ形状になっているた
め、ソース・ドレイン間の間隔が狭くなると同時にゲー
ト電極とドレインとの間隔も狭くならず、この間に電界
が集中してブレイクダウンを生じないので、電荷などが
通過する動作層の抵抗は小さくなり、かつゲート耐圧の
低下を防ぐことが可能になる。
性基板上に高濃度化合物半導体層が逆メサ形状に形成さ
れ、高濃度化合物半導体層間の絶縁性基板上に、動作層
を構成する化合物半導体層が形成されている。このた
め、高濃度化合物半導体層が逆メサ形状になっているた
め、ソース・ドレイン間の間隔が狭くなると同時にゲー
ト電極とドレインとの間隔も狭くならず、この間に電界
が集中してブレイクダウンを生じないので、電荷などが
通過する動作層の抵抗は小さくなり、かつゲート耐圧の
低下を防ぐことが可能になる。
【００３３】また、低い印加電圧で動作層たる化合物半
導体層内のキャリア速度が飽和する電界強度を得ること
が出来、当該装置のより低電圧での安定な動作が可能に
なる。
導体層内のキャリア速度が飽和する電界強度を得ること
が出来、当該装置のより低電圧での安定な動作が可能に
なる。
【図１】本発明の第１の実施例に係る化合物半導体装置
の製造方法を説明する断面図である。
の製造方法を説明する断面図である。
【図２】本発明の第２の実施例に係る化合物半導体装置
の製造方法を説明する断面図である。
の製造方法を説明する断面図である。
【図３】本発明の第２の実施例に係る化合物半導体装置
の構造を説明する断面図である。
の構造を説明する断面図である。
【図４】本発明の第３の実施例に係る化合物半導体装置
の製造方法を説明する断面図である。
の製造方法を説明する断面図である。
【図５】本発明の第３の実施例に係る化合物半導体装置
の構造を説明する断面図である。
の構造を説明する断面図である。
【図６】従来例に係る化合物半導体装置の構造を説明す
る断面図である。
る断面図である。
１１，２１，３１ GaAs基板（絶縁性基板） １２，２２，３２ ｎ+ GaAs層（高濃度化合物半導体
層） １３，２３，３３ SiO2膜 １４，２４，３４ ｎ−GaAs層（化合物半導体層） １５，２６，３６ ゲート電極 １６，２７，３７ ソース電極 １７，２８，３８ ドレイン電極 ２５ ｎ- GaAs層（低濃度化合物半導体層） ３４ GaAs層（化合物半導体層） ３５ AlGaAs層（金属化合物半導体層）
層） １３，２３，３３ SiO2膜 １４，２４，３４ ｎ−GaAs層（化合物半導体層） １５，２６，３６ ゲート電極 １６，２７，３７ ソース電極 １７，２８，３８ ドレイン電極 ２５ ｎ- GaAs層（低濃度化合物半導体層） ３４ GaAs層（化合物半導体層） ３５ AlGaAs層（金属化合物半導体層）
Claims (4)
- 【請求項１】 絶縁性基板（１１）上に、化合物半導体
層（１４）に比して高濃度の不純物を有する高濃度化合
物半導体層（１２）が逆メサ形状に形成され、 前記高濃度化合物半導体層（１２）上にソース・ドレイ
ン電極（１６，１７）が形成されてオーミック接続さ
れ、 前記高濃度化合物半導体層（１２）間の前記絶縁性基板
（１１）上に、動作層を構成する化合物半導体層（１
４）が形成され、 前記化合物半導体層（１４）上にゲート電極（１５）が
形成されてショットキー接続されてなることを特徴とす
る化合物半導体装置。 - 【請求項２】 絶縁性基板（２１）上に、化合物半導体
層（２４）に比して高濃度の不純物を有する高濃度化合
物半導体層（２２）が逆メサ形状に形成され、 前記高濃度化合物半導体層（２２）上にソース・ドレイ
ン電極（２７，２８）が形成されてオーミック接続さ
れ、 前記高濃度化合物半導体層（２２）間の前記絶縁性基板
（１１）上に、動作層を構成する化合物半導体層（２
４）が形成され、 前記化合物半導体層（２４）の上に、該化合物半導体層
（２４）よりも低濃度の不純物を有する低濃度化合物半
導体層（２５）が形成され、 前記低濃度化合物半導体層（２５）上にゲート電極（２
６）が形成されてショットキー接続されてなることを特
徴とする化合物半導体装置。 - 【請求項３】 絶縁性基板（３１）上に、高濃度の不純
物を有する高濃度化合物半導体層（３２）が逆メサ形状
に形成され、 前記高濃度化合物半導体層（３２）上にソース・ドレイ
ン電極（３７，３８）が形成されてオーミック接続さ
れ、 前記高濃度化合物半導体層（３２）間の前記絶縁性基板
（３１）上に動作層を構成する化合物半導体層（３
４），金属化合物半導体層（３５）が順次形成され、 前記金属化合物半導体層（２５）上にゲート電極（２
６）が形成されてショットキー接続されてなることを特
徴とする化合物半導体装置。 - 【請求項４】 前記高濃度化合物半導体層がSiをドーパ
ントとするｎ+ GaAsであって、化合物半導体層がSiをド
ーパントとするｎ−GaAsであることを特徴とする請求項
１又は請求項２記載の化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344494A JPH07254614A (ja) | 1994-03-15 | 1994-03-15 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4344494A JPH07254614A (ja) | 1994-03-15 | 1994-03-15 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07254614A true JPH07254614A (ja) | 1995-10-03 |
Family
ID=12663881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4344494A Pending JPH07254614A (ja) | 1994-03-15 | 1994-03-15 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07254614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
-
1994
- 1994-03-15 JP JP4344494A patent/JPH07254614A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| US8604540B2 (en) | 2009-12-04 | 2013-12-10 | Denso Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274893B1 (en) | Compound semiconductor device and method of manufacturing the same | |
| JP2000100828A (ja) | 半導体装置及びその製造方法 | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JPH09307097A (ja) | 半導体装置 | |
| EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JP3164078B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2001185717A (ja) | 半導体装置及びその製造方法 | |
| US5905277A (en) | Field-effect transistor and method of manufacturing the same | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH06120524A (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| JPH07254614A (ja) | 化合物半導体装置 | |
| EP0833379A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3383057B2 (ja) | 半導体装置 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2005311326A (ja) | 半導体素子 | |
| JPH05235045A (ja) | 電界効果トランジスタ | |
| EP0278110B1 (en) | Heterojunction field effect transistor | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP3710613B2 (ja) | 半導体装置 | |
| JPH05283439A (ja) | 半導体装置 | |
| JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021029 |