JPH04181459A - マルチプロセッサの割込み制御方式 - Google Patents

マルチプロセッサの割込み制御方式

Info

Publication number
JPH04181459A
JPH04181459A JP31066990A JP31066990A JPH04181459A JP H04181459 A JPH04181459 A JP H04181459A JP 31066990 A JP31066990 A JP 31066990A JP 31066990 A JP31066990 A JP 31066990A JP H04181459 A JPH04181459 A JP H04181459A
Authority
JP
Japan
Prior art keywords
interrupt
processor
master processor
slave processor
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31066990A
Other languages
English (en)
Inventor
Takuma Kido
城戸 琢磨
Nobuyoshi Sato
信義 佐藤
Masahiro Ikeda
昌弘 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31066990A priority Critical patent/JPH04181459A/ja
Publication of JPH04181459A publication Critical patent/JPH04181459A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] マルチプロセッサの割込み制御方式に関し、制御不能と
なるような異常割込み発生に伴うプロセッサのシステム
ダウンを防止して、マスタプロセッサの正常動作を保証
することを目的とし、マスタプロセッサと、スレイブプ
ロセッサと、メモリとで構成されるマルチプロセッサシ
ステムにおいて、 スレイブプロセッサは、所定のデータが設定されるとマ
スタプロセッサに対し割込みを発生させる割込み要求レ
ジスタと、マスタプロセッサからの所定のデータが設定
されることにより割込み処理を行う割込み応答レジスタ
とを有し、メモリ5は、割込み許可フラグと、割込み要
因格納部とを有し、スレイブプロセッサは、割込み要因
が発生すると、割込み許可フラグがオンの場合、割込み
の要因コードを割込要求レジスタに設定してマスタプロ
セッサへ割込みを発生させ、割込み許可フラグがオフの
場合は、マスタプロセッサに対する割込みを抑止し、マ
スタプロセッサからの割込みがあると、割込要求レジス
タの内容をクリア巳、マスタプロセッサは、スレイブプ
ロセッサからの割込みがあると、割込要求レジスタの内
容を割込み要因格納部に退避すると共に該割込み要因が
、制御不能の場合は割込み許可フラグをオフムこ設定し
、該割込み要因が制御可能ならば割込み許可フラグをオ
ンにして、割込み応答レジスタに所定のデータを設定し
てスレイブプロセッサに対し割込みを発生させ、割込要
求レジスタの内容を繰り返し読むことにより該割込要求
レジスタの内容のクリアを検知すると、割込み要因格納
部の内容に基づきスレイブプロセッサからの割込み処理
を行うように構成する。
(産業上の利用分野〕 本発明は、マルチプロセッサの割込み制御方式%式% マスタプロセッサとスレイブプロセンサとで構成される
マルチプロセッサシステムに於いて、スレイブプロセッ
サが制御不能となる障害要因のために、マスタプロセッ
サへ異常割込みが連続して発生した場合の対策が要求さ
れていた。
スレイブプロセッサが連続して発生する異常割込みに対
するマスク機能をマルチプロセッサシステムに設けるこ
とにより、マスタプロセッサの正常動作を保証する必要
がある。
〔従来の技術〕
第3図に従来のシステム構成図を示す。
マスタプロセッサ15とスレイブプロセッサ25とで構
成されるマルチプロセッサにおいて、それぞれのプロセ
ッサは他プロセツサとは独立に所定のデータ処理、例え
ば入出力装置の制御を行うが、両プロセッサ間の同期制
御は、各プロセッサが他プロセツサに対し発生する割込
みにより行われる。
第3図に従来のシステム構成図を、第4図に従来の処理
手順図を示す。
マルチプロセッサシステムにおいて、入出力装置の動作
終了、状態の変化、所定時間の経過、主記憶装置内障害
その他連絡事象等の発生がマルチプロセッサの割込み要
因となるが、処理ステップ61でスレイブプロセッサ2
5に該割込み要因の何れかが発生すると、マスタプロセ
ッサ15に対し割込みを出すために、処理ステップ62
で割込みの原因を表す要因コードを割込み要求レジスタ
35に設定する。該設定によりマスタプロセッサ15へ
割込みが発生する。
マスタプロセンサ15は処理ステツプ63で、マスタプ
ロセッサの割込み処理ルーチンが起動され、処理ステッ
プ64で割込み要求レジスタ35の内容を割込み要因格
納部13へ退避した後、処理ステップ65でマスタプロ
セッサ割込みのデータ(スレイブプロセッサ25がマス
タプロセッサ15からの割込みと識別する情報)を割込
み応答レジスタ45にセットすることによりスレイブプ
ロセッサ25へ割込みをかけ、割込み要求レジスタ35
のクリア(次の割込みを許可状態にする)を要求する。
スレイブプロセッサ25は処理ステップ66で、マスタ
プロセッサ15からの割込みを受けると自ブロセッサの
割込み処理ルーチンを起動し、処理ステップ67で割込
み要求レジスタ35をクリア(帰零)する。
一方マスクブロセンサ15は、処理ステップ68と処理
ステップ69で割込み要求レジスタ35のクリアを確認
すると、退避した割込み要因格納部13の内容を解析し
て、スレイブプロセッサ25が要求した割込み処理を行
う。
[発明が解決しようとする課題〕 マスタプロセッサと、スレイブプロセッサとで構成する
マルチプロセッサシステムにおいて、両プロセッサ間の
同期は、他プロセツサに対する割込みによって制御され
ている。
マスクプロセンサは、スレイブプロセッサからの割込み
要求を受理すると、スレイブプロセッサが発生する次の
割込みを受理可能とするための応答をまずスレイブプロ
セッサへ返した後で、受理した割込み処理を実行する。
ところがスレイブプロセッサからの割込みが、スレイブ
プロセンサの制御不能要因に基づく場合(例えば回復出
来ないメモリ障害の検出等)、該要因が解消されずに割
込み要因となってスレイブプロセッサ内に残り、以降連
続する異常割込みをマスタプロセッサへ発生させ、マス
タプロセッサの正常動作を妨げるといった問題があった
本発明は、制御不能となるような障害がスレイブプロセ
ッサに発生した場合の異常割込み発生を防止して、マス
タプロセッサの正常動作を保証することを目的とする。
〔課題を解決するための手段] 第1図は本発明の原理ブロック図である。
マスタプロセッサ1と、スレイブプロセッサ2と、メモ
リ5とで構成されるマルチプロセッサシステムにおいて
、 スレイブプロセッサ2は、所定のデータが設定されると
マスタプロセッサ1に対し割込みを発生させる割込み要
求レジスタ3と、マスタプロセッサエからの所定のデー
タが設定されることにより割込み処理を行う割込み応答
レジスタ4とを有し、メモリ5は、割込み許可フラグ5
1と、割込み要因格納部11とを有し、スレイブプロセ
ッサ2は、割込み要因が発生すると、割込み許可フラグ
51がオンの場合、割込みの要因コードを割込要求レジ
スタ3に設定してマスタプロセンサlへ割込みを発生さ
せ、割込み許可フラグ51がオフの場合は、マスタプロ
セッサ1に対する割込みを抑止し、マスタプロセッサ1
からの割込みがあると、割込要求レジスタ3の内容をク
リアし、マスタプロセンサ1は、スレイブプロセンサ2
からの割込みがあると、割込要求レジスタ3の内容を割
込み要因格納部11に退避すると共に該別込み要因が、
制御不能の場合は割込み許可フラグ51をオフに設定し
、該別込み要因が制御可能ならば割込み許可フラグ51
をオンにして、割込み応答レジスタ4に所定のデータを
設定してスレイブプロセッサ2に対し割込みを発生させ
、割込要求レジスタ3の内容を繰り返し読むことにより
該割込要求レジスタ3の内容のクリアを検知する古、割
込み要因格納部】1の内容に基づきスレイブプロセッサ
2からの割込み処理を行う。
〔作 用] 本方式により、スレイブプロセンサ2がマスタプロセン
サIに対して発生させる割込みの処理において、マスタ
プロセッサ2が割込み要求レジスタ3の内容をチエツク
し、割込み原因がスレイブプロセッサの回復不能障害に
起因する場合、割込み許可フラグ51をオフに設定して
、以後スレイブプロセッサ2が発生する割込みを抑止さ
せることにより、マスクプロセンサの正常動作を保証す
ることが可能となる。
〔実施例〕
第2図に実施例の処理手順図を示す。
スレイブプロセッサ2に処理ステップ80で、割込み要
因が発生すると、割込み要求レジスタ3ヘデータをセッ
トしてマスタプロセッサ1へ割込みを発生させる前に、
処理ステップ81でメモリ5の割込み許可フラグ51を
チエツクする。
割込み許可フラグ51がオンならば処理ステップ82で
、発生した割込みの要因コード(割込み原因の種別を表
す)を、割込み要求レジスタ3へ設定する(マスタプロ
セッサ1へ割込みが発生する)。
割込み許可フラグ51がオフの場合はそのまま終了する
(マスタプロセッサ1へ割込みが抑止される)。
処理ステンプ83でマスタプロセッサ1の割込み処理ル
ーチンが起動され、割込み要求レジスタ3の内容を割込
み要因格納部11へ退避したあと、処理ステップ84で
割込み要求の内容をチエツクする。
チエツクの結果、割込みの要因がスレイブプロセッサの
回復不能な障害の場合は、スレイブプロセッサからの異
常割込みをマスク(抑止)するために、処理ステップ8
5で割込み許可フラグ51をオフにする。
割込みの要因が正常であれば、処理ステップ86で割込
み許可フラグ51をオンにする。処理ステップ87で割
込み応答レジスタ4へ所定のデータを設定し、スレイブ
プロセッサ2へ割込みを発生させる。
処理ステンプ88で、スレイブプロセッサ2の割込み処
理ルーチンが起動され、処理ステップ89で割込み要求
レジスタ3の内容をクリアして、スレイブプロセッサ2
の割込み発生を可能にする。
一方マスタプロセノサ1は、処理ステップ90゜91で
割込み要求レジスタ3の内容がクリアされたか否かをチ
エツクし、クリアされると処理ステ。
プ92で割込み要因格納部11に退避しである割込み要
因情報に基づき割込み処理を実行する。
〔発明の効果〕
スレイブプロセッサの制御不能要因に基づいた割込みが
発生した場合、割込み許可フラグ51を設けることによ
り、スレイブプロセッサからの異常連続割込みを抑止す
ることにより、マスタプロセッサの正常動作が保証され
、マスタプロセッサシステムのシステムダウンを防止出
来る。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は実施例の処理手順図、 第3図は従来のシステム構成図、 第4図は従来の処理手順図、 図において、 1.15はマスクプロセンサ、 11は割込み要因格納部、 2.25はスレイブプロセッサ、 3.35は割込み要求レジスタ、 4.45は割込み応答レジスタ、 5はメモリ、 51は割込み許可フラグを示し、 61〜69.70.80〜89.90〜92は処理ステ
ップを表す。 〕 本発明の原理ブロック図 第1図 1    〔マスタプロセッサスタート]      
〔スレイブプロセッサ]終了 実施例の処理手順図 従来のシステム構成図 第3図

Claims (1)

  1. 【特許請求の範囲】 マスタプロセッサ(1)と、スレイブプロセッサ(2)
    と、メモリ(5)とで構成されるマルチプロセッサシス
    テムにおいて、 スレイブプロセッサ(2)は、所定のデータが設定され
    るとマスタプロセッサ(1)に対し割込みを発生させる
    割込み要求レジスタ(3)と、マスタプロセッサ(1)
    からの所定のデータが設定されることにより割込み処理
    を行う割込み応答レジスタ(4)とを有し、 メモリ5は、割込み許可フラグ(51)と、割込み要因
    格納部(11)とを有し、 スレイブプロセッサ(2)は、割込み要因が発生すると
    、割込み許可フラグ(51)がオンの場合、割込みの要
    因コードを割込要求レジスタ(3)に設定してマスタプ
    ロセッサ(1)へ割込みを発生させ、割込み許可フラグ
    (51)がオフの場合は、マスタプロセッサ(1)に対
    する割込みを抑止し、マスタプロセッサ(1)からの割
    込みがあると、割込要求レジスタ(3)の内容をクリア
    し、マスタプロセッサ(1)は、スレイブプロセッサ(
    2)からの割込みがあると、割込要求レジスタ(3)の
    内容を割込み要因格納部(11)に退避すると共に該割
    込み要因が、制御不能の場合は割込み許可フラグ(51
    )をオフに設定し、 該割込み要因が制御可能ならば割込み許可フラグ(51
    )をオンにして、割込み応答レジスタ(4)に所定のデ
    ータを設定してスレイブプロセッサ(2)に対し割込み
    を発生させ、 割込要求レジスタ(3)の内容を繰り返し読むことによ
    り該割込要求レジスタ(3)の内容のクリアを検知する
    と、割込み要因格納部(11)の内容に基づきスレイブ
    プロセッサ(2)からの割込み処理を行うことを特徴と
    するマルチプロセッサの割込み制御方式。
JP31066990A 1990-11-16 1990-11-16 マルチプロセッサの割込み制御方式 Pending JPH04181459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31066990A JPH04181459A (ja) 1990-11-16 1990-11-16 マルチプロセッサの割込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31066990A JPH04181459A (ja) 1990-11-16 1990-11-16 マルチプロセッサの割込み制御方式

Publications (1)

Publication Number Publication Date
JPH04181459A true JPH04181459A (ja) 1992-06-29

Family

ID=18008035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31066990A Pending JPH04181459A (ja) 1990-11-16 1990-11-16 マルチプロセッサの割込み制御方式

Country Status (1)

Country Link
JP (1) JPH04181459A (ja)

Similar Documents

Publication Publication Date Title
KR920006826A (ko) 프로그램 가능 컨트롤러 및 그 제조방법
JPH04181459A (ja) マルチプロセッサの割込み制御方式
JP2879480B2 (ja) 冗長計算機システムの同期外れ時の切替方式
JPH074669Y2 (ja) 割込要求処理回路
JPH11110231A (ja) 割込み制御方式
JPS63155330A (ja) マイクロプログラム制御装置
JP3033586B2 (ja) 情報処理システム
JPH01232438A (ja) 割込み制御方式
JPS58115561A (ja) メモリダンプ方式
JP2587451B2 (ja) 仮想計算機システムにおける入出力制御方式
JPH01233545A (ja) 割込み要因制御装置
JP2533116B2 (ja) デ−タ処理装置
JPH01243158A (ja) 情報処理装置
JPS61229129A (ja) 仮想計算機システムにおける入出力割込み通知装置
JPS62140145A (ja) 仮想計算機システム
JPH0683640A (ja) 割込応答処理方式
JPH05233576A (ja) 二重システム
JPH0272457A (ja) データ転送装置
JPS58158746A (ja) 情報処理装置
JPH03228138A (ja) 割り込み処理方式
JPS58129525A (ja) デ−タ処理システムのデ−タ入出力制御方法
JPH03109643A (ja) データ例外手続き実行方式
JPS63271537A (ja) 割り込み制御装置
JPS61183768A (ja) 非応答確認インタフエ−スの制御方法
JPH0365746A (ja) 入出力制御装置