JPH03228138A - 割り込み処理方式 - Google Patents
割り込み処理方式Info
- Publication number
- JPH03228138A JPH03228138A JP2408490A JP2408490A JPH03228138A JP H03228138 A JPH03228138 A JP H03228138A JP 2408490 A JP2408490 A JP 2408490A JP 2408490 A JP2408490 A JP 2408490A JP H03228138 A JPH03228138 A JP H03228138A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- stack
- interruption
- bank
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は割り込み処理方式に関し、特にレジスタバンク
機能を有するＣＰＵ上で動作するソフトウェアの割り込
み処理方式に関する。
機能を有するＣＰＵ上で動作するソフトウェアの割り込
み処理方式に関する。
従来、この種の割り込み処理は、レジスタ全てが与えら
れた値に切り換わる。従って、スタックレジスタも切り
換わるため、割り込み処理専用のスタック領域を使用し
ている。
れた値に切り換わる。従って、スタックレジスタも切り
換わるため、割り込み処理専用のスタック領域を使用し
ている。
第６図は従来の一例を説明するためのスタック構成図で
あり、第７図は第６図における割り込み発生時の処理の
切り換わりを示す遷移図である。
あり、第７図は第６図における割り込み発生時の処理の
切り換わりを示す遷移図である。
第６図および第７図に示ずように、かかるスタックはタ
スクＡ専用のスタック領域２６のうちにタスクＡが割り
込みＡの発生までに使用したスタック領域２１と、割り
込み処理Ａ専用のスタック領域２７のうち割り込み処理
Ａが２度目の割り込みＡまでに使用したスタック領域２
２と、ネストの割り込み処理Ａが割り込みＢまでに使用
したスタック領域２３と、割り込み処理Ｂが使用したス
タック領域２４とを表わしている。
スクＡ専用のスタック領域２６のうちにタスクＡが割り
込みＡの発生までに使用したスタック領域２１と、割り
込み処理Ａ専用のスタック領域２７のうち割り込み処理
Ａが２度目の割り込みＡまでに使用したスタック領域２
２と、ネストの割り込み処理Ａが割り込みＢまでに使用
したスタック領域２３と、割り込み処理Ｂが使用したス
タック領域２４とを表わしている。
タスクＡを実行しているときに、割り込みＡが発生する
と、割り込み処理Ａの実行に移る。次に、割り込み処理
Ａの実行中に割り込み処理Ｂが発生すると、割り込み処
理Ｂの実行に移る。しかる後、割り込み処理Ｂが終了す
ると、割り込み処理Ａの実行に戻る。
と、割り込み処理Ａの実行に移る。次に、割り込み処理
Ａの実行中に割り込み処理Ｂが発生すると、割り込み処
理Ｂの実行に移る。しかる後、割り込み処理Ｂが終了す
ると、割り込み処理Ａの実行に戻る。
上述した従来のレジスタバンクを利用した割り込み処理
方式は、１種類の割り込み処理に１つのスタック領域を
用意しているので、スタック領域を多く必要とするとい
う欠点がある。
方式は、１種類の割り込み処理に１つのスタック領域を
用意しているので、スタック領域を多く必要とするとい
う欠点がある。
また、同じ割り込みがネストした場合、後の割り込み処
理により前の割り込み処理のスタックの内容が壊される
という欠点もある。
理により前の割り込み処理のスタックの内容が壊される
という欠点もある。
本発明の目的は、かかるスタックの内容を壊すことなく
、スタック領域を少なくすることができる割り込み処理
方式を提供することにある。
、スタック領域を少なくすることができる割り込み処理
方式を提供することにある。
本発明の割み込み処理方式は、割り込みが発生したとき
バンクレジスタ機能により切り換わったスタックレジス
タへ、割り込み発生前のスタックレジスタの値をコピー
するとともに、割り込みコントローラに対して割り込み
処理の終了を伝達し、ＣＰＵに対して割り込み許可命令
を発行するように構成される。
バンクレジスタ機能により切り換わったスタックレジス
タへ、割り込み発生前のスタックレジスタの値をコピー
するとともに、割り込みコントローラに対して割り込み
処理の終了を伝達し、ＣＰＵに対して割り込み許可命令
を発行するように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の詳細な説明するための割り込み処理方
式のブロック図である。
式のブロック図である。
第１図に示すように、本実施例における中央処理装置
（ＣＰＵ）９は割り込みコントローラ１１とタイマコン
トローラ１２およびシリアルコントローラ１３とを有し
、これら各種コントローラから割り込み指示を与える。
（ＣＰＵ）９は割り込みコントローラ１１とタイマコン
トローラ１２およびシリアルコントローラ１３とを有し
、これら各種コントローラから割り込み指示を与える。
また、割り込み制御レジスタ１０はレジスタバンク１〜
レジスタバンク８までをアクセスする。
レジスタバンク８までをアクセスする。
第２図は本発明の第一の実施例を説明するためのスタッ
ク構成図であり、また第３図は第２図における割り込み
発生時の処理の切り替わりを示す遷移図である。
ク構成図であり、また第３図は第２図における割り込み
発生時の処理の切り替わりを示す遷移図である。
第２図および第３図に示すように、スタックはタスクＡ
が１回目の割り込みを生ずるまでに使用したスタック領
域２１と、割り込み処理Ａが２回目の割り込みを生ずる
までに使用したスタック領域２２と、割り込みＡが割り
込みＢを生ずるまでに使用したスタック領域２３と、割
り込み処理Ｂが使用したスタック領域２４とを表わして
いる。
が１回目の割り込みを生ずるまでに使用したスタック領
域２１と、割り込み処理Ａが２回目の割り込みを生ずる
までに使用したスタック領域２２と、割り込みＡが割り
込みＢを生ずるまでに使用したスタック領域２３と、割
り込み処理Ｂが使用したスタック領域２４とを表わして
いる。
まず、タスクＡからレジスタバンク１で動作中に、ＣＰ
Ｕ９に内蔵された割り込みコントローラ１１から割り込
みが発生すると、割り込み制御レジスタｌＯにこの割り
込み指示が与えられ、レジスタバンクが１から２に切り
替わる。このタスクＡが割り込まれた時のＰＣとＰＳＷ
の値は、レジスタバンク２のＰＣ退避領域、ＰＳＷ退避
領域にセーブされ、残りのレジスタ（ＡＷからＤＳＯま
で）はレジスタバング１にそのまま保存される。
Ｕ９に内蔵された割り込みコントローラ１１から割り込
みが発生すると、割り込み制御レジスタｌＯにこの割り
込み指示が与えられ、レジスタバンクが１から２に切り
替わる。このタスクＡが割り込まれた時のＰＣとＰＳＷ
の値は、レジスタバンク２のＰＣ退避領域、ＰＳＷ退避
領域にセーブされ、残りのレジスタ（ＡＷからＤＳＯま
で）はレジスタバング１にそのまま保存される。
また、レジスタバンク２のＰＣ′には、割り込み処理Ａ
の先頭アドレスが入っており、レジスタバンクが切り替
わると同時にＰＣＣココーされる。
の先頭アドレスが入っており、レジスタバンクが切り替
わると同時にＰＣＣココーされる。
割り込み処理Ａの先頭でレジスタバンク２のスタックレ
ジスタｓｓ、ｓｐにレジスタバンク１のｓｓ、ｓｐをコ
ピーし、割り込みコントローラ１１に対し割り込み処理
の終了を伝え、割り込みを許可する。再び、割り込みＡ
が発生すると、ＰＣ′がＰＣにロードされて、割り込み
処理Ａの先頭に処理が移る。
ジスタｓｓ、ｓｐにレジスタバンク１のｓｓ、ｓｐをコ
ピーし、割り込みコントローラ１１に対し割り込み処理
の終了を伝え、割り込みを許可する。再び、割り込みＡ
が発生すると、ＰＣ′がＰＣにロードされて、割り込み
処理Ａの先頭に処理が移る。
次に、ネストした割り込み処理Ａの中で再び前と同様に
割り込み以前のスタフをコピー（この場合、割り込みの
前後がどちらもレジスタバンク２なので、コピーの前後
で同じ値になる）し、割り込みのネストを可能にする。
割り込み以前のスタフをコピー（この場合、割り込みの
前後がどちらもレジスタバンク２なので、コピーの前後
で同じ値になる）し、割り込みのネストを可能にする。
また、割り込みＢが発生すると、前と同様にレジスタバ
ンクが切り替わり、割り込み処理Ｂが動く。
ンクが切り替わり、割り込み処理Ｂが動く。
第４図は本発明の第二の実施例を説明するためのスタッ
ク構成図であり、第５図は第４図における割り込み発生
時の処理の切り換わりを示す遷移図である。
ク構成図であり、第５図は第４図における割り込み発生
時の処理の切り換わりを示す遷移図である。
第４図および第５図に示すように、オペレーティング・
システム動作中に割り込みＡが発生し、割り込み処理ル
ーチンＡに切り換わる。尚２５はオペレーティングシス
テムが割り込みＡを発生するまでに使用したスタック領
域である。
システム動作中に割り込みＡが発生し、割り込み処理ル
ーチンＡに切り換わる。尚２５はオペレーティングシス
テムが割り込みＡを発生するまでに使用したスタック領
域である。
以後の動作は前述した第一の実施例と同様である。
要するに、上述した二つの実施例は、割り込み処理中に
、その割り込み専用のスタック領域を使用せず、割り込
みが起こった時に使用していたスタック領域をそのまま
使用するので、スタックの効率利用が計れる。
、その割り込み専用のスタック領域を使用せず、割り込
みが起こった時に使用していたスタック領域をそのまま
使用するので、スタックの効率利用が計れる。
以上説明したように、本発明の割り込み処理方式は、割
り込み処理で割り込み前のスタックをそのまま引き続き
使用することにより、同じ割り込みのネストを可能にす
るとともにスタック領域を壊すことなく有効活用できる
という効果がある。
り込み処理で割り込み前のスタックをそのまま引き続き
使用することにより、同じ割り込みのネストを可能にす
るとともにスタック領域を壊すことなく有効活用できる
という効果がある。
第１図は本発明の詳細な説明するための割り込み処理方
式のブロック図、第２図は本発明の第一の実施例を説明
するためのスタック構成図、第３図は第２図における割
り込み発生時の切り換わりを示す遷移図、第４図は本発
明の第二の実施例を説明するためのスタック構成図、第
５図は第４図における割り込み発生時の処理の切り換わ
りを示す遷移図、第６図は従来の一例を説明するための
スタック構成図、第７図は第６図における割り込み発生
時の切り換わりを示す遷移図である。 １〜８・・・レジスタバンク、９・・・ＣＰＵ、１０・
・。 割り込み制御レジスタ、１１・・・割り込みコントロー
ラ、１２・・タイマコントローラ、１３・・・シリアル
コントローラ。
式のブロック図、第２図は本発明の第一の実施例を説明
するためのスタック構成図、第３図は第２図における割
り込み発生時の切り換わりを示す遷移図、第４図は本発
明の第二の実施例を説明するためのスタック構成図、第
５図は第４図における割り込み発生時の処理の切り換わ
りを示す遷移図、第６図は従来の一例を説明するための
スタック構成図、第７図は第６図における割り込み発生
時の切り換わりを示す遷移図である。 １〜８・・・レジスタバンク、９・・・ＣＰＵ、１０・
・。 割り込み制御レジスタ、１１・・・割り込みコントロー
ラ、１２・・タイマコントローラ、１３・・・シリアル
コントローラ。
Claims (1)
- 割り込みが発生したときバンクレジスタ機能により切り
換わったスタックレジスタへ、割り込み発生前のスタッ
クレジスタの値をコピーするとともに、割り込みコント
ローラに対して割り込み処理の終了を伝達し、ＣＰＵに
対して割り込み許可命令を発行することを特徴とする割
り込み処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408490A JPH03228138A (ja) | 1990-02-01 | 1990-02-01 | 割り込み処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2408490A JPH03228138A (ja) | 1990-02-01 | 1990-02-01 | 割り込み処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03228138A true JPH03228138A (ja) | 1991-10-09 |
Family
ID=12128537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2408490A Pending JPH03228138A (ja) | 1990-02-01 | 1990-02-01 | 割り込み処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03228138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
-
1990
- 1990-02-01 JP JP2408490A patent/JPH03228138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03228138A (ja) | 割り込み処理方式 | |
| JPH04373026A (ja) | プログラム中断方法 | |
| JPH02165367A (ja) | マイクロプログラム制御式データ処理装置 | |
| JP2597637B2 (ja) | ハードウェア状態切替え制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPS62276634A (ja) | 仮想計算機システム | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH0764802A (ja) | リアルタイムシステムのシミュレーション装置 | |
| JPS63180156A (ja) | プログラムロ−ド方式 | |
| JPH087692B2 (ja) | 仮想計算機システムにおけるタイマ制御方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6273335A (ja) | スタツク管理方式 | |
| JPH0266632A (ja) | 割込み制御方式 | |
| JP2002366370A (ja) | 情報処理装置 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0418655A (ja) | データ処理装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH02171940A (ja) | 入出力制御方式 | |
| JPS62236039A (ja) | パラメ−タ引継システム | |
| JPH0381827A (ja) | リエントラントプログラム方式 |