JPH02171940A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPH02171940A
JPH02171940A JP63328206A JP32820688A JPH02171940A JP H02171940 A JPH02171940 A JP H02171940A JP 63328206 A JP63328206 A JP 63328206A JP 32820688 A JP32820688 A JP 32820688A JP H02171940 A JPH02171940 A JP H02171940A
Authority
JP
Japan
Prior art keywords
processing
input
output
data
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63328206A
Other languages
English (en)
Inventor
Hiroyuki Kato
浩之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63328206A priority Critical patent/JPH02171940A/ja
Publication of JPH02171940A publication Critical patent/JPH02171940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に利用する。本発明は主記憶装置
と外部ファイル装置間の入出力制御方式本発明は中央処
理装置に接続された主記憶装置と外部ファイル装置との
間で入出力処理を行う入出力制御方式において、 主記憶装置に高速入出力処理を行う仮想ファイルを設け
、処理要求が並列的に生じたときに入力データを一時複
写し、出力要求時に複写したデータを出力することによ
り、 入出力処理と他の処理とを並列的に処理することができ
、プログラムを高速に処理できるようにしたものである
〔従来の技術〕
従来の入出力制御方式では、主記憶装置と外部ファイル
装置との間で直接データの入出力を行っているために、
入出力処理動作中に入出力処理に使用するデータに対し
て演算処理等の入出力処理以外の処理によってその内容
を変更することが許されない。そのため、従来の入出力
制御方式では同一プログラム内の入出力処理と他の処理
とは並列に動作しないように構成され、入出力処理の終
了を待って他の処理を行う方式をとっている。
すなわち、第4図は従来の入出力制御方式の構成を示す
ブロック図であるが、従来例は中央処理装置41と、プ
ログラムデータ領域43を含む主記憶装置42と、入出
力処理装置44と、外部ファイル装置45とを備え、デ
ータはプログラムデータ領域43と外部ファイル装置4
50間で入出力処理装置44を介して直接入出力が行わ
れる。また、第5図は従来の出力制御の流れを示す流れ
図であるが、プログラム内で出力要求が発生(ステップ
51)すると、プログラムデータ領域43から外部ファ
イル装置45への出力処理(ステップ52)を行い、プ
ログラム内の演算処理(ステップ53)を実行する。こ
の出力処理と演算処理とは順次に実行される。第6図は
従来の人力制御の流れを示す流れ図であるが、プログラ
ム内の演算処理(ステップ61)を行い、プログラム内
で人力要求が発生(ステップ62)すると、外部ファイ
ル装置45からプログラムデータ領域43への入力処理
を実行する。演算処理と入力処理は順次に実行される。
〔発明が解決しようとする問題点〕
上述した従来の入出力制御方式では、同一プログラム内
の入出力処理と他の処理が並列に動作しないように構成
されているために、プログラムの処理時間が長くかかる
欠点がある。
本発明はこのような欠点を除去するもので、入出力処理
と他の処理とを並列的に実行することができ、プログラ
ムの高速処理ができる方式を提供することを目的とする
〔問題点を解決するための手段〕
本発明は、中央処理装置に接続され、プログラムデータ
領域を備えた主記憶装置と外部ファイル装置との間で入
出力処理装置を介して入出力処理を行う入出力制御方式
において、上記主記憶装置にデータを高速に入出力でき
る仮想ファイル領域を設け、上記中央処理装置に同一プ
ログラム内の入出力処理とその他の処理要求があったと
きに上記仮想ファイルに入力データを一時複写し、出力
要求があったときに複写したデータを出力する手段を備
え7たことを特徴キする。
〔作用〕
中央処理装置が同一プログラム内の入出力処理とその他
の処理要求があったときに、主記憶装置に設けられたデ
ータを高速に入出力する仮想ファイルに人力データを一
時複写し、出力要求があったときに複写したデータを出
力する。
これにより、入出力処理と他の処理とを並列に実行する
ことができ、プログラムの高速処理を行うことができる
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図である。
本発明実施例は、中央処理装置11に接続され、プログ
ラムデータ領域13を備えた主記憶装置12と、外部フ
ァイル装置16と、主記憶装置12および外部ファイル
装置間の入出力処理を行う入出力処理装置15とを備え
、主記憶装置に本発明の特徴とするところのデータを高
速に入出力できる仮想ファイル領域14を設け、さらに
、中央処理装置11に同一プログラム内の入出力処理と
その他の処理要求があったときに仮想ファイル14に人
力データを一時複写し、出力要求があったときに複写し
たデータを出力する手段を備える。
次に、このように構成された本発明実施例の動作につい
て説明する。
データの出力時には中央処理装置11により、高速な入
出力が行える仮想ファイル領域14にデータが複写され
た後、入出力処理装置15により外部ファイル装置16
に出力される。また、データの入力時には入出力処理装
置15により、外部ファイル装置16から仮想ファイル
領域14にデータが入力された後、中央処理装置11に
よりプログラムデータ領域13に複写される。
第2図は本発明実施例入出力制御方式の出力処理の流れ
を示す流れ図である。プログラム内で出力要求が発生す
る(ステップ21)と、出力要求のあったデータをプロ
グラムデータ領域13から仮想ファイル領域14に複写
しくステップ22)、プログラム内の演算処理(ステッ
プ23) と仮想ファイル領域14から外部ファイル装
置16への出力処理(ステップ24)を並列的に実行す
る。
第3図は本発明実施例入出力制御方式の人力処理の流れ
を示す流れ図である。プログラム内で外部ファイル装置
16から仮想ファイル領域14へ人力要求が発生する(
ステップ31)  と、プログラム内の演算処理(ステ
ップ32)  と外部ファイル装置16から仮想ファイ
ル領域14へ要求のあったデータを人力する処理(ステ
ップ33)とを実行し、演算処理(ステップ32)後に
プログラム内で仮想ファイル領域14からプログラムの
データ部への人力データの複写要求が発生する。その後
仮想ファイル領域14からプログラムのデータ部へ複写
要求のあったデータを複写する(ステップ35)。演算
処理(ステップ32)と入力処理(ステップ33)は並
列に動作し、人力要求が発生(ステップ34)シた時点
で人力処理(ステップ33) が終了していない場合に
は、人力処理(ステップ33)の終了を待もて複写(ス
テップ35)を行う。
以上説明した本発明実施例入出力制御方式の処理を時系
列的に示す。
出力制御においては、 (1)プログラムからの出力要求の発生、(2)プログ
ラムのデータ部から仮想ファイル領域14への出力デー
タの複写、 (3)中央処理装置11による入出力処理以外の処理と
入出力処理装置15による出力処理の並列動作、 次に人力制御においては、 (1)外部ファイル装置16から仮想ファイル領域14
へのプログラムからの人力要求の発生、(2)中央処理
装置11による入出力処理以外の処理と入出力処理装置
15による外部ファイル装置16から仮想ファイル領域
14への入力処理との並列動作、 (3)仮想ファイル領域14からプログラムデータ領域
13への入力データ複写のプログラムによる要求の発生
、 (4)仮想ファイル領域14からプログラムデータ領域
13への人力データの複写。ただしこの時点で外部ファ
イル装置16から仮想ファイル領域14の人力処理が終
了していない場合は、入力処理の終了を待って複写を行
う。
このようにして並列動作が可能となる。
〔発明の効果〕
以上説明したように本発明によれば、高速な入出力処理
を行える仮想ファイル領域を設けることにより、入出力
処理と他の処理との並列動作を可能とし、プログラムの
高速処理ができる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック図。 第2図は本発明実施例の仮想ファイル出力制御方式の処
理の流れを示す流れ図。 第3図は本発明実施例の仮想ファイル人力制御方式の処
理の流れを示す流れ図。 第4図は従来例の構成を示すブロック図。 第5図は従来例出力制御方式の処理の流れを示す流れ図
。 第6図は従来例入力制御方式の処理の流れを示す流れ図
。 11.41・・・中央処理装置、12.42・・・上記
イ、α装置、13.43・・・プログラムデータ領域、
14・・・仮想ファイル領域、15.44・・・入出力
処理装置、16.45・・・外部ファイル装置。

Claims (1)

  1. 【特許請求の範囲】 1、中央処理装置に接続され、プログラムデータ領域を
    備えた主記憶装置と外部ファイル装置との間で入出力処
    理装置を介して入出力処理を行う入出力制御方式におい
    て、 上記主記憶装置にデータを高速に入出力できる仮想ファ
    イル領域を設け、 上記中央処理装置に同一プログラム内の入出力処理とそ
    の他の処理要求があったときに上記仮想ファイルに入力
    データを一時複写し、出力要求があったときに複写した
    データを出力する手段を備えたことを特徴とする入出力
    制御方式。
JP63328206A 1988-12-26 1988-12-26 入出力制御方式 Pending JPH02171940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63328206A JPH02171940A (ja) 1988-12-26 1988-12-26 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63328206A JPH02171940A (ja) 1988-12-26 1988-12-26 入出力制御方式

Publications (1)

Publication Number Publication Date
JPH02171940A true JPH02171940A (ja) 1990-07-03

Family

ID=18207635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63328206A Pending JPH02171940A (ja) 1988-12-26 1988-12-26 入出力制御方式

Country Status (1)

Country Link
JP (1) JPH02171940A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161669A (ja) * 1992-09-02 1994-06-10 Internatl Business Mach Corp <Ibm> 通信効率を向上する方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161669A (ja) * 1992-09-02 1994-06-10 Internatl Business Mach Corp <Ibm> 通信効率を向上する方法及び装置
JP2571661B2 (ja) * 1992-09-02 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 通信効率を向上する方法及び装置

Similar Documents

Publication Publication Date Title
JPH02171940A (ja) 入出力制御方式
JPS61175816A (ja) 印字制御方式
JPH0328933A (ja) タスク制御方法
JP2565923B2 (ja) データ転送方式
JP2747153B2 (ja) 応答信号振分方式
JPH04264652A (ja) Dma制御方式
JPS6165342A (ja) 擬似デイスク装置転送プロセツサ
JPS63233430A (ja) 付加プロセツサ制御方式
KR910005757Y1 (ko) 멀티 프로세서에 있어서 핸드 세이킹 회로
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS6126162A (ja) 入出力制御方法
JPH064306A (ja) 割り込み処理の分割方法
JPS5837577B2 (ja) コモンバスホウシキオサイヨウシタデンシケイサンキ
JPS6191743A (ja) 専用演算装置の制御方式
JPH0675898A (ja) ダイレクトメモリアクセスコントローラ
JPH02253336A (ja) プログラム起動方式
JPS6347861A (ja) 電子計算機の入出力制御方法
JPH0363815A (ja) 浮動小数点演算装置
JPH0690671B2 (ja) 入出力装置のアクセス方法
JPH04353930A (ja) 被起動パラメータ取り込み制御方式
JPS63180156A (ja) プログラムロ−ド方式
JPH0283633A (ja) ユーティリティプログラムの制御装置
JPH0740223B2 (ja) シ−ケンサによるマイクロプログラム制御装置
JPS6373419A (ja) 仮想画面の出力方式
JPS63171854U (ja)