KR910005757Y1 - 멀티 프로세서에 있어서 핸드 세이킹 회로 - Google Patents

멀티 프로세서에 있어서 핸드 세이킹 회로 Download PDF

Info

Publication number
KR910005757Y1
KR910005757Y1 KR2019890005495U KR890005495U KR910005757Y1 KR 910005757 Y1 KR910005757 Y1 KR 910005757Y1 KR 2019890005495 U KR2019890005495 U KR 2019890005495U KR 890005495 U KR890005495 U KR 890005495U KR 910005757 Y1 KR910005757 Y1 KR 910005757Y1
Authority
KR
South Korea
Prior art keywords
cpu
processor
flop
interrupt
terminal
Prior art date
Application number
KR2019890005495U
Other languages
English (en)
Other versions
KR900019147U (ko
Inventor
서정태
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR2019890005495U priority Critical patent/KR910005757Y1/ko
Publication of KR900019147U publication Critical patent/KR900019147U/ko
Application granted granted Critical
Publication of KR910005757Y1 publication Critical patent/KR910005757Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Abstract

내용 없음.

Description

멀티 프로세서에 있어서 핸드 세이킹 회로
제 1 도는 종래의 회로도.
제 2 도는 본 고안에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
MCPU : 호스트CPU SCPU : 로컬CPU
DF1-DF2 : 디플립플롭
본 고안은 멀티 프로세서에 있어서 핸드세이킹(Hand shaking)회로에 관한 것으로, 특히 멀티프로세서를 상호가 인터럽트를 처리하는데 있어서 타임손실을 줄일 수 있는 회로에 관한 것이다.
일반적으로 마이크로 프로세서를 사용하는 시스템에서 프로그램 처리를 신속히 하기 위하여 마이크로 프로세서(이하 "CPU"라 칭함)를 복수로 구성된 멀티프로세서(CPU 2개이상)에 의해 기능별 프로그램을 따로 나누어 처리해 왔었다.
상기 다중화된 멀티 프로세서를 사용한 시스템에서는 현재 운용중이던 마스터 프로세서(시스템)가 다운되거나 현재 운용중이던 작업을 로컬 프로세서로 처리를 넘겨 줄시 대기중이던 로컬 프로세서에 인터럽트를 걸어서 로컬 프로세서의 액티브된 것이 인식되면 처리를 넘겨주고, 원래의 마스터 프로세서는 대기상태로 들어가게 된다.
상기 구체적인 종래의 실시예를 제 1 도를 참조하여 설명하면, 어떠한 동작을 실행하다가 마스터 프로세서(M CPU)에서 로컬 프로세서(S CPU)를 이용할 필요가 있다고 할때 마스터 프로세서(MCPU)의 출력포트(P12)에서 로컬 프로세서(S CPU)로 넘어가게 되고, 로컬 프로세서(S CPU)는 필요한 동작을 수행하게 된다. 상기 로컬 프로세서(S CPU)의 출력 포트(P22)에서 마스터 프로세서(M CPU)의 입력포트(P11)로 동작수행이 끝났음을 알려주게 된다.
상기와 같은 원리로 로컬 프로세서(S CPU)에서 어떠한 일로 마스터 프로세서(M CPU)를 호출할 경우가 발생하면 로컬 프로세서(S CPU)의 출력포트(P21)에서 마츠터 프로세서(M CPU)에 인터럽트(INT)를 건다. 이 경우에 제어하는 마스터 프로세서(M CPU)로 넘어가게 되고, 필요한 동작을 수행한 다음에 마스터 프로세서(M CPU)의 출력포트(P13)에서 로컬 프로세서(S CPU)의 입력포트(P23)로 필요한 동작수행이 끝났음을 알려주게 된다.
상술한 두 경우 모두가 상대편 프로세서의 출력포트로 부터 인터럽트 서비스가 끝났다는 신호를 받은 다음에 다시 출력포트로 신호를 내보내어 인터럽트 상태를 해제시키게 된다.
상기한 종래의 방법으로 인터럽트를 수행하게 되면 상대편 프로세서 인터럽트 수행이 끝났음을 알려주는 신호를 받은 후에 다시 출력포트로 신호를 내보내어 인터럽트 신호를 해제시켜 주어야 하기 때문에 상기와 같은 동작을 하는 동안 소프트웨어는 계속 기다려야 한다. 이로 인하여 시간낭비가 많아 전체처리에 있어 처리시간이 길어지는 문제점이 있었다.
따라서 본 고안의 목적은 멀티 프로세서를 사용함에 있어서 래치회로를 사용하여 소프트웨어 타임 손실을 줄일 수 있는 회로를 제공함에 있다.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.
제 2 도는 본 고안에 따른 회로도로서, 마스터프로세서(M CPU0의 제1출력포트(P11)에 제1디플립플롭(DF1)의 클럭단(CK)을 연결하고, 로컬 프로세서(S CPU)의 제2출력포트(P22)에 제2디플립플롭(DF2)의 클럭단(CK)을 연결하며, 상기 제1디플립플롭(DF1)의 출련단(Q)이 상기 로컬 프로세서(S CPU)의 인터럽트단(INT)과 마스터프로세스(M CPU)의 입력포트(P12)에 동시에 연결하고, 상기 제2디플립플롭(DF2)의 출력단(Q)이 상기 마스터 프로세서(M CPU)의 인터럽트단(INT)과 로컬 프로세서(S CPU)의 입력포트(P23)에 동시에 연결하며, 상기 마스터 프로세서(M CPU)의 제2출력포트(P13)가 상기 제2디플립플롭(DF2)의 클리어단(CLR)에 연결되고, 상기 로컬 프로세서(S CPU)의 제2출력포트(P21)가 상기 제1디플립플롭(DF1)의 클리어단(CLR)에 연결되도록 구성된다.
따라서 본 고안의 구체적 일실시예를 제 2 도를 참조하여 상세히 설명하면, 마스터 프로세서(M CPU)에서 인터럽트를 걸 경우에 마스터 로프세서(M CPU)의 제1출력포트(P11)에서 제1디플립플롭(DF1)의 클럭단자(CK)로 신호를 인가하게 되고, 이때 제1디플립플롭(DF1)의 출력단(Q)의 상태는 "하이"상태로 래치된다. 이로 인하여 로컬프로세서(S CPU)에 인터럽트가 걸림과 동시에 마스터 프로세서(M CPU)의 입력포트(P12)로 인가되어 로컬 프로세서(S CPU)가 인터럽트가 걸려있음을 인식하도록 한다.
상기 인터럽트의 수행이 종료되면 로컬 프로세서(S CPU)의 제2출력포트(P21)에서 발생되는 신호가 제1디플립플롭(DF1) 클리어단(CLR)에 인가되어 제1디플립플롭(DF1)의 출력단(Q)을 "로우"로 만든다(인터럽트를 해제시킨다).
상기는 간단히 기술하였지만 제 2 도에서와 같이 종래의 회로와 달리 마스터 프로세(M CPU)의 입력 포트(P12)가 인터럽트라인[제1디플립플롭(DF1)의 출련단(Q)]이 연결되어 있으므로 로컬프로세서(S CPU)에서 인터럽트 서비스가 끝나게 되면 인터럽트가 떨어지게 되고, 이것이 곧바로 마스터 프로세서(M CPU)의 입력포트(P12)로 연결되어 있기 때문에 마스터 프로세서(M CPU)에서 로컬 프로세서(S CPU)로 부터 인터럽트 수행이 끝났다는 신호를 받은 다음에 다시 인터럽트를 해제해주어야 하는 동작을 할 필요가 없게 된다.
마찬가지로, 로컬프로세서(S CPU)에서 어떤 동작을 수행하다가 마스터 프로세서(M CPU)에 인터럽트를 걸 경우가 발생했다고 가정할때, 로컬 프로세서(S CPU)의 제1출력포트(P22)에서 신호를 내보내여 제2디플립플롭(DF2)의 출력단자(Q)를 "하이"상태로 만들어 마스터 프로세서(M CPU)에 인터럽트를 건다. 이상태에서 로컬 프로세서(S CPU) 입력포트(P23)는 제2디플립플롭(DF2)의 출력단(Q)(즉, 인터럽트 라인)과 연결되어 있기 때문에 "하이 상태를 유지한다.
마스터 프로세서(M CPU)에서 필요한 동작을 끝내고 난 상태가 되면, 인터럽트를 받은 마스터 프로세서(M CPU)에서는 출력포트(P13)로 신호를 내보내게 된다. 이 신호는 제2디플립플롭(DF2)의 클리어단(CLR)에 연결되어 있으므로 제2디플립플롭(DF2)의 출력단(Q)는 자동적으로 떨어지게 되므로 인터럽트의 해제상태가 된다.
따라서 마스터 프로세서(M CPU) 제2출력포트(P13)에서 인터럽트가 끝났음을 알리는 신호를 받은 다음에 다시 마스터 프로세서(M CPU)로 인터럽트를 해제시키려는 신호를 보내지 않아도 되게 되므로 소프트웨어에서 인터럽트 해제를 기다리는 동안의 시간이 줄어 들게 된다.
상술한 바와같이 멀티 프로세서로 동작하는 시스팀에서 인터럽트를 요구한 프로세서에서 인터럽트 수행이 끝났음을 알리는 상대편 프로세서의 신호를 받아서 다시 인터럽트를 해제시킬 명령어를 보낼 필요가 없으므로 이시간만큼의 시간의 손실을 줄일수 있고 동작의 안정화를 기하는 이점이 있다.

Claims (1)

  1. 마스터 프로세서(M CPU)와 로컬 프로세서(S CPU)로 동작하는 멀티 프로세서 시스템의 핸드세이킹 회로에 있어서, 마스터프로세서(M CPU)의 제1출력포트(P11)에 제1디플립플롭(DF1)의 클럭단(CK)을 연결하고, 로컬 프로세서(S CPU)의 제2출력포트(P22)에 제2디플립플롭(DF2)의 클런단(CK)을 연결하며, 상기 제1디플립플롭(DF1)의 출력단(Q)이 상기 로컬 프로세서(S CPU)의 인터럽트단(INT)과 마스터프로세스(M CPU)의 입력포트(P12)에 동시에 연결하고, 상기 제2디플립플롭(DF2)의 출력단(Q)이 상기 마스터 프로세서(M CPU)의 인터럽트단(INT)과 로컬 프로세서(S CPU)의 입력포트(P23)에 톱니에 연결하며, 상기 마스터 프로세서(M CPU) 제2출력포트(P13)가 상기 제2디플립플롭(DF2)의 클리어단(CLR)에 연결되고, 상기 로컬 프로세서(S CPU)의 제2출력포트(P21)가 상기 제1디플립플롭(DF1)의 클리어단(CLR)에 연결되도록 구성됨을 특징으로 하는 회로.
KR2019890005495U 1989-04-29 1989-04-29 멀티 프로세서에 있어서 핸드 세이킹 회로 KR910005757Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005495U KR910005757Y1 (ko) 1989-04-29 1989-04-29 멀티 프로세서에 있어서 핸드 세이킹 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005495U KR910005757Y1 (ko) 1989-04-29 1989-04-29 멀티 프로세서에 있어서 핸드 세이킹 회로

Publications (2)

Publication Number Publication Date
KR900019147U KR900019147U (ko) 1990-11-08
KR910005757Y1 true KR910005757Y1 (ko) 1991-08-02

Family

ID=19285634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005495U KR910005757Y1 (ko) 1989-04-29 1989-04-29 멀티 프로세서에 있어서 핸드 세이킹 회로

Country Status (1)

Country Link
KR (1) KR910005757Y1 (ko)

Also Published As

Publication number Publication date
KR900019147U (ko) 1990-11-08

Similar Documents

Publication Publication Date Title
JPS5841538B2 (ja) マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
US4860200A (en) Microprocessor interface device for coupling non-compatible protocol peripheral with processor
JPS62184544A (ja) 仮想計算機システム
KR910005757Y1 (ko) 멀티 프로세서에 있어서 핸드 세이킹 회로
JPH0414376B2 (ko)
JPH04229354A (ja) 電力消費節減のためにインタラプト待ち状態のマイクロプロセッサのウェイクアップフェーズ間にｄｍａモードでのデータトランスファー
JPS5717058A (en) Control system of microprogram
JPS61223968A (ja) マルチ・マイクロプロセツサ用デ−タ制御器
JPH02135513A (ja) データ処理装置
JP2591211B2 (ja) 高速割込み処理装置
JPS6063662A (ja) マルチプロセツサシステム
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JPH04372042A (ja) 入出力割込み処理管理方式
JPS6252900B2 (ko)
JPH02236656A (ja) マルチプロセッサシステム
JPH01184569A (ja) データ伝送装置
JPH03263128A (ja) マイクロプロセッサ
JPS5837577B2 (ja) コモンバスホウシキオサイヨウシタデンシケイサンキ
JPH05342021A (ja) マルチタスク計算機
JPS63271537A (ja) 割り込み制御装置
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS60252982A (ja) マルチｃｐｕを持つコンピユ−タシステムにおけるメモリアクセス方法
JPS62204354A (ja) 入出力命令制御方式
JPS59161720A (ja) Ｄｍａ転送開始方法
JPH0546530A (ja) コンピユーター制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee