JPH0365746A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH0365746A JPH0365746A JP1201453A JP20145389A JPH0365746A JP H0365746 A JPH0365746 A JP H0365746A JP 1201453 A JP1201453 A JP 1201453A JP 20145389 A JP20145389 A JP 20145389A JP H0365746 A JPH0365746 A JP H0365746A
- Authority
- JP
- Japan
- Prior art keywords
- level
- interrupt
- central processing
- processing unit
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理システムの入出力制御装置に関し
、特に中央処理装置に対し割込みを発生する入出力制御
装置に関する。
、特に中央処理装置に対し割込みを発生する入出力制御
装置に関する。
従来、この種の入出力制御装置では中央処理装置に対し
て割込みを発生する際、入出力制御装置内では割込みレ
ベルと中央処理装置の走行レベルとの比較を行なってい
なかった。
て割込みを発生する際、入出力制御装置内では割込みレ
ベルと中央処理装置の走行レベルとの比較を行なってい
なかった。
すなわち、人出力制御装置は、割込み要因が発生すると
、中央処理装置の状態に関係なく中央処理装置に対し割
込みを実行し、中央処理装置は割込みレベルと自らの割
込みレベルと自らの走行レベルとを比較して割込みが受
付は可能か不可能かを判別し入出力制御装置に対し割込
みが受付けられたか否かを通知するようになっていた。
、中央処理装置の状態に関係なく中央処理装置に対し割
込みを実行し、中央処理装置は割込みレベルと自らの割
込みレベルと自らの走行レベルとを比較して割込みが受
付は可能か不可能かを判別し入出力制御装置に対し割込
みが受付けられたか否かを通知するようになっていた。
このように上述した従来の入出力制御装置では、割込み
レベルと中央処理装置の走行レベルとの比較を行なって
いないので中央処理装置の走行レベルの方が割込みレベ
ルより優先度が高い場合でも割込みが発生し、そのため
共通バス上で不要なバス転送が発生して共通バスの使用
効率が低下するという欠点があった。
レベルと中央処理装置の走行レベルとの比較を行なって
いないので中央処理装置の走行レベルの方が割込みレベ
ルより優先度が高い場合でも割込みが発生し、そのため
共通バス上で不要なバス転送が発生して共通バスの使用
効率が低下するという欠点があった。
本発明はこのような従来の欠点を改善したもので、その
目的は、中央処理装置への不要な割込みの発生を抑止し
、共通バスの使用効率を向上させることの可能な人出力
制御装置を提供することにある。
目的は、中央処理装置への不要な割込みの発生を抑止し
、共通バスの使用効率を向上させることの可能な人出力
制御装置を提供することにある。
本発明の入出力制御装置は、中央処理装置に対して割込
みを発生する割込み手段と、中央処理装置の走行レベル
を入力する走行レベル入力手段と、前記走行レベルがど
の中央処理装置のものかを示す走行レベル選択情報を入
力する走行レベル選択情報入力手段と、前記走行レベル
選択情報が該当する中央処理装置の中央処理装置番号を
示すとき前記走行レベルと予め割当てられている割込み
レベルとを比較し割込みの可否を判定する割込みレベル
判定手段とを有し、中央処理装置の走行レベルが予め割
当てられている割込みレベルより優先度が低い場合にの
み割込みを実行するようになっている。
みを発生する割込み手段と、中央処理装置の走行レベル
を入力する走行レベル入力手段と、前記走行レベルがど
の中央処理装置のものかを示す走行レベル選択情報を入
力する走行レベル選択情報入力手段と、前記走行レベル
選択情報が該当する中央処理装置の中央処理装置番号を
示すとき前記走行レベルと予め割当てられている割込み
レベルとを比較し割込みの可否を判定する割込みレベル
判定手段とを有し、中央処理装置の走行レベルが予め割
当てられている割込みレベルより優先度が低い場合にの
み割込みを実行するようになっている。
割込みレベル判定手段は、割込み要因が発生したときに
、走行レベル選択情報によって走行レベルが該当する中
央処理装置のものかを先ず調べ、該当する中央処理装置
のものであるときには、走行レベルと予め割当てられて
いる割込みレベルとを比較する。この比較の結果、走行
レベルが予め割当てられている割込みレベルより優先度
が低い場合にのみ、割込み手段からは中央処理装置に対
して割込みが発生する。
、走行レベル選択情報によって走行レベルが該当する中
央処理装置のものかを先ず調べ、該当する中央処理装置
のものであるときには、走行レベルと予め割当てられて
いる割込みレベルとを比較する。この比較の結果、走行
レベルが予め割当てられている割込みレベルより優先度
が低い場合にのみ、割込み手段からは中央処理装置に対
して割込みが発生する。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例のブロック図である。
本実施例の入出力制御装置１００は共通バス１０１を介
して複数の中央処理装置１０２と接続されている。なお
第１図では簡単のため１つの中央処理装置１０２だけが
示されている。
して複数の中央処理装置１０２と接続されている。なお
第１図では簡単のため１つの中央処理装置１０２だけが
示されている。
入出力制御装置１００は、主制御回路１１１と、割込み
要因が発生したときに主制御回路１１１によって起動さ
れバスインタフェース回路１１０を介して任意の中央処
理装置に対して割込みを発生する割込み回路１１２と、
中央処理装置の走行レベルを入力する走行レベル入力回
路１１３と、上記走行レベルがどの中央処理装置のもの
かを示す走行レベル選択情報を入力する走行レベル選択
情報入力回路１１５と、割込み要因が発生したときに、
入力した走行レベルと走行レベル選択情報とに基づいて
、割込みの可否を判定する割込みレベル判定回路１１４
とを備えている。
要因が発生したときに主制御回路１１１によって起動さ
れバスインタフェース回路１１０を介して任意の中央処
理装置に対して割込みを発生する割込み回路１１２と、
中央処理装置の走行レベルを入力する走行レベル入力回
路１１３と、上記走行レベルがどの中央処理装置のもの
かを示す走行レベル選択情報を入力する走行レベル選択
情報入力回路１１５と、割込み要因が発生したときに、
入力した走行レベルと走行レベル選択情報とに基づいて
、割込みの可否を判定する割込みレベル判定回路１１４
とを備えている。
次にこのような構成の入出力制御装置１００の動作を説
明する。
明する。
人出力制御装置１００において割込み要因が発生すると
主制御回路１１１は割込み回路１１２に対し、割込みの
起動を行なうとともに割込みレベル判定回路１１４に対
して割込みの可否を判定するよう要求する。
主制御回路１１１は割込み回路１１２に対し、割込みの
起動を行なうとともに割込みレベル判定回路１１４に対
して割込みの可否を判定するよう要求する。
割込みレベル判定回路１１４は、走行レベル選択情報入
力回路１１５を介して入力されてくる走行レベル選択情
報を監視し、自らが割込もうとしている中央処理装置の
中央処理装置番号と一致した時、走行レベル入力回路１
１３を介して入力される走行レベルと自らの割込みレベ
ルとを比較する。比較の結果、割込みレベルの方が走行
レベルより優先度が高いとき、割込みレベル判定回路１
１４は割込み回路１１２に対し割込みの実行を許可する
。割込み回路１１２はバスインタフェース回路１１０を
制御して中央処理装置１０２に対し割込みを発生する。
力回路１１５を介して入力されてくる走行レベル選択情
報を監視し、自らが割込もうとしている中央処理装置の
中央処理装置番号と一致した時、走行レベル入力回路１
１３を介して入力される走行レベルと自らの割込みレベ
ルとを比較する。比較の結果、割込みレベルの方が走行
レベルより優先度が高いとき、割込みレベル判定回路１
１４は割込み回路１１２に対し割込みの実行を許可する
。割込み回路１１２はバスインタフェース回路１１０を
制御して中央処理装置１０２に対し割込みを発生する。
これに対して、割込みレベル判定回路１１４における比
較の結果、割込みレベルの方が走行レベルより優先度が
低かった場合には、割込みレベル判定回路１１４は割込
み回路１１２に対し割込み実行の保留を指示する。この
場合、中央処理装置１０２が走行レベルを変更し、入出
力制御装置１００の割込みレベルより低い走行レベルに
なるまで入出力制御装置１００は割込みを保留する。
較の結果、割込みレベルの方が走行レベルより優先度が
低かった場合には、割込みレベル判定回路１１４は割込
み回路１１２に対し割込み実行の保留を指示する。この
場合、中央処理装置１０２が走行レベルを変更し、入出
力制御装置１００の割込みレベルより低い走行レベルに
なるまで入出力制御装置１００は割込みを保留する。
以上説明したように、本発明の人出力制御装置は、中央
処理装置の走行レベルを自らの割込みレベルと直接比較
し、走行レベルが自らの割込みレベルより優先度が低い
場合のみ割込みを実行するようになっているので、中央
処理装置への不要な割込みの発生を抑止し、共通バスの
使用効率を向上させるという効果がある。
処理装置の走行レベルを自らの割込みレベルと直接比較
し、走行レベルが自らの割込みレベルより優先度が低い
場合のみ割込みを実行するようになっているので、中央
処理装置への不要な割込みの発生を抑止し、共通バスの
使用効率を向上させるという効果がある。
第１図は本発明の入出力制御装置の一実施例のブロフク
図である。 第１図において、１００・・・入出力制御装置、１０１
・・・共通バス、１０２・・・中央処理装置、１１０・
・・バスインタフェース回路、１１１・・・主制御回路
、１１２・・・割込み回路、１１３・・・走行レベル入
力回路、１１４・・・割込みレベル判定回路、１１５・
・・走行レベル選択情報入力回路。
図である。 第１図において、１００・・・入出力制御装置、１０１
・・・共通バス、１０２・・・中央処理装置、１１０・
・・バスインタフェース回路、１１１・・・主制御回路
、１１２・・・割込み回路、１１３・・・走行レベル入
力回路、１１４・・・割込みレベル判定回路、１１５・
・・走行レベル選択情報入力回路。
Claims (1)
- 中央処理装置に対して割込みを発生する割込み手段と、
中央処理装置の走行レベルを入力する走行レベル入力手
段と、前記走行レベルがどの中央処理装置のものかを示
す走行レベル選択情報を入力する走行レベル選択情報入
力手段と、前記走行レベル選択情報が該当する中央処理
装置の中央処理装置番号を示すとき前記走行レベルと予
め割当てられている割込みレベルとを比較し割込みの可
否を判定する割込みレベル判定手段とを有し、中央処理
装置の走行レベルが予め割当てられている割込みレベル
より優先度が低い場合のみ割込みを実行するようになっ
ていることを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201453A JPH0365746A (ja) | 1989-08-04 | 1989-08-04 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201453A JPH0365746A (ja) | 1989-08-04 | 1989-08-04 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365746A true JPH0365746A (ja) | 1991-03-20 |
Family
ID=16441343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201453A Pending JPH0365746A (ja) | 1989-08-04 | 1989-08-04 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115768A (en) * | 1997-10-30 | 2000-09-05 | Nec Corporation | System and method for controlling main memory employing pipeline-controlled bus |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020150564A1 (en) * | 2000-02-04 | 2002-10-17 | Ensley Burt D. | Wound healing compositions and methods using tropoelastin and lysyl oxidase |
| WO2008058323A1 (en) * | 2006-11-13 | 2008-05-22 | The University Of Sydney | Use of tropoelastin for repair or restoration of tissue |
| WO2009098024A2 (en) * | 2008-02-04 | 2009-08-13 | Bernard Hertzog | Hollow needle |
| WO2010102337A1 (en) * | 2009-03-10 | 2010-09-16 | The University Of Sydney | Injectable biomaterials |
-
1989
- 1989-08-04 JP JP1201453A patent/JPH0365746A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020150564A1 (en) * | 2000-02-04 | 2002-10-17 | Ensley Burt D. | Wound healing compositions and methods using tropoelastin and lysyl oxidase |
| WO2008058323A1 (en) * | 2006-11-13 | 2008-05-22 | The University Of Sydney | Use of tropoelastin for repair or restoration of tissue |
| WO2009098024A2 (en) * | 2008-02-04 | 2009-08-13 | Bernard Hertzog | Hollow needle |
| WO2010102337A1 (en) * | 2009-03-10 | 2010-09-16 | The University Of Sydney | Injectable biomaterials |
Non-Patent Citations (1)
| Title |
|---|
| JPN6016028170; ＭＩＴＨＩＥＵＸ，Ｓ．Ｍ． ｅｔ ａｌ: 'Ｉｎ ｓｉｔｕ ｐｏｌｙｍｅｒｉｚａｔｉｏｎ ｏｆ ｔｒｏｐｏｅｌａｓｔｉｎ ｉｎ ｔｈｅ ａｂｓｅｎｃｅ ｏｆ ｃｈｅｍｉｃａｌ ｃｒｏｓｓ-ｌｉｎｋｉｎｇ' Ｂｉｏｍａｔｅｒｉａｌｓ Ｖｏｌ．３０, 2009, ｐ．４３１-４３５ * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115768A (en) * | 1997-10-30 | 2000-09-05 | Nec Corporation | System and method for controlling main memory employing pipeline-controlled bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211855A (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| JP2001160041A (ja) | オンラインシステムのｃｐｕ負荷軽減方式 | |
| JPH0365746A (ja) | 入出力制御装置 | |
| JPH0328951A (ja) | 入出力制御装置 | |
| JPH03262062A (ja) | 中央処理装置 | |
| JPS63636A (ja) | タスク制御方式 | |
| JPH064306A (ja) | 割り込み処理の分割方法 | |
| CN115269139A (zh) | 基于可信区域的双操作系统混合实时任务调度方法和系统 | |
| KR910005757Y1 (ko) | 멀티 프로세서에 있어서 핸드 세이킹 회로 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH06168142A (ja) | 入出力チャンネル毎および割り込みレベル毎に割り込み許可および禁止機能を有する入出力処理装置 | |
| JPH06309179A (ja) | 割り込み制御装置 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH06282445A (ja) | 周辺デバイス排他制御装置 | |
| JPH03164940A (ja) | 割込み時期を複数化した計算機 | |
| JPH08161280A (ja) | マルチプロセッサシステムの割込み調停方式 | |
| JPH01140362A (ja) | チャネル制御装置 | |
| JPH0683637A (ja) | マイクロコンピュータの割り込み処理方式 | |
| JPH064302A (ja) | 多重割込制御装置 | |
| JPH07248865A (ja) | デバイスコントローラのアクティビティ検出方式 | |
| JPS60147845A (ja) | 巡環パイプライン型デ−タフロ−計算機の負荷制御方式 | |
| JPS62140145A (ja) | 仮想計算機システム | |
| JPS6225358A (ja) | 割込要求レベル可変装置 | |
| JPS6170653A (ja) | プロセツサ間の割込み制御方式 | |
| JPH04162140A (ja) | Ｏｓの割込みレベル変更方式 |