JPH04178803A - プログラマブルコントローラの電断時システムリセット停止制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、各種シーケンス制御に用いられるプログラマ
ブルコントローラに関し、特に電断時に於けるシステム
のリセット停止を制御する電断時システムリセット停止
制御方法に関するものである。

（従来の技術） 各種ファクトリオートメーション等に於ける各種シーケ
ンス制御を変更可能なプログラムにより効率的に行うこ
とができるプログラマブルコントローラ、特にＣＰＵを
用いたプログラマブルロジックコン！・ローラは、従来
よりよく知られており、広く普及している。

プログラマブルコントローラに於いては、システムプロ
グラムの稼働中にプログラマブルコン１゛ローラのＣＰ
Ｕ、メモリに対する通電が停止されると、システムプロ
グラム、その他のメモリ内容が破壊される虞れがあるた
め、電断時にはプログラマブルコントローラのＣＰＵ、
メモリに対する通電の停止に先たってシステムリセット
停止が行われる必要がある。

一般に、プログラマブルコントローラは、商用交流電源
を電源とし、変圧器を含む電源装置より直流の所定の二
次側電圧を与えられて作動するよになっており、停電等
により電源装置に一次側電圧が与えられなくなっても、
即ち電断が生じても、瞬時には二次側電圧は消滅しない
から、電断時にプログラマブルコントローラのＣＰＵ、
メモリに対する通電が停止されることに先だってシステ
ムリセット停止を行うことが可能である。

電断が生じても瞬時には二次側電圧は消滅しないことに
より、電断が二次側電圧保持時間内の瞬間的なものであ
る場合には、電断が生じても二次側電圧は連続保持され
るから、この時、即ち瞬時停電時にはシステムリセット
停止を行う必要はない。

このようなことから、上述の如きプログラマブルコント
ローラに於いては、ハードウェア、或はソフトウェアに
よるタイマにより電断時間を計測し、電断時間が所定値
、即ちシステムリセット停止許容時間（瞬停時間）以内
である時にはシステムリセット停止を行わず、電断時間
がシステムリセット停止許容時間を超えた時点にてシス
テムリセット停止を行い、可及的にシステムリセット停
止が生じないようにされている。

（発明が解決しようとする課題） 電断が生じても、それ以降に二次側電圧が維持される時
間、即ち二次側電圧保持時間は、プログラマブルコント
ローラに接続されるＩ／Ｏユニット（入出カニニット）
等による負荷に応じて／Ｏ１１ＩＳｅＣ〜２００ｍ５ｅ
Ｃと変化する。

これに対し、ハードウェアによるタイマにより電断時間
を計測するものに於いては、システムリセット停止許容
時間は固定であって変更され得ず、システムリセット停
止許容時間は、安全を見込んで短い値、例えば／Ｏｍ５
ｅｃ〜４Ｑｍｓｅｃに設定される。この場合には、電断
時に二次側電圧が維持されていてシステムリセット停止
を行う必要がないにも拘らずシステムリセット停止が行
われることが生る。システムリセット停止が行われると
、システムのリブートに時間を要し、プログラマブルコ
ントローラの制御対象プラントによっては、初期動作に
戻り、これが誤動作する虞れがある。

ソフトウェアによるタイマにより電断時間を計測するも
のに於いては、システムリセット停止許容時間はユーザ
により変更、調節可能であるが、しかし、この設定はユ
ーザの経験等により任意に行われ、これの最適設定には
時間がかかり、また誤設定される可能性がある。システ
ムリセット停止許容時間が適正値より長く誤設定される
と、システムリセット停止以前に二次側電圧が消滅し、
メモリ内容が破壊される虞れが生じる。

本発明は、従来のプログラマブルコントローラに於ける
」二連の如き問題点に着目してなされたものであり、プ
ログラマブルコントローラの負荷の如何に拘らずシステ
ムリセット停止許容時間をユーザの経験等を必要とする
ことなく常に自動的に且つ的確に最適設定するプログラ
マブルコントローラの電断時システムリセット停止制御
方法を提供することを目的としている。

（課題を解決するための手段） 上述の如き目的は、本発明によれば、変圧器を含む電源
装置より所定の二次側電圧を与えられて作動するプログ
ラマブルコントローラの電断時システムリセット停止制
御方法に於いて、Ｉ／Ｏユニットの消費電流に関するデ
ータと消費電流と電断時のシステムリセット停止許容時
間に関するデータとを予めプログラマブルコントローラ
のメモリに格納しておき、プログラマブルコントロール
本体（ＣＰＵ装置）に接続されたＩ／Ｏユニットに応じ
てＩ／Ｏユニットの総消費電流を前記メモリに格納され
たデータに基づいて算出し、この総消費電流に応じて電
断時のシステムリセット停止許容時間を前記メモリに格
納されたデータに基づいて決定し、電断が前記システム
リセット停止許客待間を超えて連続して生じた時にシス
テムリセット停止を行うことを特徴とするプログラマブ
ルコントローラの電断時システムリセット停止制御方法
によって達成される。

（作用） 上述の如き電断時システムリセット停止制御方法によれ
ば、プログラマブルコントローラのメモリに格納された
データに基づき、プログラマブルコントロール本体に接
続されたＩ／Ｏユニットに応じてＩ／Ｏユニットの総消
費電流が算出され、この総消費電流、即ちプログラマブ
ルコントローラの負荷に応じて、電断時のシステムリセ
ット停止許容時間が前記メモリに格納されたデータに基
づき自動的に決定される。

（実施例） 以下に添付の図を参照して本発明を実施例について詳細
に説明する。

第１図は本発明による電断時システムリセット停止制御
方法が実施されるプログラマブルコントローラの一実施
例を示している。

プログラマブルコントローラは、プログラマブルコント
ローラ本体としてのＣＰＵ装置１と、電源装置３と、Ｉ
／Ｏユニッｌ−５とを有している。

ＣＰＵ装置１は、Ｍ　Ｐ　Ｕ　７と、システムプログラ
ム等を格納したシステムＲＯＭ９と、ニーサブログラム
、本発明による電断時システムリセット停止制御方法の
実施に用いるデータ等を格納するＲＡＭＩ　１と、ＭＰ
Ｕ７に対しシステムリセット停止命令を出力するリセッ
ト回路１３と、インタフェイス１５と、これらを互いに
接続する内部バス１７とを有している。

電源装置３は、変圧器、整流手段、電断検出回路等を含
むそれ自身周知の構造のものであり、これは、−次電源
として商用交流電源より交流電圧を与えられ、二次側電
圧として、所定の直流電圧、例えば直流５ＶをＣＰＵ装
置１に与えるようになっている。また電源装置３は、内
蔵の電断検出回路より一次電源か遮断されたことを示す
信号、即ち電断信号をＣＰＵ装置１のＭＰＵ７へ出力す
るようになっている。

Ｉ／Ｏユニット５は、入出力回路１９と、インタフェイ
ス２１とを有し、インタフェイス２１により外部バス２
３を介してＣＰＵ装置１のインタフェイス１５と接続さ
れている。Ｉ／Ｏユニット５は、図に於いては、一つの
みであるが、これはボート数等力情なった各種型式とし
て、必要に応じて複数個、外部バス２３によりＣＰＵ装
置１に対し並列に接続される。

ＣＰＵ装置１のＲＡＭＩＩは、ＣＰＵ装置１に接続され
たＩ／Ｏユニット５の型式、個数等の構成情報を記憶し
ているＩ／Ｏテーブルを有していると共に、第２図に示
されている如く、Ｉ／Ｏユニット５の消費電流に関する
データを各型式毎に記憶した消費電流テーブルと、第３
図に示されている如く、消費電流と電断時のシステムリ
セット停止許容時間に関するデータとを格納している。

電断時のシステムリセット停止許容時間は電源装置３の
負荷に対する二次側電圧保持時間に応じて定められ、こ
れは、計算、実験等により事前に求められる。

ＣＰＵ装置１は、運転開始時の初期処理として、ＣＰＵ
装置１に接続されたＩ／Ｏユニット５の構成情報をＩ／
Ｏテーブルより読み出してこれを認知し、Ｉ／Ｏユニッ
ト５の構成情報に応じてＩ／Ｏユニット５の総消費電流
をＲＡＭＩＩに格納された消費電流テーブルの消費電流
データに基づいて算出し、この総消費電流に応じて電断
時のシステムリセット停止許容時間をＲＡＭＩＩに格納
された消費電流と電断時のシステムリセット停止許容時
間に関するデータに基づいて決定なるようになっている
。

リセット回路１３は、上述の如く決定されたシステムリ
セット停止許容時間に応じ、電断がシステムリセット停
止許容時間を超えて連続して生じた時にＭＰＵ７に対し
システムリセット停止命令を出力するようになっている
。

第４図は本発明による電断時システムリセッ）・停止制
御方法が実施されるプログラマブルコントローラのメイ
ンルーチンの一例を示している。

これに於いては、先ず、ステップ／Ｏ０にて各種初期処
理が行われ、次にステップ２００にて入力リフレッシュ
が行われる。ステップ３００に於いては、ユーザプロク
ラム等に応じて命令演算が実行され、次にステップ４０
０にて出力リフレッシュが行われ、ステップ２００に戻
る。

第５図はメインルーチンのステップ／Ｏ０にて行われる
初期処理ルーチンの一例を示している。

これに於いては、先ず、ステップ１／ＯにてＣＰＬ７装
置１に接続されているＩ／Ｏユニット５の型式、個数等
の構成情報を記憶するＩ／Ｏテーブルを作成することが
行われる。

次にステップ１２０にて、Ｉ／ＯテーブルよりＣＰＵ装
置１に接続されているＩ／Ｏユニット５の構成情報を読
み出し、この構成情報に応じてＩ／Ｏユニット５の総消
費電流をＲＡＭ］、１に格納された消費電流テーブルの
消費電流データ（第２図参照）に基づいて算出すること
が行われる。例えば、型式Ａと型式Ｂと型式ＣのＩ／Ｏ
ユニット５が各々２個ずつ接続されている場合には、０
゜２５Ａｘ２＋０．５Ａ、Ｘ２＋１．０ＡＸ２＝３゜５
Ａなる計算か行われる。

次にステップ１３０にて、総消費電流に応じて電断時の
システムリセット停止許容時間ＴＳｅｔをＲＡＭ１１に
格納された消費電流と電断時のシステムリセット停止許
容時間に関するデータ（第３図参照）に基づいて決定な
ることが行われる。

例えば、総消費電流３．５Ａである時には、システムリ
セット停止許容時間Ｔｓｅｔは１２０ｍ５ｅｃに決定さ
れる。

次にステップ１４０にて、上述の如く決定されたシステ
ムリセット停止許容時間ＴｓｅｔをＲＡＭ１ｌに登録す
ることが行われる。

ステップ１５０以降に於いては、その他の初期処理が行
われる。

」−述の如く、システムリセット停止許容時間Ｔｓｅｔ
が設定されることにより、例えば、第６図に示されてい
る如く、時点ＴＩにて電断が生じ、これによりのちの時
点Ｔ２にて電断信号がＭＰＵ７に与えられると、ＭＰＵ
７がソフトウェアによるタイマにより時間計測を開始し
、これよりシステムリセット停止許容時間”ｒｓｅｔが
経過した時点Ｔ３にてまだ電断信号が与えられいれば、
リセット回路１３がＭＰＵ７にシステムリセット停止命
令を出力することが行われ、システムリセット停止が時
点Ｔ４に於ける二次側電圧消滅前に必ず実行される。

（発明の効果） 以上の説明から理解される如く、本発明によるプログラ
マブルコントローラの電断時システムリセット停止制御
方法によれば、プログラマブルコントローラのメモリに
格納されたデータに基づき、プログラマブルコントロー
ラ本体に接続されたＩ／Ｏユニットに応じてＩ／Ｏユニ
ットの総消費電流がプログラマブルコントローラの負荷
として算出され、この総消費電流、即ちプログラマブル
コントローラの負荷に応じて、電断時のシステムリセッ
ト停止許容時間が前記メモリに格納されたデータに基づ
き自動的に決定されるから、プログラマブルコントロー
ラの負荷の如何に拘らずシステムリセット停止許容時間
がユーザの経験等を必要とすることなく常に自動的に且
つ的確に最適設定されるようになり、無意味にシステム
リセット停止が行われたり、電断時に有効にシステムリ
セット停止が行われなかったりたりすることが回避され
る。これにより、積雪地域等、特に瞬間的な停電が多い
環境に於いて、システム停止回数が低減し、稼働率が向
上するようになる。

【図面の簡単な説明】

第１図は本発明による電断時システムリセット停止制御
方法の実施に使用されるプログラマブルコントローラの
一実施例を示すブロック図、第２図は本発明による電断
時システムリセット停止制御方法の実施に使用される消
費電流テーブルの一例を示すテーブル図、第３図は消費
電流と電断時のシステムリセット停止許容時間との関係
を示すグラフ、第４図は本発明による電断時システムリ
セット停止制御方法か実施されるプログラマブルコント
ローラのメインルーチンの一例を示すフローチャート、
第５図は初期処理ルーチンの二側を示すフローチャート
、第６図は電断時のシステムリセット停止制御のタイム
チャートである。 １・・・ＣＰＵ装置 ３・・・電源装置 ５・・・Ｉ／Ｏユニット ７・・・ＭＰＵ ９・・・システムＲＯＭ １１・・・ＲＡＭ １３・・・リセット回路 １５・・・インタフェイス １７・・・内部バス １９・・・入出力回路 ２１・・・インタフェイス ２３・・・外部バス 特許出願人　　オムロン株式会社 代　理　人　　弁理士　和田成則 第　　　］　　　］図 第２図 第３図 第４図 第５図 ？ 第６図 ’１’、Ｔノ　　Ｔ、Ｔ４

Claims (1)

1. 【特許請求の範囲】 １、変圧器を含む電源装置より所定の二次側電圧を与え
   られて作動するプログラマブルコントローラの電断時シ
   ステムリセット停止制御方法に於いて、 Ｉ／Ｏユニットの消費電流に関するデータと消費電流と
   電断時のシステムリセット停止許容時間に関するデータ
   とを予めプログラマブルコントローラのメモリに格納し
   ておき、 プログラマブルコントロール本体に接続されたＩ／Ｏユ
   ニットに応じてＩ／Ｏユニットの総消費電流を前記メモ
   リに格納されたデータに基づいて算出し、 この総消費電流に応じて電断時のシステムリセット停止
   許容時間を前記メモリに格納されたデータに基づいて決
   定し、 電断が前記システムリセット停止許容時間を超えて連続
   して生じた時にシステムリセット停止を行うことを特徴
   とするプログラマブルコントローラの電断時システムリ
   セット停止制御方法。