JPH04169955A

JPH04169955A - マイクロコンピュータ

Info

Publication number: JPH04169955A
Application number: JP2297407A
Authority: JP
Inventors: Tomoko Tsunami; 津波　トモ子
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-11-02
Filing date: 1990-11-02
Publication date: 1992-06-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はマイクロコンピュータに関し、特に所定の割込
み信号が発生した時点において、データ転送を行うマイ
クロコンピュータに関する。

〔従来の技術〕

従来のマイクロコンピュータについて、第３図に示され
るように、３線式シリアルインタフェースのシフトレジ
スタとメモ・９間における転送を例にとり、送受信を数
バイトづつ交互に行う場合についての動作を説明する。

第３図に示されるように、本従来例は、スイッチ２８．
２９およびシフトレジスタ３０を含むシリアルインタフ
ェース３１と、出力ラッチ３２と、転送回数指定レジス
タ３３と、転送メモリ３４と、転送方向指定フラグ３５
と、インバータ３６と、転送アドレスレジスタ３７と、
転送アドレスレジスタ３８と、を部分構成要素として備
えている。

第３図において、端子５７は、外部からの送信デ−タを
入力する端子で、スイッチ２８がオンしている時に、こ
の端子５７を介して、入力データがシフトレジスタ３０
に取込まれる。端子５８は、シフトレジスタ２８のデー
タを、スイッチ２９がオンしている時に、１ビツトずつ
外部に出力する端子である。

また、端子５９は、ＣＰＵ　（図示せず）が出力う・ｙ
チ３２にライトした値を出力する端子である。

シフトレジスタ３０は、受信許可の時には、端子５７か
らの入力データを１ビツトずつシフトしながら入力し、
送信許可の時には、１ビ・ｙトずつ端子５８にデータを
出力する。また、転送完了割込み信号１２４は、送信／
受信の転送の終了に伴ない、シリアルインタフェース３
１において発生される信号である。送信許可信号１２２
はシリアル送信を許可する信号であり、受信許可信号１
２１はシリアル受信を許可する信号である。

バス２０１は、シフトレジスタ３０から転送メモリ３４
にデータを転送したり、また、転送メモリ３４からシフ
トレジスタ３０にデータを転送するためのバスである。

転送方向指定フラグ３５は、転送メモリ３４とシフトレ
ジスタ３０のデータ転送の方向を指定するフラグで、メ
モリレジスタ転送信号１２５を出力する。レジスタメモ
リ転送信号１２６は、このメモリレジスタ転送信号１２
５をインバータ３６により反転された信号である。

転送アドレスレジスタ３７は、転送元／先のレジスタア
ドレスを指定し、選ばれたレジスタに対して選択信号１
２７を出力する。また、転送アドレスレジスタ３８は、
転送元／先のメモリアドレスを指定し、選ばれたメモリ
に対して選択信号１２９を出力する。転送回数設定レジ
スタ３３は、転送メモリ３４とシフトレジスタ３０との
間のデータ転送回数を設定するレジスタであり、１回の
転送が終了するたびにデクリメントし、“０”になると
割込み信号１２４を出力する。

次に、動作について説明する。連続受信は、転送完了割
込み信号１２３により、シフトレジスタ３０に格納され
ているデータを浸出し、転送メモリ３４に自動転送する
動作を所定回数繰返すことにより行われる。転送終了後
、転送回数設定レジスタ３３より割込み信萼１２４が出
力されると、割込み信号１２４の割込み処理プログラム
において、転送方向指定フラグ３５の値を書換えること
により、レジスタアドレスという転送方向の指定がメモ
リアレスタという転送方向に切替えられる。このように
して、転送メモリ３４からシフトレジスタ３０に対する
データ転送が可能となり、連続送信へと動作が移行する
。

ここで、割込み信号１２４が出力された時点において、
割込み信号１２４と、それより優先度の高い他の割込み
が競合した場合について考えてみる。

優先度の低い割込みは、高い割込みの処理が終了するま
でＣＰＵにより受付けが保留されるため、割込み信号１
２４が出力されてから実際に転送モードを切替えるまで
にウェイトがかかる。また、実行時間の長い命令を実行
している時に割込み信号１２４が出力された場合におい
ても、実行中の命令の終了後でなければ、割込み処理の
実行ができないため、同様に、転送モードの切替えまで
ウェイトがかかる構成となっている。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンビュ＝りにおいては、指定
回数のデータ転送が終了した後、転送方向を切替える際
に、ソフトウェアによりモード指定の変更およびハンド
シェイクを行う必要がある。従って、プログラムの実行
内容の如何によっては、データ転送終了からモード変更
を行うまでにウェイトがかかることがあるため、特に、
マイクロコンピュータ同士のデータ通信に前記のデータ
転送を使用する場合には、通信相手のマイクロコンピュ
ータの処理速度を劣化させてしまうという欠点がある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、所定の割込み信号の
発生時に、レジスタとメモリ間のデータ転送を行うマイ
クロコンピュータにおいて、前記データ転送の転送回数
を指定する手段（１）と、前記データ転送の転送先およ
び転送元を指定する手段（２）と、前記データ転送の転
送方向を指定する手段（３）と、前記手段（１）により
指定される転送回数のデータ転送の終了ごとに、前記デ
ータ転送の転送方向を切替える手段（４）と、を備えて
構成される。

また本発明のマイクロコンピュータは、前記子−段（４
）により、データ転送の転送方向を切替えた時に、チッ
プ外に所定の信号を出力する手段（５）を備えて構成し
てもよい。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の第１の実施例を示すブロック図である。第
１図に示されるように、本実施例は、スイッチ１．２お
よびシフトレジスタ３を含むシリアルインタフェース４
と、出力ラッチ５と、転送回数カウンタ６と、転送回数
指定レジスタ７と、転送メモリ８と、転送アドレスレジ
スタ９と、転送アドレスレジスタ１０と、転送方向指定
フラグ１１と、インバータ１２と、を部分構成要素とし
て備えている。

第１図より明らかなように、本実施例の従来例との主た
る相違点は、転送回数カウンタ６が構成要件として付加
されていることである。第１図における、端子５１〜５
３、スイッチ１および２、シフトレジスタ３、転送メモ
リ８、転送方向指定フラグ１１、転送アドレスレジスタ
９、インバータ１２、およびバス２０１等の動作につい
ては、前述の従来例の場合と同様である。

第１図において、転送アドレスレジスタ１０は、転送元
／先を指定するレジスタで、選択信号１０７を転送メモ
リ８に送出する。また、転送完了割込み信号１０３が発
生して入力される時には、ラッチデータをインクリメン
トする。転送回数指定レジスタ７は、転送回数を保持す
るレジスタで、レジスタに対するライト時、および転送
回数カウンタ６から転送モード変更信号１０４が出力さ
れる時点において、転送回数カウンタ６にデータを転送
する。転送回数カウンタ６は、ラッチした値を、転送が
１回終了するたびごとにデクリメントし、カウンタ値が
“０”になると、転送モード変更信号１０４を発生して
、転送方向指定フラグ１１および出力ラッチ５に送出す
る。出力ラッチ５は、ＣＰＵ（図示せず）からのライト
、および転送回数カウンタ６からの転送モード変更信号
１０４によってデータが変化するラッチで、その保持デ
ータは端子５３を介して外部に出力される。

次に、動作について説明する。転送回数カウンタ６は、
１回のシリアル転送が終了するたびごとにデクリメント
され、そのカウンタ値が“０”になると、転送回数カウ
ンタ６からは転送モード変更信号１０４が出力される。

そして、同時に、転送回数指定レジスタ７のデータをリ
ロードする。この転送モード変更信号１０４は、転送方
向指定フラグ１１に送られ、転送方向指定フラグ１１の
データを反転させる。従って、メモリーレジスタに転送
モードが変更され、レジスタメモリ転送信号１０６がア
クティブからディスアクティブに変化して、メモリレジ
スタ転送信号１０５がアクティブに転移することによっ
て、転送メモリ８がらシフトレジスタに対してデータが
転送される。また、同時に出力ラッチ５のデータが反転
する。

以上のようにして、転送モードの切替えが終了して、モ
ードが切替わった以後においても、シリアル転送が１回
終了するたびごとに転送回数カウンタ６はデクリメント
され、メモリからレジスタに対するデータ転送か行われ
る。そして、カウント値が°゛０″になる時点において
、転送モード変更信号１０４が転送回数カウンタ６から
出力され、転送方向指定フラグ１１に送られて、その値
を反転させ、同時に出力ラッチ５のデータは反転する。

この時、シリアル転送のハンドシェイク用ポートとして
端子５３を使用すれば、転送モードの変更とハンドシェ
イクとを同時に行うことが可能である。例えば、１５Ｍ
Ｈｚで動作しているマイクロコンピュータと、８　ＭＨ
ｚで動作しているマイクロコンピュータをスレーブモー
ドに設定して、所定回数のデータ転送を終了した時に、
実行時間が３０サイクルの命令を実行していたものとし
、且つ割込み処理に移行する前に必要なＳＰ（スタック
ポインタ）およびＰＣの退避に要する時間が１０サイク
ルで、割込み処理ルーチンによって転送モードおよびハ
ンドシェイク用ポートを書換える時間が１０すイクルで
あるものとすると、従来においては、モード変更および
ハンドシェイクに要する時間が、（０，２５ｘ３０＞＋
（０，２５ｘＬＯ）＋（０，２５ｘｌＯ）　＝　１２．
５μＳとなり、マスク・マイクロコンピュータの９４サ
イクルに相当する。即ち、マスク・マイクロコンピュー
タにおいては、９４サイクルもウェイトしなければなら
ない。しかし、本実施例の場合には、上記のウェイト時
間はＯとなる。

次に、本発明の第２の実施例について説明する。第２図
は、第２の実施例を示すブロック図である。第２図に示
されるように、本実施例は、スイッチ１３．１４および
シフトレジスタ１５を含むシリアルインタフェース１６
と、出力ラッチ１７と、転送回数カウンタ１８および１
９と、転送回数指定レジスタ２０および２１と、ＡＮＤ
回路２２および２３と、転送メモリ２４と、転送アドレ
スレジスタ２５および２６と、転送方向指定フラグ２７
と、インバータ２８と、を部分構成要素として備えてい
る。

なお、第２図における、端子５４〜５６、スイッチ１３
および１４、シフトレジスタ１５、シリアルインクフェ
ース１６、出力ラッチ１７、転送メモリ２４、転送方向
指定フラグ２７、転送アドレスレジスタ２５および２６
、インバータ１２、およびバス２０２等の動作について
は、前述の第１の実施例の場合と同様である。

第２図において、転送回数指定レジスタ２０は、シフト
レジスタ１５から転送メモリ２４に転送されるデータの
転送回数を指定するレジスタで、ライト時にデータを転
送回数カウンタ１８に出力する。また、転送回数カウン
タ１８は、転送回数指定レジスタ２０のデータをラッチ
して、シフトレジスタ１５から転送メモリ２４に対する
データ転送が終了するたびごとにデクリメントされ、カ
ウント数が“０”になると、転送モード変更信号１１３
を転送方向指定フラグ２７と出力ラッチ１７の双方に出
力する。ＡＮＤ回路２２は、転送完了割込み信号１１７
とレジスタメモリ転送信号１１５の双方を入力し、その
出力を転送回数カウンタ１８に出力する。

転送回数指定レジスタ２１は、転送メモリ２４からシフ
トレジスタ１５に送られるデータの転送回数を指定する
レジスタで、ライト時にデータを転送回数カウンタ１９
に出力する。更に、転送モード変更信号１１４がアクテ
ィブの時にも、転送回数カウンタ１９にデータを出力す
る。転送回数カウンタ１９は、転送回数指定レジスタ２
１のデータをラッチして、転送メモリ２４からシフトレ
ジスタ１５に送られるデータ転送が終了するたびごとに
デクリメントされ、カウント値が“０”になると、転送
モード変更信号１１４を、転送方向指定フラグ２７と出
力ラッチ１７の双方に出力する。また、ＡＮＤ回路２３
は、転送完了割込み信号１１７とメモリレジスタ転送信
号１２０を入力とするＡＮＤ回路で、その出力は、転送
回数カウンタ１９に入力される。

次に、動作について説明する。シリアルの連続受信時に
おいては、シフトレジスタ１５から転送メモリ２４に対
するデータ転送を、転送方向指定フラグ２７により指定
する。この時、転送回数指定レジスタ２０および２１の
双方に対して、予め、転送データを設定しておく。

１回のシリアル受信が終了するたびごとに、シフトレジ
スタ１５から転送メモリ２４に対するデータ転送が行わ
れ、転送回数カウンタ１８がデクリメントされて、その
カウント値が“０”になった時点において、転送回数カ
ウンタ１８からは転送モード変更信号１１３が出力され
、転送方向指定フラグ２７と出力ラッチ１７の双方に送
られる。従って、レジスタメモリ転送信号１２０がアク
ティブからディスアクティブに変化し、メモリレジスタ
転送信号１２０がアクティブになることにより、メモリ
ーレジスタに転送モードが変更され、転送メモリ２４か
らシフトレジスタ１５にデータが転送される。そして、
同時に、出力ラッチ１７のデータも反転し、また、転送
回数指定レジスタ２０のデータをリロードする。

次に、連続送信時の動作について説明する。メモリーレ
ジスタのデータ転送の場合には、１回のシリアル送信が
終了するたびごとに、転送メモリ２４からシフトレジス
タ１５に対するデータ転送が行われ、それに対応して、
転送回数カウンタ１９がデクリメントされて、そのカウ
ント値が“０”になった時点において、転送回数カウン
タ１９からは転送モード変更信号１１４が出力され、転
送方向指定フラグ２７と出力ラッチ１７の双方に送られ
る。

従って、メモリレジスタ転送信号１２０がアクティブか
らディスアクティブに変化し、レジスタメモリ転送信号
１１ｇがアクティブになることによって、レジスターメ
モリに転送モードが変更され、シフトレジスタ１５から
転送メモリ２４に対するデータ転送が行われるとともに
、出力ラッチ１７のデータが反転する。また、同時に、
転送回数指定レジスタ２１のデータをリロードする。

以上説明したように、本実施例においては、レジスター
メモリの転送回数と５レジスタ→メモリの転送回数とを
、それぞれ個別に設定することができるため、転送方向
によって転送回数が異なる場合、即ち、マスクとスレー
ブのシリアル転送データの数が異なる場合において、極
めて肴効である。

〔発明の効果〕

以上説明したように、本発明は、転送回数を指定するレ
ジスタと、転送先および転送元を指定するレジスタと、
転送方向を指定するフラグと、指定回数のデータ転送を
終了するたびに転送方向を切替える手段と、前記転送方
向を切替えた時にチップ外に信号を出力する手段とを備
えることにより、マイクロコンピュータ間におけるデー
タ転送において、転送データ処理とは異なる要因によっ
て、転送モードの変更にウェイトがかかる事態を回避す
ることが可能となり、マイクロコンピュータ間における
データ転送を高速に、且つ効率よく行うことができると
いう効果がある。

【図面の簡単な説明】

第１図および第２図は、それぞれ本発明の第１および第
２の実施例を示すブロック図、第３図は従来例を示すブ
ロック図である。図において、１　、２　、１３．１４．２９．３０・−
・・・・スイッチ、３．１５．３１・・−・・・シフト
レジスタ、４，１６゜３２・・・・・・シリアルインタ
フェース、５　、１７．３３・・・・・・ラッチ、６．
１８．１９・・・・・−転送回数カウンタ、７゜２０、
２１．３４・・・・・・転送回数指定レジスタ、８．２
４゜３５・・・・・・転送メモリ、９　、１０．２５．
２６．３６．３７・・−・・・転送アドレスレジスタ、
１１．２７．３８・・・・・・転送方向指定フラグ、１
２．２１１！、　３９・・・・・・インバータ、２２．
２３−・・・・・ＡＮＤ回路。

Claims

【特許請求の範囲】１、所定の割込み信号の発生時に、レジスタとメモリ間
のデータ転送を行うマイクロコンピュータにおいて、前
記データ転送の転送回数を指定する手段（１）と、前記
データ転送の転送先および転送元を指定する手段（２）
と、前記データ転送の転送方向を指定する手段（３）と
、前記手段（１）により指定される転送回数のデータ転
送の終了ごとに、前記データ転送の転送方向を切替える
手段（４）と、を備えることを特徴とするマイクロコン
ピュータ。２、前記手段（４）により、データ転送の転送方向を切
替えた時に、チップ外に所定の信号を出力する手段（５
）を備えることを特徴とする請求項１記載のマイクロコ
ンピュータ。