JPH04143816A - 時間計測方式 - Google Patents
時間計測方式Info
- Publication number
- JPH04143816A JPH04143816A JP2266912A JP26691290A JPH04143816A JP H04143816 A JPH04143816 A JP H04143816A JP 2266912 A JP2266912 A JP 2266912A JP 26691290 A JP26691290 A JP 26691290A JP H04143816 A JPH04143816 A JP H04143816A
- Authority
- JP
- Japan
- Prior art keywords
- time
- interruption
- interrupt
- timing
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims description 26
- 238000012937 correction Methods 0.000 claims description 10
- 238000000691 measurement method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 abstract description 3
- 230000000737 periodic effect Effects 0.000 description 14
- 238000012545 processing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000593 degrading effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
ＣＰＵにおいて成る時刻から正確に所定時間経過した後
にタイミングを発生させるための時間計測方式に関し、 ＣＰＵ搭載装置の性能を低下させることなく時間計測の
誤差を小さくすることを目的とし、一定周期で発生する
クロック信号を分周して所定の時間間隔Ｔ毎に周期割込
み信号を発生するタイマ手段と、該割込み信号の発生回
数を計数することにより装置の動作開始からの経過時間
および任意時刻から任意時間が経過したことを認識する
ＣＰＵとを有する装置において、周期割込みのタイミン
グからＴ３時間遅れて時間幅Ｔｒの時間計測要求が発生
したら、ＣＰＵは該遅れ時間Ｔ１と該要求時間幅Ｔｒと
の和をタイミング周期Ｔで割って所要割込み回数ｎと補
正時間Ｔ２とを求め、ｎ回目の割込み処理時ｊ５こ該補
正時間Ｔ２に対応する分周値ｌを該タイマ手段に設定し
、該タイマ手段はｎ＋１回目の割込みをＴ２のタイミン
グで行い、該ｎ＋１回目の割込み時刻をもって該時間計
測要求の終了とする構成である。
にタイミングを発生させるための時間計測方式に関し、 ＣＰＵ搭載装置の性能を低下させることなく時間計測の
誤差を小さくすることを目的とし、一定周期で発生する
クロック信号を分周して所定の時間間隔Ｔ毎に周期割込
み信号を発生するタイマ手段と、該割込み信号の発生回
数を計数することにより装置の動作開始からの経過時間
および任意時刻から任意時間が経過したことを認識する
ＣＰＵとを有する装置において、周期割込みのタイミン
グからＴ３時間遅れて時間幅Ｔｒの時間計測要求が発生
したら、ＣＰＵは該遅れ時間Ｔ１と該要求時間幅Ｔｒと
の和をタイミング周期Ｔで割って所要割込み回数ｎと補
正時間Ｔ２とを求め、ｎ回目の割込み処理時ｊ５こ該補
正時間Ｔ２に対応する分周値ｌを該タイマ手段に設定し
、該タイマ手段はｎ＋１回目の割込みをＴ２のタイミン
グで行い、該ｎ＋１回目の割込み時刻をもって該時間計
測要求の終了とする構成である。
（産業上の利用分野〕
本発明は、ＣＰＵにおいて成る時刻から正確に所定時間
経過した後にタイミングを発生させるための時間計測方
式に関する。
経過した後にタイミングを発生させるための時間計測方
式に関する。
ＣＰＵの命令実行において、アプリケーションプログラ
ム（以下ＡＰ）がオペレーテングシステム（以下Ｏ３）
に対して、例えばＴｒ１秒後の再起動を要求した場合、
Ｏ３は同要求発生時刻からＴえ秒後のタイミングを発生
させて、そのタイミングにＡＰを再起動しなければなら
ない。そこで時間計測方式としてはＴ８秒を精度良（か
つＯ３によるＣＰＵのオーバーヘッドが最小限度で計測
できるようにすることが望まれる。
ム（以下ＡＰ）がオペレーテングシステム（以下Ｏ３）
に対して、例えばＴｒ１秒後の再起動を要求した場合、
Ｏ３は同要求発生時刻からＴえ秒後のタイミングを発生
させて、そのタイミングにＡＰを再起動しなければなら
ない。そこで時間計測方式としてはＴ８秒を精度良（か
つＯ３によるＣＰＵのオーバーヘッドが最小限度で計測
できるようにすることが望まれる。
第３図は、本発明が対象とするＣＰＵ搭載装置のブロッ
ク図、第４図は従来方式の動作タイミングチャートであ
る。
ク図、第４図は従来方式の動作タイミングチャートであ
る。
第３図において、１はクロック発生部、２はカウンタ２
１を内蔵し所定時間毎に割込み信号を発生するプログラ
マブル・インターバル・タイマ等のタイマ手段、３はＣ
ＰＵ、４はメモリ、５は入出力制御部を示し、これらの
各部は共通バス６に接続されている。タイマ手段２およ
び入出力制御部６はＣＰＵ３からの指令により動作する
。メモリ４には、ＣＰＵを制御するための、オペレーテ
ィングシステム（以下Ｏ３）、アプリケーションプログ
ラム（ＡＰ）、各種のデータ等が格納されている。
１を内蔵し所定時間毎に割込み信号を発生するプログラ
マブル・インターバル・タイマ等のタイマ手段、３はＣ
ＰＵ、４はメモリ、５は入出力制御部を示し、これらの
各部は共通バス６に接続されている。タイマ手段２およ
び入出力制御部６はＣＰＵ３からの指令により動作する
。メモリ４には、ＣＰＵを制御するための、オペレーテ
ィングシステム（以下Ｏ３）、アプリケーションプログ
ラム（ＡＰ）、各種のデータ等が格納されている。
第３図および第４図により、時間計測動作を説明する。
クロック発生部１は、常時、一定周期Ｔ０のクロック信
号をタイマ手段２に出力している。ＣＰＵ３はタイマ手
段２のカウンタ２１に特定の分周値ｍを設定する。タイ
マ手段２は、クロック信号が入力されるごとに、カウン
タ２１に設定された分周値を１づつ減算して、分周値が
０になった時点でＣＰＵ３に割込み信号Ｉ ＮＴＲを出
力すると共に、カウンタにセットされる分周値をＣＰＵ
が設定した最初の値ｍに戻す。このようにしてタイマ手
段２はＣＰＵ３に対してＴ＝ｍＴｏの一定周期で割込み
を発生させる。ＣＰＵ３はこの周期割込み信号ｒＮＴＲ
に基づいて、Ｏ３に制御されてタイマ割込み処理を実行
することにより、割込み信号ｌＮＴＲの発生回数を計数
して現在の時刻を精度Ｔで得ることができる。
号をタイマ手段２に出力している。ＣＰＵ３はタイマ手
段２のカウンタ２１に特定の分周値ｍを設定する。タイ
マ手段２は、クロック信号が入力されるごとに、カウン
タ２１に設定された分周値を１づつ減算して、分周値が
０になった時点でＣＰＵ３に割込み信号Ｉ ＮＴＲを出
力すると共に、カウンタにセットされる分周値をＣＰＵ
が設定した最初の値ｍに戻す。このようにしてタイマ手
段２はＣＰＵ３に対してＴ＝ｍＴｏの一定周期で割込み
を発生させる。ＣＰＵ３はこの周期割込み信号ｒＮＴＲ
に基づいて、Ｏ３に制御されてタイマ割込み処理を実行
することにより、割込み信号ｌＮＴＲの発生回数を計数
して現在の時刻を精度Ｔで得ることができる。
一例として、クロック発生部１が発生するクロック信号
周波数を１００ ＫＨｚ（Ｔ６ ＝１０μ秒）、タイマ
割込み周期Ｔを１００＋＋＋秒とすれば、ｍ ＝ １０
０ＸＩＯ−” （秒） ＋１０−’ （秒） ＝１００
００がＣＰＵ３からタイマ手段２に設定される分周値と
なる。
周波数を１００ ＫＨｚ（Ｔ６ ＝１０μ秒）、タイマ
割込み周期Ｔを１００＋＋＋秒とすれば、ｍ ＝ １０
０ＸＩＯ−” （秒） ＋１０−’ （秒） ＝１００
００がＣＰＵ３からタイマ手段２に設定される分周値と
なる。
上記計数方式において、ＡＰが周期割込みからＴｒ経過
後の時刻にＴ１時間後の時間計測要求を発生すると、Ｃ
ＰＵはＴｒから数えてｎ回目（ｎは０≦Ｔｒ−ｎＴ＜Ｔ
を満たす整数）のタイマ割込みが発生した時に、該時間
計測要求の終了処理を実行する。これにより、ＣＰＵは
要求時間経過をＡＰに通知して再起動等が行われる。
後の時刻にＴ１時間後の時間計測要求を発生すると、Ｃ
ＰＵはＴｒから数えてｎ回目（ｎは０≦Ｔｒ−ｎＴ＜Ｔ
を満たす整数）のタイマ割込みが発生した時に、該時間
計測要求の終了処理を実行する。これにより、ＣＰＵは
要求時間経過をＡＰに通知して再起動等が行われる。
〔発明が解決しようとする課題］
ところで、アプリケーションプログラムからの時間計測
要求は、割込み信号の発生周期とは無関係に独立に発行
される。また計測要求時間幅Ｔｒは、割込み周期Ｔの整
数倍とは限らない。
要求は、割込み信号の発生周期とは無関係に独立に発行
される。また計測要求時間幅Ｔｒは、割込み周期Ｔの整
数倍とは限らない。
上記従来の方式では、第４図に示すように正規の割込み
タイミングｔ０からＴ＋待時間後但しＴ１＜Ｔ）にＴｒ
の時間計測要求が発生すると、その時点からＴｒを越え
ないｔ、の割込みタイミングでＯ８は終了処理を実行し
要求終了通知をＡＰに出す。このためＴ２が時間計測の
誤差となる。
タイミングｔ０からＴ＋待時間後但しＴ１＜Ｔ）にＴｒ
の時間計測要求が発生すると、その時点からＴｒを越え
ないｔ、の割込みタイミングでＯ８は終了処理を実行し
要求終了通知をＡＰに出す。このためＴ２が時間計測の
誤差となる。
この誤差を小さくするためには、割込み周期Ｔを短くす
ればよいが、この場合にはＯ５による割込み処理の実行
回数が増加するので、ＣＰＵのオーバーヘッドが増大し
、アプリケーションプログラムの実行時間が減少して装
置の性能が低下する。
ればよいが、この場合にはＯ５による割込み処理の実行
回数が増加するので、ＣＰＵのオーバーヘッドが増大し
、アプリケーションプログラムの実行時間が減少して装
置の性能が低下する。
以上のように、従来例では装置の性能を低下させること
なく時間計測の誤差を小さくすることは不可能であると
いう問題があった。
なく時間計測の誤差を小さくすることは不可能であると
いう問題があった。
本発明は上記問題点に鑑み送出されたもので、ＣＰＵ搭
載装置の性能を低下させることなく時間計測の誤差を小
さ（することを目的とする。
載装置の性能を低下させることなく時間計測の誤差を小
さ（することを目的とする。
第１図は本発明の時間計測方式の原理構成図である。
上記問題点は、第１図に示すように、
一定周期で発生するクロック信号を分周して所定の時間
間隔Ｔ毎に周期割込み信号を発生するタイマ手段２と、
該割込み信号の発生回数を計数することにより装置の動
作開始からの経過時間および任意時刻から任意時間が経
過したことを認識するＣＰＵ３とを有する装置において
、 周期割込みのタイミングからＴ３時間遅れて時間幅Ｔ１
の時間計測要求が発生したら、ＣＰＵ３は該遅れ時間Ｔ
１と該要求時間幅Ｔｒとの和をタイミング周期Ｔで割っ
て所要割込み回数ｎと補正時間Ｔ２とを求め、ｎ回目の
割込み処理時に該補正時間Ｔ２に対応する分周値ｌを該
タイマ手段２に設定し、該タイマ手段２はｎ＋１回目の
割込みをＴ２のタイミングで行い、該ｎ＋１回目の割込
み時刻をもって該時間計測要求の終了とすることを特徴
とする本発明の時間計測方式により解決される。
間隔Ｔ毎に周期割込み信号を発生するタイマ手段２と、
該割込み信号の発生回数を計数することにより装置の動
作開始からの経過時間および任意時刻から任意時間が経
過したことを認識するＣＰＵ３とを有する装置において
、 周期割込みのタイミングからＴ３時間遅れて時間幅Ｔ１
の時間計測要求が発生したら、ＣＰＵ３は該遅れ時間Ｔ
１と該要求時間幅Ｔｒとの和をタイミング周期Ｔで割っ
て所要割込み回数ｎと補正時間Ｔ２とを求め、ｎ回目の
割込み処理時に該補正時間Ｔ２に対応する分周値ｌを該
タイマ手段２に設定し、該タイマ手段２はｎ＋１回目の
割込みをＴ２のタイミングで行い、該ｎ＋１回目の割込
み時刻をもって該時間計測要求の終了とすることを特徴
とする本発明の時間計測方式により解決される。
［作用］
タイマ手段２に補正時間Ｔ２に対応する分周値！を設定
してｎ＋１回目の割込み周期を変えることによって、通
常の割込み周期と計測要求時間終了時刻とのずれを補正
するので、任意時刻に発生した計測要求時間幅Ｔｒを周
期割込みの間隔Ｔに無関係にクロック周期の精度で計測
することができる。
してｎ＋１回目の割込み周期を変えることによって、通
常の割込み周期と計測要求時間終了時刻とのずれを補正
するので、任意時刻に発生した計測要求時間幅Ｔｒを周
期割込みの間隔Ｔに無関係にクロック周期の精度で計測
することができる。
（実施例）
以下添付図により本発明の詳細な説明する。
第２図は本発明方式の動作タイミングチャート、第３図
は本発明が対象とするＣＰＵ搭載装置のブロック図であ
る。
は本発明が対象とするＣＰＵ搭載装置のブロック図であ
る。
第３図において、ＡＰからの時間要求が発行される時刻
以前は、前述したように割込み周期Ｔに対応する分周値
ｍが設定されたタイマ手段２は、クロック発生部１から
の周期Ｔ０のクロック信号を計数して、クロックパルス
をｍ個計数する毎に周期Ｔ （＝ｍＴｃ＋ ）の周期割
込み信号を発生しており、そのつどＣＰＵ３ではＯ３の
タイマ割込み処理が起動されて時刻の計数を行っている
。（従来例と同じ） 次に第２図の動作タイムチャートを共に用いて、成る周
期割込みタイミングｔ。からＴ３秒後に、アプリケーシ
ョンプログラムがＯ３に対して時間幅Ｔｒの時間計測要
求を発行した場合の動作を説明する。
以前は、前述したように割込み周期Ｔに対応する分周値
ｍが設定されたタイマ手段２は、クロック発生部１から
の周期Ｔ０のクロック信号を計数して、クロックパルス
をｍ個計数する毎に周期Ｔ （＝ｍＴｃ＋ ）の周期割
込み信号を発生しており、そのつどＣＰＵ３ではＯ３の
タイマ割込み処理が起動されて時刻の計数を行っている
。（従来例と同じ） 次に第２図の動作タイムチャートを共に用いて、成る周
期割込みタイミングｔ。からＴ３秒後に、アプリケーシ
ョンプログラムがＯ３に対して時間幅Ｔｒの時間計測要
求を発行した場合の動作を説明する。
ＣＰＵ３はＯ３の指示により、タイマ手段２のカウンタ
２１から現在のカウント値を読み込んで（これは現在か
ら次回の周期割込み発生までのクロック数に対応する）
、設定値ｍからこの値を減算することにより最後の割込
みタイミングｔ０から現在まで経過時間Ｔｒを計算する
。そしてこの経過時間Ｔｒに要求時間幅Ｔｒを加ること
によって、最後の割込みタイミングｔ０から計測要求時
間幅Ｔｒを与える時刻１．までの時間幅Ｔｒ ＋Ｔｒを
求める。この時間幅を割込み周期Ｔで割ることによって
、商として時刻ｔ、の直前までの割込み発生回数ｎと、
剰余として補正時間Ｔ２とを求める。そして時間要求を
発行したアプリケーションプログラムを完了待ちの状態
とする。
２１から現在のカウント値を読み込んで（これは現在か
ら次回の周期割込み発生までのクロック数に対応する）
、設定値ｍからこの値を減算することにより最後の割込
みタイミングｔ０から現在まで経過時間Ｔｒを計算する
。そしてこの経過時間Ｔｒに要求時間幅Ｔｒを加ること
によって、最後の割込みタイミングｔ０から計測要求時
間幅Ｔｒを与える時刻１．までの時間幅Ｔｒ ＋Ｔｒを
求める。この時間幅を割込み周期Ｔで割ることによって
、商として時刻ｔ、の直前までの割込み発生回数ｎと、
剰余として補正時間Ｔ２とを求める。そして時間要求を
発行したアプリケーションプログラムを完了待ちの状態
とする。
以後ＣＰＵ３は、割込み信号の計数を正規の割込み周期
Ｔでｎ回行う。そしてｎ回目の割込み処理においてＣＰ
Ｕ３は補正時間Ｔ２に対応するクロック数Ｐを！＝Ｔ２
÷Ｔｒより求めタイマ手段２のカウンタ２１へ設定する
。そしてタイマ手段２はクロックが！回入力されると臨
時の割込み信号を発生する。即ち、ｎ＋１回目の割込み
は正規の周期Ｔではなく、補正時間に相当するＴ２とな
る。
Ｔでｎ回行う。そしてｎ回目の割込み処理においてＣＰ
Ｕ３は補正時間Ｔ２に対応するクロック数Ｐを！＝Ｔ２
÷Ｔｒより求めタイマ手段２のカウンタ２１へ設定する
。そしてタイマ手段２はクロックが！回入力されると臨
時の割込み信号を発生する。即ち、ｎ＋１回目の割込み
は正規の周期Ｔではなく、補正時間に相当するＴ２とな
る。
このｎ＋１回目の割込みによる割込み処理が起動される
と、Ｏ３はＡＰへ要求終了を通知するとともに、ｉ＝ｍ
−１により次の正規割込みタイミングまでのクロック数
ｉを求めこれをタイマ手段のカウンタに設定する。これ
によりｎ＋２回目の割込みタイミングは、正規の時刻に
復旧する。そしてこの回の割込み処理が起動されると、
ＣＰＵ３は正規割込み周期に相当する設定値ｍをタイマ
手段２に設定する。これにより、以降に発生する周期割
込みの時間間隔は、正規の時間間隔Ｔとなる。
と、Ｏ３はＡＰへ要求終了を通知するとともに、ｉ＝ｍ
−１により次の正規割込みタイミングまでのクロック数
ｉを求めこれをタイマ手段のカウンタに設定する。これ
によりｎ＋２回目の割込みタイミングは、正規の時刻に
復旧する。そしてこの回の割込み処理が起動されると、
ＣＰＵ３は正規割込み周期に相当する設定値ｍをタイマ
手段２に設定する。これにより、以降に発生する周期割
込みの時間間隔は、正規の時間間隔Ｔとなる。
以上の如く、本発明の時間計測方式は、正規の割込み信
号の他に、時間計測要求発生時刻と周期割込みタイミン
グとのずれ時間および要求時間幅が周期割込みの整数倍
でないことによる誤差時間とをクロック間隔の精度で補
正した臨時の割込み信号が発生するので、割込み周期Ｔ
とは無関係に要求時間幅を高精度で計測することが可能
となる。
号の他に、時間計測要求発生時刻と周期割込みタイミン
グとのずれ時間および要求時間幅が周期割込みの整数倍
でないことによる誤差時間とをクロック間隔の精度で補
正した臨時の割込み信号が発生するので、割込み周期Ｔ
とは無関係に要求時間幅を高精度で計測することが可能
となる。
そして、その後は正規の割込みで時刻に戻るので時間計
測処理以前の時刻と継続性をもたせることができる３゜ ［発明の効果］ 以上説明した如く、本発明によれば、装置性能を低下さ
せることなくアプリケーションプロゲラからの時間計測
要求に対して、周期割込みの時間間隔とは無関係にクロ
ック間隔の精度で時間計測を行うことが可能となり、装
置の性能を低下させることなく時間計測の高精度化が可
能となる。
測処理以前の時刻と継続性をもたせることができる３゜ ［発明の効果］ 以上説明した如く、本発明によれば、装置性能を低下さ
せることなくアプリケーションプロゲラからの時間計測
要求に対して、周期割込みの時間間隔とは無関係にクロ
ック間隔の精度で時間計測を行うことが可能となり、装
置の性能を低下させることなく時間計測の高精度化が可
能となる。
第１図は、本発明の時間計測方式の原理構成図、第２図
は、本発明の実施例の動作タイミングチャート、 第３図は、本発明が対象とするＣＰＵ搭載装置のブロッ
ク図、 第４図は、従来方式の動作タイミングチャート、である
。 図において、 １−クロンク発生部、２−、タイマ手段（プログラマブ
ル・ インターバル・タイマ、 カウンタ、 ＣＰＵ。 である。 杢企明の町間討」１１方式の原理溝へ図第１図 ｔｎ↑１ 本発明の実施例の転作タイミンフ′子ヤーヒ′￥Ｊ２図 本発明力ぢ−ｔｌ ｌ ＴるＣＰＵ話載紋置装プロ、７
７図簀 ３Ｉ￥１］ ＦＱｒ市を測験艦
は、本発明の実施例の動作タイミングチャート、 第３図は、本発明が対象とするＣＰＵ搭載装置のブロッ
ク図、 第４図は、従来方式の動作タイミングチャート、である
。 図において、 １−クロンク発生部、２−、タイマ手段（プログラマブ
ル・ インターバル・タイマ、 カウンタ、 ＣＰＵ。 である。 杢企明の町間討」１１方式の原理溝へ図第１図 ｔｎ↑１ 本発明の実施例の転作タイミンフ′子ヤーヒ′￥Ｊ２図 本発明力ぢ−ｔｌ ｌ ＴるＣＰＵ話載紋置装プロ、７
７図簀 ３Ｉ￥１］ ＦＱｒ市を測験艦
Claims (1)
- 一定周期で発生するクロック信号を分周して所定の時
間間隔Ｔ毎に周期割込み信号を発生するタイマ手段（２
）と、該割込み信号の発生回数を計数することにより装
置の動作開始からの経過時間および任意時刻から任意時
間が経過したことを認識するＣＰＵ（３）とを有する装
置において、周期割込みのタイミングからＴ＿１時間遅
れて時間幅Ｔ＿ｒの時間計測要求が発生したら、ＣＰＵ
（３）は該遅れ時間Ｔ＿１と該要求時間幅Ｔ＿ｒとの和
をタイミング周期Ｔで割って所要割込み回数ｎと補正時
間Ｔ＿２とを求め、ｎ回目の割込み処理時に該補正時間
Ｔ＿２に対応する分周値ｌを該タイマ手段（２）に設定
し、該タイマ手段（２）はｎ＋１回目の割込みをＴ＿２
のタイミングで行い、該ｎ＋１回目の割込み時刻をもっ
て該時間計測要求の終了とすることを特徴とする時間計
測方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266912A JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266912A JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04143816A true JPH04143816A (ja) | 1992-05-18 |
| JP2924154B2 JP2924154B2 (ja) | 1999-07-26 |
Family
ID=17437396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266912A Expired - Lifetime JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924154B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110232A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 時刻管理変更装置および外部割込み保護装置 |
| JP2016054437A (ja) * | 2014-09-04 | 2016-04-14 | 沖電気工業株式会社 | 時報システム及びプログラム |
| CN113473506A (zh) * | 2021-07-06 | 2021-10-01 | 北京小米移动软件有限公司 | 测量指示方法及装置、电子设备、存储介质 |
-
1990
- 1990-10-04 JP JP2266912A patent/JP2924154B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110232A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 時刻管理変更装置および外部割込み保護装置 |
| JP2016054437A (ja) * | 2014-09-04 | 2016-04-14 | 沖電気工業株式会社 | 時報システム及びプログラム |
| CN113473506A (zh) * | 2021-07-06 | 2021-10-01 | 北京小米移动软件有限公司 | 测量指示方法及装置、电子设备、存储介质 |
| CN113473506B (zh) * | 2021-07-06 | 2024-03-01 | 北京小米移动软件有限公司 | 测量指示方法及装置、电子设备、存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2924154B2 (ja) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2369438B1 (en) | Calibration method of a real time clock signal | |
| US5875320A (en) | System and method for synchronizing plural processor clocks in a multiprocessor system | |
| JP2003513249A (ja) | 信号エッジ間の間隔を測定するための装置 | |
| JP3322893B2 (ja) | マイクロコンピュータ | |
| JPH0437446B2 (ja) | ||
| US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
| JPH04143816A (ja) | 時間計測方式 | |
| JPH0844594A (ja) | データ処理装置 | |
| JP3534457B2 (ja) | 信号発生装置 | |
| JPH0245816A (ja) | コンピュータシステムの時刻校正方式 | |
| KR100295117B1 (ko) | 일정한 주기의 신호에 동기하여 오차가 없는 펄스 신호를 생성및 출력하는 펄스 신호 생성 장치및 그의 방법 | |
| JP2021182808A (ja) | 同期制御システム | |
| US20060153008A1 (en) | Control device and control method capable of external synchronization | |
| JP5056886B2 (ja) | クロック信号生成装置及び電子装置 | |
| JPH07301685A (ja) | クロック回路 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JPH09114540A (ja) | クロック発生装置 | |
| JP2011060159A (ja) | マイクロコンピュータ | |
| JP6421779B2 (ja) | 信号生成装置、及び信号生成方法 | |
| JP6266190B2 (ja) | 多重系システム | |
| JPH10253778A (ja) | 時刻交換式時計システム | |
| JPH0481239B2 (ja) | ||
| SU1167736A1 (ru) | Преобразователь код-частота | |
| KR200262927Y1 (ko) | 클럭 페일 검출장치 | |
| JP2598547Y2 (ja) | 半導体試験装置用パターン発生器 |