JP2011060159A - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP2011060159A JP2011060159A JP2009211262A JP2009211262A JP2011060159A JP 2011060159 A JP2011060159 A JP 2011060159A JP 2009211262 A JP2009211262 A JP 2009211262A JP 2009211262 A JP2009211262 A JP 2009211262A JP 2011060159 A JP2011060159 A JP 2011060159A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- clock
- frequency dividing
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 35
- 230000004622 sleep time Effects 0.000 claims description 33
- 239000013078 crystal Substances 0.000 abstract description 15
- 239000006185 dispersion Substances 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000004913 activation Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000003708 edge detection Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Images
Landscapes
- Microcomputers (AREA)
Abstract
【解決手段】 CR発振回路が生成するクロックを、分周比が選択可能な分周回路に入力し、分周比を設定するとともに、水晶発振回路が生成するクロックにより基準期間信号を生成し、分周回路からのクロック信号出力の1周期と、基準期間信号との比から、起動時間設定レジスタ値の補正を行う手段を備える。
【選択図】 図1
Description
まず、所定の値を分周カウンタ42、46に設定(分周カウンタ42の設定値を「CT1」、分周カウンタ46の設定値を「CT2」)とする)し、分周カウンタ42、46のカウント動作を開始する。そして、分周カウンタ42、46がダウンカウントし、カウント値がゼロに達すると、ゼロ比較器44又は48から、CPU41に対し、割り込み信号が出力される。CPU41は、割り込み信号が出力された分周カウンタ42、又は46を再び元の設定値に戻し、カウント動作を再開させる。この作業を繰り返すことにより、一定期間における、ゼロ比較器44からの割り込み信号の数「C1」と、ゼロ比較器48からの割り込み信号の数「C2」を求める。この「C1」、「C2」より、CR発振器からのクロック信号と水晶発振器からのクロック信号に基づく割り込み周期の比を次式により算出する。
補正値Ke=Ta×CT1×C1/(To×CT2×C2) ・・・ (1)
(ただし、Ta:CR発振回路のクロック周期、To:水晶発振回路のクロック周期)
図1は、本発明に係るマイコンの構成を表すブロック図である。マイコン10は、CR発振器20、クロック分周回路60、起動タイマ62、比較器64、起動時間補正回路66、起動時間設定レジスタ68、スリープ時間補正回路70により構成されている。
図2に示すように、スリープ時間補正回路70は、制御回路71、Lカウンタ72、Mカウンタ73、Nカウンタ74、立ち上りエッジ検出回路75により構成される。
まず、クロック信号CRCLK2の1周期(TCRCLK×N)と基準期間(TCPUCLK×L)との比を求める。
補正値Ke=TCPUCLK×(L−M)/(TCPUCLK×L)=(L−M)/L ・・・ (2)
(1)補正処理を行わない場合
スリープ時間=TCRCLK×クロック分周比×起動時間設定レジスタ値
=32.79μs×32×100,000
=104.9s
となり、目標の100sに対し4.9sの誤差が生じる。
(2)補正処理を行った場合
クロック信号CRCLK2の理想周波数は、1kHz(TCPUCLK×L=1ms)であるため、Lの値を「10,000」とする。
そして、クロック分周比は「30」(∵ N=TCPUCLK×L/TCRCLK=30.49・・)となり、Mは「163」(∵ M=(TCPUCLK×L−30×TCRCLK)/TCPUCLK)となる。
これより、起動時間補正値は、
CT1X/Ke=CT1X×L/(L−M)
=100,000×10,000/(10,000−163)
=101,600
となるため、
スリープ時間=TCRCLK×クロック分周比×起動時間補正値
=32.79μs×30×101,600
=99.9s
となり、目標値の100sに対し、略一致する。
20:CR発振回路
30:水晶発振回路
31:水晶発振素子
40,41:CPU
60:クロック分周回路
62:起動タイマ
64:比較器
66:起動時間補正回路
68:起動時間設定レジスタ
71:制御回路
72:Lカウンタ(基準期間生成用)
73:Mカウンタ(TCRCLKより短い期間の測定用)
74:Nカウンタ(CRCLK分周比設定用)
75:立ち上がりエッジ検出回路
Claims (1)
- 第1クロック信号を生成する第1発振回路と、前記第1クロック信号よりも発振周波数が低い第2クロック信号を生成する第2発振回路と、前記第1クロック信号に基づき動作し、スリープ機能を有するCPUと、前記第2クロック信号を入力とする分周比が選択可能な分周回路と、該分周回路により分周された第3クロック信号を入力とする起動タイマと、スリープ時間の設定値を格納するための起動時間設定レジスタと、前記起動タイマのカウント値と前記起動時間設定レジスタの値を比較し、スリープ時間の経過を判定する比較器と、を内蔵するマイクロコンピュータにおいて、
前記第2クロック信号のエッジのタイミングから、前記第1クロック信号に基づいた基準期間を示す信号を生成し、該基準期間内の第2クロック信号のサイクル数をカウントし、該カウント値に基づき前記分周回路の分周比を設定するとともに、前記基準期間と、前記第3クロック信号の1周期との差を、前記第1クロック信号によりカウントし、前記基準期間と前記第3クロック信号の1周期の比から、前記起動時間設定レジスタの値を補正する演算手段とを備えたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211262A JP5266168B2 (ja) | 2009-09-14 | 2009-09-14 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211262A JP5266168B2 (ja) | 2009-09-14 | 2009-09-14 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011060159A true JP2011060159A (ja) | 2011-03-24 |
JP5266168B2 JP5266168B2 (ja) | 2013-08-21 |
Family
ID=43947687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211262A Active JP5266168B2 (ja) | 2009-09-14 | 2009-09-14 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5266168B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135661A (zh) * | 2011-12-01 | 2013-06-05 | 拉碧斯半导体株式会社 | 时间测量装置、微型控制器、程序以及时间测量方法 |
WO2015093187A1 (ja) * | 2013-12-18 | 2015-06-25 | カルソニックカンセイ株式会社 | マイクロコンピュータおよびそのクロックの補正方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784666A (ja) * | 1993-09-10 | 1995-03-31 | Kansei Corp | Cpuの間欠動作制御装置 |
JPH1049251A (ja) * | 1996-07-30 | 1998-02-20 | Nec Ic Microcomput Syst Ltd | マイクロコントローラ及びその制御方法 |
JPH10190568A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
-
2009
- 2009-09-14 JP JP2009211262A patent/JP5266168B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784666A (ja) * | 1993-09-10 | 1995-03-31 | Kansei Corp | Cpuの間欠動作制御装置 |
JPH1049251A (ja) * | 1996-07-30 | 1998-02-20 | Nec Ic Microcomput Syst Ltd | マイクロコントローラ及びその制御方法 |
JPH10190568A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135661A (zh) * | 2011-12-01 | 2013-06-05 | 拉碧斯半导体株式会社 | 时间测量装置、微型控制器、程序以及时间测量方法 |
JP2013117785A (ja) * | 2011-12-01 | 2013-06-13 | Lapis Semiconductor Co Ltd | 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法 |
CN103135661B (zh) * | 2011-12-01 | 2017-06-16 | 拉碧斯半导体株式会社 | 时间测量装置、微型控制器、程序以及时间测量方法 |
WO2015093187A1 (ja) * | 2013-12-18 | 2015-06-25 | カルソニックカンセイ株式会社 | マイクロコンピュータおよびそのクロックの補正方法 |
JP5968561B2 (ja) * | 2013-12-18 | 2016-08-10 | カルソニックカンセイ株式会社 | マイクロコンピュータおよびそのクロックの補正方法 |
US9817432B2 (en) | 2013-12-18 | 2017-11-14 | Calsonic Kansei Corporation | Microcomputer and method for correcting clock thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5266168B2 (ja) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5659855B2 (ja) | 較正方法及び較正装置 | |
JP5180169B2 (ja) | 半導体集積回路 | |
JP5886015B2 (ja) | 時間測定装置、マイクロコントローラ、プログラム、及び時間測定方法 | |
JP2008028854A (ja) | クロック生成装置 | |
US8311169B2 (en) | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method, and automatic frequency monitoring program | |
JP5266168B2 (ja) | マイクロコンピュータ | |
TWI638517B (zh) | 用於產生時脈之電子電路及其方法 | |
TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
US8008958B2 (en) | Electronic device and method of correcting clock signal deviations in an electronic device | |
US8957795B2 (en) | Analog-to-digital conversion device | |
JP2011197910A (ja) | クロック制御回路およびマイクロコンピュータ | |
JP4036114B2 (ja) | クロック発生回路 | |
US20060181358A1 (en) | Semiconductor device generating accurate oscillating signal based on RC oscillation | |
JPH0784666A (ja) | Cpuの間欠動作制御装置 | |
JP2000074962A (ja) | 周期計測装置および周期計測方法、並びに記録媒体 | |
JP4248963B2 (ja) | 計時装置 | |
JP5056886B2 (ja) | クロック信号生成装置及び電子装置 | |
TWI501555B (zh) | 動態調整振盪源起振電流的控制電路及方法 | |
JP2016184366A (ja) | タイマ補正装置、タイマ補正方法及びタイマ補正プログラム | |
JP4826433B2 (ja) | タイマ起動回路 | |
JP2011139285A (ja) | ジッタ除去回路 | |
JP2004264899A (ja) | 外部同期可能な制御装置 | |
JP2005121396A (ja) | 時刻情報作成装置及び方法 | |
JP2004334577A (ja) | タイマ装置 | |
JP2004272794A (ja) | 外部同期可能な制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5266168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |