JP5659855B2 - 較正方法及び較正装置 - Google Patents

Description

本発明は、例えば、動作がモジュールクロック信号に基づいているモジュールの較正などの較正を実行する方法及び回路に関する。このような較正は、例えば、モジュールを使用している際の進行中の（例えば、オンザフライ）較正であってよい。モジュールは、例えば、リアルタイムクロック（ＲＴＣ）ユニットであってよい。

ＲＴＣユニットは、例えば、集積回路の形態において実装されると共に、一般には、マイクロコントローラなどの相対的に大規模な回路又はシステムにおいて使用されるある種の「コンピュータ」クロックであると理解することができよう。このようなコンピュータクロックは、一般に、現在時刻を追跡するべく利用され、且つ、例えば、時刻及び日付を追跡可能である。従って、ＲＴＣユニットは、「正確な」時刻の維持を必要とするほとんどすべての電子装置（これは、自動車又は産業用ロボットなどの相対的に大きなものの一部分であってよい）において利用可能である。

多くの電子装置には、低電力消費に対する強い要求が存在している。このような要求は、高速で正確な基準クロック信号がスイッチオフされる低電力動作モードによって充足させることができる。このような低電力モードにおいては、組み込まれているＲＴＣユニット又は別の類似のモジュールは、第２の相対的に低速であり且つ通常は相対的に精度が低いクロック信号（「モジュールクロック信号」）によってクロック処理される状態において動作を維持可能である。相対的に低速のクロック信号の使用は、相対的に高速のクロック信号の使用と比べて、相対的に低い電力消費をもたらすことができる。このようなモジュールクロック信号用の、且つ、一般には、基準クロック信号のものよりも精度が低いクロック供給源は、大きな温度ドリフト、天候、及び経年変化の影響を受け易いであろう。これらの要因は、ＲＴＣユニットの精度に対して悪影響を与える可能性がある。

ＲＴＣユニットを較正する方法については、既に検討されている。一般に、そのような既に検討済みの方法は、２つのカテゴリに分類可能であるが、これらのカテゴリには、多少のオーバーラップが存在するであろう。

第１のカテゴリにおいては、ＲＴＣユニットの時間値自体を補正可能である。このカテゴリの方法は、一般に、例えば、固定されたインターバルにおいて、或いは、温度変化に応じて、ＲＴＣユニットのクロック信号（モジュールクロック信号）の周波数誤差を計測している。

このような計測値は、モジュールクロック信号よりも正確な基準クロック信号との関係において採取される傾向を有する。

計測した誤差と、最後の補正サイクルからの経過時間と、に基づいて、ＲＴＣユニットの時間値の逸脱時間量を算出する。逸脱は、正（これは、モジュールクロック信号が遅過ぎることを示している）又は負（これは、モジュールクロック信号が速過ぎることを示している）であってよい。この後に、ＲＴＣユニット自体の時間値（これは、アプリケーションに応じて、適宜、時間、分、秒、ミリ秒である）を補正可能であり、或いは、ＲＴＣユニットの時間値を正しい値に戻すべく、ＲＴＣユニットのモジュールクロック信号を更に高速の又は更に低速のクロック信号によって一時的に置換することも可能である。

第１カテゴリの方法の欠点は、前述の補正動作によって生じるＲＴＣユニットの時間値における（例えば、時間値の「ジャンプ」などの）不連続性又は突然の速度変化であろう。

このカテゴリの開示には、特許文献１、特許文献２、及び特許文献３が含まれる。

第２のカテゴリにおいては、補正を実行するべく、ＲＴＣユニット自体の動作（又は、モジュールクロック信号）に対して影響を付与可能である。

第１のカテゴリにおけると同様に、一般には、例えば、その周波数を見出すべく、ＲＴＣユニットのモジュールクロック信号をなんらかの方法で計測可能である。前述のように、更に正確な基準クロック信号を使用可能である。較正は、計測した温度変化に基づいて固定された時間インターバルにおいて、或いは、関係する装置の製造の際に一回のみ、トリガ可能である。そして、計測した周波数値をハードウェア又はソフトウェアにおいて処理し、ＲＴＣユニットに必要な較正を決定可能である。

このカテゴリの方法においては、いくつかの異なる遅延ライン（特殊な集積回路）を使用し、ＲＴＣユニットのクロック発振器を直接トリミング可能であり、且つ、従って、ＲＴＣクロックを直接的に補正可能である。これらの方法によれば、高精度が得られるが、遅延ラインの製造品質と、時間及び温度に跨るその安定性と、に対して厳しい要件が課せられることになろう。

又、既知の温度プロファイルから導出された補正値による温度依存性発振器トリミングも実行可能である。（通常の場合における）低速の温度変化と、適切な周期的較正インターバルと、に起因し、このような方法は、ＲＴＣユニットの時間値における大きな不連続性を示さないであろう。しかしながら、このような方法は、較正値（例えば、発振器トリミング値）の固定された刻みの幅に応じて実現可能な精度が限定されるという問題を有しており、この結果、通常、時間の経過に伴って蓄積する最小残存誤差が生成される。このような場合には、誤差の蓄積を低減するべく、例えば、ソフトウェアにおいて、更なる平均化の実装が必要になると考えられる。

このカテゴリの開示には、特許文献４、特許文献５、及び特許文献６が含まれる。

米国特許出願第２００８／００８２２７９号（ＵＳ−Ａ１−２００８／００８２２７９）明細書 中国特許出願第１６２２０４５号（ＣＮ−Ａ−１６２２０４５）明細書 米国特許第６３０４５１７号（ＵＳ−Ｂ１−６３０４５１７）明細書 国際特許出願公開第２００５／０８８４２４号（ＷＯ−Ａ２−２００５／０８８４２４）パンフレット 国際特許出願第９７／０４３６６号（ＷＯ−Ａ１−９７／０４３６６）パンフレット 米国特許出願第２００８／０２２２４４０号（ＵＳ−Ａ１−２００８／０２２２４４０）明細書

既存のモジュール（例えば、ＲＴＣユニット）の較正方法を改善することが望ましい。例えば、ＲＴＣユニットが、低精度のＲＴＣユニットのクロック供給源を利用しつつ、長い動作期間にわたって高精度を具備することが望ましい。又、ＲＴＣユニットが、追加のセンサハードウェアを必要とすることなしに、ユニットクロックの周波数の変化に応答して自動的に較正されることが望ましい。尚、ＲＴＣユニットは、本発明を適用可能なモジュールの一例に過ぎないことを理解されたい。

本発明の第１の態様によれば、動作がモジュールクロック信号に基づいているモジュールを較正する方法が提供され、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の周波数の計測値を取得するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいて（任意選択により、モジュールによって）生成されたクロック信号である、ステップと、モジュールを較正するべく、取得した計測値に基づいてモジュールの動作に影響を付与するステップと、それぞれの前述の較正期間について、観察対象信号の特定の特徴との関係において較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の観察対象信号の前述の特定の特徴との関係において後続の（後の）較正期間の開始点を遅延させるステップと、を有する。

このようなモジュールは、例えば、リアルタイムクロックユニットであってよく、これは、マイクロコンピュータなどの更に大規模な装置の一部分であってよい。

較正期間は、好ましくは、互いに同一の持続時間を具備するが、（複雑な計算を実行するべく構成可能な）いくつかの実施例においては、較正期間ごとに異なる持続時間を具備可能である。

較正期間の間のインターバルは、好ましくは、互いに実質的に同一の持続時間を具備するが、（複雑な計算を実行するべく構成可能な）いくつかの実施例においては、較正期間の間のインターバルごとに異なる持続時間を具備可能である。

モジュールの動作に対しては、好ましくは、次の較正期間までは、１つの較正期間から得られた計測値によって影響が付与され、次の較正期間においては、その時点で新しく得られた計測値が利用される。任意選択により、得られた計測値の組合せ（例えば、平均化などの数学的操作が適用されたもの）を利用し、モジュールの動作に対して影響を付与可能である。任意選択により、任意の得られた計測値を利用し、モジュールの動作に対して影響を付与可能である。

本方法は、それぞれの前述の較正期間について、較正期間の開始点が観察対象信号の前述の特定の特徴との関係において遅延されるように、前述の較正期間を時間的に配置するステップを有することが可能であり、遅延は、先行する較正期間の終点とその終点に先行する観察対象信号の前述の特定の特徴の間の期間に等しい。

本方法は、時間の各部分を連結して較正期間の間の観察対象信号のその又はそれぞれのフルクロックサイクルを排除した場合に、連続した前述の較正期間が時間的に連続するように、前述の較正期間を時間的に配置するステップを有することが可能である。

それぞれの較正期間の持続時間は、観察対象信号よりも精度が高い時間信号との関係において決定可能である。このような時間信号は、例えば、基準クロック信号であってよい。基準クロック信号は、モジュールクロック信号又は観察対象信号のものよりも高い（例えば、格段に高い）クロック周波数を具備可能である。

それぞれの較正期間の持続時間は、基準クロック信号の既定数の特徴をカウントすることにより、決定可能である。例えば、基準クロック信号の立ち上がり及び／又は立ち下がりエッジをカウント可能である。

本方法は、このような連続した較正期間の間において、回路が基準クロック信号を利用しない低電力モードにおいて回路を動作させるステップを有することができる。例えば、回路は、連続した較正サイクルの間において、このような低電力モードにおいて動作させることができる。回路は、較正期間及びそれらの期間に適用された遅延（遅延期間）以外の期間において、このような低電力モードにおいて動作させることができる。本方法は、回路が低電力モードにある際に基準クロック信号が有効にならないように基準クロック信号を無効化するステップを有することができる。

較正期間（又は、それらの較正期間を具備する較正サイクル）は、定期的に実装可能である。この規則性は、前述の較正の恩恵を受ける（時間信号などの）モジュールの信号との関係において決定可能である。

本方法は、１つの較正期間の終点と先行する観察対象信号の前述の特定の特徴の間の遅延期間を計測すると共に、その開始点が後続の観察対象信号の前述の特定の特徴との関係において遅延されるように、次の較正期間を開始することにより、較正期間を時間的に配置するステップを有することが可能であり、遅延は、計測された遅延期間に等しい。それぞれの遅延期間は、基準クロック信号の特徴をカウントすることによって計測可能である。

較正期間は、互いに同一の持続時間を具備可能である。

本方法は、それぞれの較正期間について、観察対象信号の特徴をカウントすることにより、観察対象信号の周波数の前述の計測値を取得するステップを有することができる。

影響を付与するステップは、モジュールによって利用される時間基準を設定するステップを有することができる。影響を付与するステップは、それぞれの較正期間に続いて、その較正期間に関して得られた計測値に基づいてモジュールの動作に対して影響を付与するステップを有することができる。即ち、次の計測値が得られる時点まで、それぞれの得られた計測値をこのような影響を付与するステップにおいて利用することが可能であり、以下、同様である。それぞれの得られた計測値は、モジュール内において設定される時間基準値として直接的に利用可能である。

カウント又は監視される対象である様々な信号の特徴は、立ち上がり及び／又は立ち下がりエッジであってよい。

本方法は、例えば、カウンタを利用してこのようなカウントステップを実行することにより、ハードウェアにおいて実行可能である。モジュールは、リアルタイムクロックユニットであってよい。

本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、観察対象信号を時間信号と比較するステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号であり、且つ、時間信号は、観察対象信号よりも正確である、ステップと、このような比較の結果に基づいて、モジュールによって利用される時間基準を調節するステップと、を有する。

本明細書には、その動作がモジュールクロック信号に基づいているモジュールを較正する方法が開示されており、この方法は、複数の較正期間の中のそれぞれの較正期間において、観察対象信号の特徴をカウントするステップであって、観察対象信号は、モジュールクロック信号又はモジュールクロック信号に基づいてモジュールによって生成されたクロック信号である、ステップと、それぞれの較正期間に続いて、関係するカウントステップの結果に基づいて、モジュールの動作を構成するステップと、を有する。

本発明の第２の態様によれば、例えば、本発明の前述の第１の態様に従って、前述の方法を実行するべく構成されたマイクロコントローラが提供される。

本発明の第３の態様によれば、例えば、本発明の前述の第１の態様に従って、前述の方法を実行するべく構成された回路が提供される。このような回路は、前述のモジュールを有することができる。

本発明の実施例は、例えば、モバイル端末、基地局、及び中継局などのモバイル通信装置内の、自動車内の、又は産業用ロボット内のマイクロコントローラの形態において利用可能である。

以下、一例としてのみ、「図面の簡単な説明」の節に記述されている添付図面を参照することとする。

本発明を利用する回路の回路図である。 本発明を利用する方法のフローチャートである。 本発明を利用するシステムの回路図である。 図３の実施例によって利用されている原理を理解するのに有用なタイミング図である。 図４に似た、但し、連続した較正期間の間のブレーク又はギャップを示すタイミング図であり、ギャップは、低電力動作の期間を表している。 図３の自動較正ユニットの例示用の実装の回路図である。 本発明を利用する方法のフローチャートである。

図１は、本発明を実施する回路１の回路図である。回路１は、モジュール２と、較正手段４と、を有する。

モジュール２は、入力されたモジュールクロック信号（ＭＣＳ）に基づいて動作するべく構成されている。例示用の回路１においては、モジュール２は、入力されたＭＣＳに基づいてモジュール出力信号（ＭＯＳ）を出力するべく構成されている。従って、ＭＯＳは、ＭＣＳから生成されるか又はＭＣＳに基づいて生成されるものと見なすことが可能であり、且つ、例えば、ＭＣＳを２で除算したバージョンであってよい。又、モジュール２は、後述するように較正によって影響が付与される（即ち、較正される）別の信号（図示されてはいない）をも出力可能である。

較正手段４は、複数の較正期間の中のそれぞれの較正期間において、ＭＣＳの、又はＭＯＳなどのＭＣＳから生成された信号の、周波数の計測値を取得するべく構成されている。較正手段４に対するＭＣＳ及びＭＯＳの入力は、いくつかの実施例においては１つのみを利用可能であることを示すべく、図１には、破線によって表されている。一実施例においては、ＭＣＳの周波数の計測値は、ＭＣＳ又はＭＯＳ（観察対象信号（ＯＳ））の特徴をカウントした結果であってよい。

較正手段４は、内部で生成された正確な時間信号に基づいて、或いは、例えば、基準クロック信号（ＲＣＳ）などの図１に示されている外部から供給された正確な時間信号に基づいて、それぞれの較正期間の持続時間を制御するべく構成可能である。図１におけるＲＣＳの入力は、この場合にも、それが（内部で生成された正確な時間信号を利用可能であるという意味において）任意選択であってよいことを示すべく、破線によって表されている。

較正手段４によって利用されるＲＣＳ又はその他の時間信号は、それがＭＣＳよりも正確であるという意味において「正確である」と見なすことができる。一実施例においては、較正手段４によって利用されるＲＣＳ又はその他の時間信号は、それが完全であるという意味において「正確である」と見なすことができる。

較正手段４は、ＭＣＳ又はＭＯＳ又はＲＣＳ又は別の信号に基づいて、或いは、このような信号の組合せに基づいて、較正期間（又は、較正期間と、その較正期間に適用された遅延と、を有する較正サイクル）を実行する時期を決定可能である。モジュール２も、利用可能なこれらの信号に基づいて較正期間（又は、較正サイクル）を実行する時期を決定可能である。実際には、例えば、このような信号を使用することにより、外部ハードウェア又はソフトウェアを利用して較正期間（又は、較正サイクル）を実行する時期を決定可能である。

較正手段４は、一実施例においては、ＯＳの特徴として、例えば、立ち上がり又は立ち下がりエッジ又は期間の長さをカウント可能である。一般に、任意の信号の特徴をカウント可能であることを理解されたい。

それぞれの較正期間（又は、較正サイクル）に続いて、較正手段４は、較正信号ＣＳをモジュール２に出力してモジュール２の動作に影響を付与するか又はこれを構成し、これにより、モジュールの動作を較正するべく、動作可能である。較正手段４は、例えば、先行する較正期間において取得した関係する計測値に基づいて、或いは、複数の先行する較正期間を考慮することにより、ＣＳを生成する。取得する計測値は、前述のようにカウントステップの結果であってよい。明らかになるように、このような影響の付与又は較正ステップは、基準クロック信号との関係において観察対象信号の不正確さを補償するべく機能する。

影響を付与するステップは、モジュール２によって利用される時間基準を調節又は設定するステップ、例えば、モジュールによって利用されるコンデンサのキャパシタンスを設定又は調節するステップ、或いは、モジュールによって利用される遅延ラインを制御するステップを伴うものであってよい。好適な実施例においては、影響を付与するステップは、時間基準を調節又は設定するステップを伴う。

較正手段４は、連続した較正期間の間の時間インターバルの長さが、それぞれ、実質的に、ＯＳの整数個のクロックサイクル（即ち、１つ又は複数の全体クロックサイクル）になるように、ＯＳとの関係において較正期間を時間的に配置するべく構成されている。このような時間インターバルは、ＯＳの立ち上がり又は立ち下がりエッジと共に開始又は終了する必要がないことを理解されたい。

換言すれば、較正手段４は、連続した較正期間がＯＳの少なくとも１つ又は複数の中間フルクロックサイクルによって時間的に分離されるように、且つ、時間の各部分を連結してその又はそれぞれの前述の中間フルクロックサイクルを排除した場合に（これらのサイクルは、必ずしも、立ち上がり又は立ち下がりエッジと共に開始又は終了する必要はない）、連続した前述の較正期間が互いに同一の時間的な関係を具備するように、ＯＳとの関係において較正期間を時間的に配置するべく構成されている。このような時間的関係は、連続した較正期間が、連結の後に、実質的に隣り合うか、連続するか、又は接するというものであってよい。

較正手段４は、ＲＣＳ及びＯＳ（ＭＣＳ、又はＭＯＳ、又はＭＣＳに基づいた別の信号）を利用し、較正期間を時間的に配置可能である。例えば、較正手段４は、ＯＳを利用し、連続した較正期間がＯＳの少なくとも１つ又は複数の中間フルクロックサイクルによって時間的に分離されるようにすることができる。例えば、較正手段４は、ＯＳのフルクロックサイクルをカウント可能である。較正手段４は、例えば、ＲＣＳを使用して１つの較正期間内のＯＳの最後の特徴（例えば、立ち上がりエッジ）とその較正期間の終点の間の期間を計測し、次いで、その期間を次の較正期間を開始する前に後続のＯＳの特徴（例えば、立ち上がりエッジ）との関係における遅延として（ＲＣＳを使用して）適用することにより、ＲＣＳ及びＯＳを利用し、このような時間的な構成が存在するようにすることができる。

適用された遅延と、後続の較正期間と、の組合せを較正サイクルと呼称可能である。

較正サイクルは、例えば、複数のＭＣＳ（図示されてはいない）が供給され、且つ、ＭＣＳの間におけるスイッチングが望ましい場合には、外部的にトリガ可能であることを理解されたい。例えば、較正サイクルは、手動により、或いは、外部のソフトウェア又はハードウェアにより、トリガ可能である。

図２は、本発明を実施する方法６を規定するフローチャートである。方法６は、ステップ８、ステップ１０、ステップ１２、ステップ１４、及びステップ１６を有する。

ステップ８において、新しい較正期間を開始するかどうかを決定している。従って、方法６は、新しい較正期間を開始する時点まで事実上待機する（ステップ８の「いいえ」）。新しい較正期間を開始する場合には（ステップ８の「はい」）、本方法は、ステップ１０に進む。

新しい較正期間が実際に始まる前に、先行する較正期間の終点の位置に基づいて遅延が適用されることを理解されたい。前述のように、適用された遅延と、後続の較正期間と、を総称し、較正サイクルと呼称可能である。

関係する較正期間が実際に始まったと考えられるステップ１０において、ＯＳの周波数の計測値を得るための技法の一例として、ＯＳの特徴をカウントする。ステップ１２において、現在の較正期間が終了したかどうかを決定している。従って、方法６は、このようなステップ１０におけるカウントステップを継続することにより、較正期間が終了する時点まで事実上待機する（ステップ１２の「いいえ」）。較正期間が終了した場合には（ステップ１２の「はい」）、本方法は、ステップ１４に進む。次の較正期間に対して適用する遅延を決定するべく、較正期間の終点の位置を記録する。

ステップ１４において、取得した計測値に基づいて、モジュール２の動作に対して影響を付与するか又は構成しており、この取得した計測値は、この例においては、ステップ１０におけるカウントステップの結果である。次いで、本方法は、ステップ１６に進む。

ステップ１６において、更なる較正期間（又は、更なる構成サイクル）を待つかどうか、即ち、更なる較正期間が存在するかどうかを決定している。更なる較正期間が存在しない場合、例えば、なんからの理由から更なる較正期間が不要であると決定された場合には、本方法は、終了する（ステップ１６の「いいえ」）。さもなければ、本方法は、ステップ８に戻り（ステップ１６の「はい」）、次の較正サイクルを開始するための正しい時期を待つことになる。

明らかになるように、本明細書に開示される後続の実施例は、ＲＴＣユニットに関係するものであるが、本発明は、例えば、正確な時間の追跡の維持を必要とする任意のユニット、或いは、例えば、１つのクロック信号と同期して動作することを要するが、そのクロック信号を常に利用しているわけではない任意の装置などの、その動作がモジュールクロック信号に基づいているその他のユニット（モジュール）の較正にも適用される。

以下、ＲＴＣユニットの自動較正用の実施例の概要について説明する。この実施例においては、ＲＴＣユニットの時間値が可能な限り厳密に正しい時間値を追随するように、（ＲＴＣユニットクロック信号又はＭＣＳに基づいて動作する）ＲＴＣユニットの時間基準カウンタのリロード値を、周期的に、或いは、時々、調節している。相対的に高精度の基準クロック信号（ＲＣＳ）を使用し、相対的に低精度のＲＴＣユニットのクロック信号（ＭＣＳ）を計測する。更に詳しく後述するように、特定の期間（計測ウィンドウ又は「較正期間」）について、２つのカウンタにより、（ＭＣＳの立ち上がりエッジとの関係において）ＭＣＳのフルサイクルと、（計測ウィンドウの終点におけるＭＣＳの立ち上がりエッジとの関係において）ＭＣＳの期間残存値と、を、それぞれ、計測している。

開示された実施例においては、ＲＴＣユニットの時間基準カウンタ用のリロード値として、フルサイクル値（これは、カウントされた立ち上がりエッジの数であってよい）を直接的に使用しているが、これは、例えば、別の値との関係において間接的に利用することも可能である。例えば、数値演算の一部として使用可能である（例えば、望ましい時間基準に対して適合させるべく係数によって乗算する）。このような時間基準カウンタは、一般に、クロックサイクルを、例えば、秒、分、及び時間などの有用な時間の単位に変換するべく利用される。例えば、時間基準カウンタのリロード値が大きいほど、例えば、一秒の時間を計測するべくカウントを要するクロックサイクルの数も大きくなる。

以下の実施例においては、計測ウィンドウ（較正期間）の終点における期間残存値を使用し、ＭＣＳの立ち上がりエッジとの関係において次の計測ウィンドウ（較正期間）の開始点を遅延させている。この結果、明らかになるように、リロード値を最適な値に厳密に追随させるリロード値の変調が実現される（この値は、モジュールクロック信号の不正確性を補償するべく時間と共に変化する）。以下に開示される実施例（回路、方法など）を電子回路内において利用することにより、ＲＣＳを較正サイクル（それぞれのサイクルは、較正期間の開始点に対して適用された遅延と、その較正期間と、を有する）の間においてスイッチオフできるようにし、低電力動作を可能にしつつ、高精度と、（例えば、温度ドリフトに起因した）ＭＣＳの不正確性に応答したＲＴＣユニットの自動再較正を実現可能である。

以下に開示される実施例は、好適には、（電子装置の一例としての）マイクロコントローラの実行コードによる更なるやり取りを伴うことなしに動作するべく、構成されている。即ち、この実施例は、別のエンティティとのやり取り（例えば、そのようなマイクロコントローラによる計算）の必要性を伴うことなしに、較正の自律的な実行を提供する。この実施例は、当然のことながら、組み込まれたユニット（ＲＴＣユニットなど）及びデュアルクロック動作能力を有する電子装置に対して全般的に適用可能であり、マイクロコントローラがその１つの例示用のタイプである。

前述のように、ＲＴＣユニットは、ＲＴＣモジュールクロック信号によってクロック処理されるリロードカウンタにより、その時間基準（例えば、１秒の持続時間）を生成可能である。リロード値が時間基準の長さを決定する。このリロード値を調節することにより、ＲＴＣの時間基準を較正可能である。フルクロックサイクルの刻みにおいてのみリロード値を調節する（端数の値が破棄される）ことに起因し、システムの精度が限定されることになる。ＲＴＣクロック周波数及び時間基準の長さに応じて、残存誤差が迅速に蓄積し、月当たりに数分の逸脱になる可能性がある。しかしながら、本発明の実施例（例えば、後続の実施例）は、この潜在的な問題に対処しており、且つ、（明らかになるように）リロード値の変調を生成している。この結果、結果的に得られるリロード値は、概ね、理想的な値に厳格に追随する傾向を有することができる。

ＲＴＣ較正システムにおける更なるの課題は、外部の影響（例えば、温度、湿度など）によって生じるＲＴＣクロックの周波数ドリフトを検出及び再較正するというものである。例えば、後続の実施例などの本発明の実施例は、（相対的に低速で発生する）温度ドリフトなどの外部の影響を自動的に補正する。温度ドリフトとの関係において実現可能なＲＴＣ時間基準の精度は、基準クロック信号の品質と、較正インターバルと、によってのみ、実質的に左右されることになる。例えば、更なる温度センサに対するニーズは存在しない。

明らかになるように、後続の実施例は、実現可能であるその高精度、周波数ドリフトを補償するための自動較正、更なるセンサ（温度センサなど）を必要としないこと、及び低実装負荷（例えば、追加の数学的処理が不要である）に起因し、有利であると考えられる。

図３は、本発明を実施するシステム１００の回路図である。システム１００は、ＲＴＣユニット１２０と、システム発振ユニット（ＳＯＵ）１４０と、自動較正ユニット（ＡＣＵ）１５０と、を有する。システム１００は、ＲＴＣクロック信号（ＭＣＳ）１１０と、システムクロック信号（ＲＣＳ）１３０と、を受信するべく動作可能である。

図３に示されているように、ＡＣＵ１５０は、システム１００に内蔵されている。ＲＴＣクロック信号１１０（Ａ）がクロック供給源としてＲＴＣユニット１２０に対して入力されている。ＲＴＣユニット１２０は、ＲＴＣクロック信号１１０（Ａ）の制御下においてカウントするべく構成されたリロードタイマ（図示されてはいない）により、その時間基準を生成／制御するべく構成されている。従って、リロードタイマのリロード値がＲＴＣ時間基準の持続時間を設定する。図３に示されているように、このリロード値は、ＡＣＵ１５０によって供給される信号（Ｆ）によって設定又は制御可能である。

システムクロック信号１３０（Ｂ）は、ＳＯＵ１４０に供給されており、このクロック信号は、この実施例においては、ＲＴＣクロック信号１１０（Ａ）よりも高速及び高精度である。ＳＯＵ１４０は、システムクロック信号１３０（Ｂ）に基づいて、導出された基準クロック信号（Ｅ）をＡＣＵ１５０に対して供給するべく構成されている。従って、基準クロック信号（Ｅ）は、システムクロック信号１３０と同一であるか又はこれに依存すると見なすことができる。ＳＯＵ１４０は、システムクロック信号（Ｂ）及び／又はその導出された基準クロック（Ｅ）をスイッチオン／オフするべく動作可能である。

ＡＣＵ１５０は、供給された基準クロック信号（Ｅ）によってクロック処理されるべく構成されている。又、明らかになるように、較正の実行及び／又はウェークアップ／スリープ信号（Ｄ）の生成の際に使用されるべく、ＲＴＣクロック信号（Ａ）も、ＡＣＵ１５０に入力されている。

較正サイクル（適用された遅延に較正期間を加えたもの）の後に、時間基準リロード値信号（Ｆ）がＲＴＣユニット１２０に対して入力され、且つ、基準クロック信号（Ｅ）の発振をスイッチオフするべく、スリープ信号（Ｄ）がシステム発振ユニット１４０に対して出力される。時間基準リロード値信号（Ｆ）は、現在の時間基準リロード値を維持又は変更することができることを理解されたい。

ＲＴＣユニット１２０は、連続した較正サイクルの間のインターバルの持続時間を決定する際に使用されるように、即ち、較正インターバルの生成のために、ＡＣＵ１５０に対してティック信号（ｔｉｃｋ ｓｉｇｎａｌ）（Ｃ）を供給するべく構成されている。ティック信号（Ｃ）は、一例として、ＲＴＣユニット１２０の（較正された）時間基準によって変調されたＲＴＣクロック信号（Ａ）の受信された立ち上がりエッジに基づいたものであってよい。較正インターバルが経過したら、これは、新しい較正サイクルが始まることを通知するものであり、メイン発振ユニット（ＳＯＵ１４０）が、システムクロック信号（Ｂ）及び基準クロック信号（Ｅ）の発振をスイッチオンするべく、ウェークアップされ（Ｄ）、且つ、新しい較正サイクルが開始される。ＳＯＵ１４０は、ウェークアップ／スリープ信号（Ｄ）の制御下において、基準クロック信号（Ｅ）及びシステムクロック信号（Ｂ）を同時にターンオン及びオフさせ、例えば、その両方がオフの際に電力を節約するべく、動作可能であってよいことを理解されたい。

本システム１００について更に詳細に説明する前に、まず、その動作の理論について説明することとする。

本システム１００は、それぞれの較正期間に基づいて、ＲＴＣユニット１２０の時間基準カウンタの（リロード）値を自動的に決定するべく構成されている。この時間基準カウンタは、ＲＴＣクロック信号１１０（Ａ）のサイクルをカウントするべく構成されており、この信号は、周波数ｆ_RTCを具備するものと見なすことができる。カウンタが再起動されるまでのサイクルの数は、時間基準（ｔｉｍｅ＿ｂａｓｅ）、即ち、モジュールがその最小時間単位の持続時間（例えば、１秒）であると見なすものを定義している。

最適な時間基準リロード値（ｒｅｌｏａｄ＿ｖａｌｕｅ_opt）は、次のように表現可能である。

ｒｅｌｏａｄ＿ｖａｌｕｅ_opt＝ｆ_RTC・ｔｉｍｅ＿ｂａｓｅ

結果的に得られる最適なリロード値は、通常、整数と小数値を有する浮動小数点数であってよい。しかしながら、実際には、時間基準カウンタは、フルクロックサイクルのみをカウント可能であり、即ち、ＲＴＣクロックサイクルの小数部分は考慮されない。

時間基準をＲＴＣクロック期間によって除算された商に応じて、小数値の値は、０〜１の範囲となろう。時間基準カウンタがそうであるように、この小数値を無視した際には、ＲＴＣユニットのそれぞれのタイマティックは、小さな誤差を伴うことになり、そのような誤差は、時間と共に蓄積し、時間信号の逸脱を増大させる。例えば、ＲＴＣユニットが過剰な高速で稼働していると見えることになろう。

本実施例においては、時間基準カウンタのリロード値を変調することにより、このような逸脱を防止又は補償可能である。このような変調は、本実施例においては、以下の原理に従って稼働するべく構成されたＡＣＵ１５０によって自動的に提供される。この原理を理解するために有用なタイミング図である図４を参照されたい。

図４のタイミング図は、較正期間が互いに同一の持続時間を具備することを示す等しい幅の一連の矩形として示されたそれぞれの個別の較正期間（計測ウィンドウ）を有する連続した較正サイクルを示している。ＲＴＣクロック信号（Ａ）も、較正期間に並んで示されており、それぞれの信号の立ち上がりエッジが下方を指す矢印によって表されている。

図４の場合には、（後述する図５とは対照的に）、連続した較正期間の間にギャップ又はブレークが存在していない。

較正期間内においては、立ち上がりエッジとの関係におけるフルＲＴＣクロックサイクル、即ち、立ち上がりエッジイベント、がカウントされる。図４に、一例として示されているように、第１較正期間においては、４つのエッジが、第２較正期間においては、３つのエッジが、そして、第３較正期間においては、４つのエッジがカウントされており、以下同様である。

これらの較正期間は、基準クロック信号（Ｅ）に基づいて生成されており、且つ、従って、ＲＴＣクロック信号（Ａ）よりも正確であるが、これに対して非同期状態にある。理論的には、図４に示されているように、１つの較正期間がギャップを伴うことなしにその前のものに後続している場合には、較正期間の連続した開始点は、ＲＴＣクロック信号（Ａ）との関係においてシフトする。ＲＴＣクロック信号（Ａ）との関係における較正期間の開始点のこの変化する相対位置に応じて、適宜、１つのエッジイベントがそれなりにカウントされる。このカウントされた値の変動は、ＲＴＣ時間基準カウンタの（時間基準リロード値信号（Ｆ）によって制御される）リロード値の必要な変調を直接的に表している。時間基準リロード値信号（Ｆ）は、カウントステップの結果自体を、或いは、例えば、アップ／ダウン増分信号を、保持可能であることを理解されたい。

安定したＲＴＣクロック信号（Ａ）の場合には、（リロード値として直接的に使用可能である）カウント結果のシーケンスは、反復較正パターンと呼称可能な周期的な振る舞いを呈する。この較正パターンは、図４においては、４、４、３の反復パターンである。１つの期間内における値の平均（図４の例においては、３．６６７）は、最適な時間基準値（ｒｅｌｏａｄ＿ｖａｌｕｅ_opt）に非常に接近することになる。従って、実現可能な精度は、いまや、基準クロック信号（Ｅ）の精度及び分解能にのみ限定される。

電力を節約するべく時々システムクロック信号（Ｂ）をスイッチオフすることができるように、連続した較正サイクルの間にギャップを具備することが望ましい。この観点において、図４のものに似たタイミング図ではあるが、連続した較正サイクルの間に（ＲＴＣクロック信号の多数のサイクルに対応するものであってよい）ブレーク又はギャップを示す図５を参照されたい。一例として、一実施例においては、（較正サイクルの）較正期間は、２５０ｍｓの持続時間を具備可能であり、且つ、連続した較正サイクルの間のインターバルは、１分、或いは、場合によっては、１０分の持続時間を具備可能である。

連続した新しい較正期間の開始点をシフトさせる図４の振る舞いを維持するべく、本実施例においては、ＡＣＵ１５０により、較正期間内のＲＴＣクロック信号（Ａ）の最後の立ち上がりエッジと較正期間の終点の間の残っている時間（残存期間）を計測している。この「残存期間」は、次の較正サイクルにおいて適用するべき、即ち、ＲＴＣクロック信号の後続の立ち上がりエッジとの関係において次の較正期間の開始点を遅延させるための、望ましい遅延を表している（図５を参照されたい）。この手順を利用することにより、図４に示されているものと実質的に同一の振る舞いを維持しつつ、較正サイクルの間にシステムクロック信号（Ｂ）及び／又は基準クロック信号（Ｅ）がスイッチオフされる時間ギャップ（較正インターバル）を挿入可能である。

図６は、ＡＣＵ１５０の例示用の実装を示す回路図である。ＡＣＵ１５０は、較正インターバル生成器２１０と、エッジ検出器２２０と、計測ウィンドウ生成器２３０と、ＣＮＴＲＴＣカウンタ２４０と、ＣＮＴＤＲＣカウンタ２５０と、を有する。

ＡＣＵ１５０は、基準クロック信号（Ｅ）、ＲＴＣクロック信号（Ａ）、及びティック信号（Ｃ）に基づいて動作するべく構成されているが、わかりやすくするべく、図６には、様々な要素に対する基準クロック信号（Ｅ）の入力は示されていない。

較正サイクルの開始は、較正インターバル生成器２１０によって起動され、この較正インターバル生成器は、ＲＴＣユニット１２０から供給されるティック信号（Ｃ）に基づいてＲＴＣタイマティックをカウントするべく構成されている。このカウンタが満了した場合に、システムクロック信号（Ｂ）と、従って、基準クロック信号（Ｅ）と、をスイッチオンするべく、ウェークアップ信号（Ｄ）がＳＯＵ１４０に対して出力される。この結果、新しい較正サイクルが開始されることになる。

較正サイクルの開始は、ＲＴＣクロック信号（Ａ）と同期している。このために、エッジ検出器２２０がＲＴＣクロックの次の立ち上がりエッジにおいて開始信号（Ｈ）を供給する。この開始信号（Ｈ）は、計測ウィンドウ生成器２３０を起動する。計測ウィンドウ生成器２３０は、遅延カウンタ値（Ｉ）のカウントダウンを開始し、この遅延カウンタ値は、以前の較正サイクルに基づいてＣＮＴＤＲＣカウンタ２５０から供給される。遅延値が０に到達するのに伴って、ＲＴＣクロックサイクルカウンタ（ＣＮＴＲＴＣカウンタ２４０）が（図６に示されてはいないリセット信号に基づいて）０に設定され、且つ、現在の較正サイクルの較正期間が開始される。

較正期間（計測ウィンドウ）が有効である限り、イネーブル信号（Ｊ）も有効である。イネーブル信号（Ｊ）が有効である限り、ＲＴＣクロックサイクルカウンタ（ＣＮＴＲＴＣカウンタ２４０）は、エッジ検出器２２０によって供給されるそれぞれの新しいエッジストローブ信号（Ｋ）に伴ってカウントアップする。同時に、イネーブル信号（Ｊ）が有効である限り、期間残存ＣＮＴＤＲＣカウンタ２５０が、それぞれの基準クロック信号（Ｆ）サイクルに伴ってカウントアップする。ＲＴＣクロック信号（Ａ）のそれぞれの立ち上がりエッジにおいて、エッジ検出器２２０は、リセット信号（Ｌ）を出力し、「残存期間」カウンタＣＮＴＤＲＣ２５０をクリアする。

基準クロック信号（Ｅ）を参照して計測ウィンドウ生成器２３０によって計測される較正期間時間の満了の際に、イネーブル信号（Ｊ）がディスエーブルされ、この結果、カウンタＣＮＴＲＴＣ２４０及びＣＮＴＤＲＣ２５０は、動作を停止し、且つ、それぞれの値を保持する。リセット信号（Ｌ）は、この時点においては、「残存期間」カウンタＣＮＴＤＲＣ２５０をクリアしない。

その較正サイクルの較正期間（計測ウィンドウ）におけるＲＴＣクロック信号の立ち上がりエッジなどのエッジを基本的にカウントしたＣＮＴＲＴＣ２４０のカウンタ値は、ＲＴＣユニット１２０の時間基準リロード値として、且つ、この実施例においては、直接的に時間基準リロード値信号（Ｆ）として、直接的に使用される。期間残存カウンタＣＮＴＤＲＣ２５０が、その値を保持し、この値は、次の較正サイクルの遅延値（Ｉ）として使用される。

次いで、計測ウィンドウ生成器２３０が終了信号（Ｍ）を較正インターバル生成器２１０に対して出力し、この結果、スリープ信号（Ｄ）がＳＯＵ１４０対して出力される。相応して、システムクロック信号（Ｂ）及び基準クロック信号（Ｅ）がスイッチオフされる。インターバルが経過し、且つ、新しい較正サイクルが開始される時点まで、ＲＴＣユニットのタイマティック（Ｃ）をカウントするべく、較正インターバル生成器２１０が再起動される。

図７は、本発明を実施する方法３００のフローチャートである。方法３００は、ステップ３０２〜ステップ３２８を有する。

方法３００は、先行する較正サイクルの終点に続いて、ステップ３０２において開始される。ステップ３０２において、較正サイクル間において電力を節約するべく、システムクロック信号（Ｂ）及び基準クロック信号（Ｅ）をスイッチオフしている。次いで、ステップ３０４において、較正サイクルの間のインターバルを決定可能なように、較正インターバル生成器２１０のカウンタに読み込んでいる。

ステップ３０６において、ティック信号（Ｃ）がＲＴＣユニット１２０から受信された際に、この較正インターバル生成器２０１のカウンタに読み込まれた値を減分しており、この時点で、本方法は、ステップ３０８に進む。ステップ３０８において、較正インターバルが経過したかどうか、即ち、較正インターバル生成器２１０のカウンタに読み込まれた値がゼロに減分されたかどうかを決定している。

方法３００は、ステップ３０６に戻り、且つ、読み込まれた値を次のティック信号（Ｃ）において減分することにより、較正インターバル生成器２１０のカウンタに読み込まれた値がゼロに減分される時点で、事実上待機する（ステップ３０８の「いいえ」）。値がゼロに減分されたら（ステップ３０８の「はい」）、本方法は、新しい較正サイクルが開始されるのに伴って、ステップ３１０に進む。

ステップ３１０において、システムクロック信号（Ｂ）及び基準クロック信号（Ｅ）をスイッチオンしている。次いで、本方法は、ステップ３１２に進み、（例示用のクロック信号の特徴としての）ＲＴＣクロック信号（Ａ）の立ち上がりエッジを待つ（ステップ３１２の「いいえ」）。このような立ち上がりエッジが検出されたら（ステップ３１２の「はい」）、本方法は、ステップ３１４に進む。

ステップ３１４において、カウンタ値ＣＮＴＤＲＣが０に等しいかどうかを判断し、且つ、等しくない場合には（ステップ３１４の「いいえ」）、連続的にステップ３１６を通過することにより、０に等しくなる時点まで（ステップ３１４の「はい」）、基準クロック信号（Ｅ）のサイクルごとに、値を減分する。この結果、較正サイクルの較正期間（計測ウィンドウ）の開始点が、先行する較正サイクルから保持されたカウンタ値ＣＮＴＤＲＣに従って、ＲＴＣクロック信号（Ａ）の立ち上がりエッジとの関係において遅延される。

カウンタ値ＣＮＴＤＲＣが０に到達したら（ステップ３１４の「はい」）、本方法は、較正サイクルの較正期間の開始を象徴するステップ３１８に進む。ステップ３１８においては、カウンタ値ＣＮＴＲＴＣを０に設定する。

次いで、本方法は、較正期間（計測ウィンドウ又は計測時間）が満了していないという仮定の下に（ステップ３２２及びステップ３２４の「いいえ」）、ＲＴＣクロック信号（Ａ）の次の立ち上がりエッジが検出される時点まで、ステップ３２０、ステップ３２２、及びステップ３２４を通じたループを循環する。このそれぞれのループにおいて、カウンタ値ＣＮＴＤＲＣは、ステップ３２０において、基準クロック信号（Ｅ）のサイクルごとに１だけ増分される。

ＲＴＣクロック信号（Ａ）の立ち上がりエッジが検出されたら（ステップ３２２の「はい」）、本方法は、ステップ３２６を介してステップ３２２及び３２４の間を通過するが、このステップにおいては、カウンタ値ＣＮＴＲＴＣを増分してその立ち上がりエッジを正式にカウントすると共に、記録された遅延（残存期間）値を正式にゼロにするべく、カウンタ値ＣＮＴＤＲＣを０にリセットする。

相応して、計測時間（較正期間）が経過したと判明した際には（ステップ３２４の「はい」）、カウンタ値ＣＮＴＲＴＣは、較正期間において検出されたＲＴＣクロック信号（Ａ）の立ち上がりエッジの数を表しており、且つ、カウンタ値ＣＮＴＤＲＣは、ＲＴＣクロック信号（Ａ）の最後の立ち上がりエッジと較正期間の終点の間の時間である基準クロック信号（Ｅ）のクロックサイクル内の「残存期間」時間を表している。

次いで、カウンタ値ＣＮＴＲＴＣを使用し、ＲＴＣユニット１２０によって使用される時間基準を設定する。次いで、本方法は、ステップ３０２に戻り、システムを低電力動作モードに投入するべく、システムクロック信号（Ｂ）及び／又は基準クロック信号（Ｅ）がスイッチオフされる。カウンタ値ＣＮＴＤＲＣは、（ステップ３１４及び３１６において）次の較正期間をＲＴＣクロック信号（Ａ）の立ち上がりエッジとの関係において遅延させるための遅延として使用されるべく保持される。

付記１：本明細書には、ＲＴＣクロック（Ａ）に基づいて動作し、時刻及び日付をカウントするＲＴＣユニット（１２０）又は任意の類似したユニットと、ＲＴＣクロックを較正するべく、第２クロック（基準クロック、Ｅ）に基づいて動作する自動較正ユニット（１５０）と、を有する電子装置用のリアルタイムクロック自動較正システムが開示されている。

付記２：本明細書には、ＲＴＣクロックの信号入力（Ａ）、基準クロックのクロック入力（Ｅ）、ＲＴＣユニットからの時間ティック信号の信号入力（Ｃ）、ＲＴＣユニットの時間基準用のリロード値を提供する値出力（時間基準リロード値、Ｆ）、及びシステムクロックをスイッチオン／オフして電力節約モードを提供するべくシステム発振ユニットを制御するウェークアップ及びスリープの信号出力（Ｄ）という入力及び出力を有する前述のシステム（付記１を参照されたい）において動作する自動較正ユニットが開示されている。

付記３：前述の自動較正ユニット（付記２を参照されたい）は、較正インターバル及び制御信号生成用のユニット（２１０）、ＲＴＣクロックエッジ検出及び制御信号生成用のユニット（２２０）、計測ウィンドウ及び制御信号を生成するユニット（２３０）、ＲＴＣクロックサイクルをカウントするユニット（ＣＮＴＲＴＣ、２４０）、及び基準クロックサイクルをカウントするユニット（ＣＮＴＤＲＣ、２５０）を有することができる。

付記４：本明細書には、ＲＴＣ時間ティックイベントをカウントして較正インターバルを生成するステップと、較正インターバルが経過した際にウェークアップ信号を生成するステップと、終了信号（Ｍ）の入力の際に較正インターバルを再開すると共にスリープ信号を出力するステップと、を有する前述のシステム（付記３を参照されたい）によって実行されるＲＴＣ自動較正を周期的に開始するための時間インターバルを生成する方法が開示されている。

付記５：本明細書には、ＲＴＣクロックの立ち上がりエッジを検出するステップと、ＣＮＴＤＲＣの以前のカウンタ値によって付与される遅延時間のカウントを開始するステップと、遅延時間の満了時にＣＮＴＲＴＣのカウンタ値をリセットするステップと、計測ウィンドウ時間が稼働している際に計測ウィンドウ時間のカウントを開始するステップと、カウンタＣＮＴＤＲＣによってＲＴＣクロックサイクルをカウントするステップと、カウンタＣＮＴＤＲＣによってシステムクロックサイクルをカウントするステップと、ＲＴＣクロックのそれぞれの立ち上がりエッジの際にＣＮＴＤＲＣ値を０にリセットするステップと、計測ウィンドウ時間の満了の際にカウンタＣＮＴＲＴＣ及びＣＮＴＤＲＣを停止及び保持するステップと、ＣＮＴＲＴＣのカウンタ値を出力するステップと、終了信号を出力するステップと、ＲＴＣ時間基準リロード値としてＣＮＴＲＴＣのカウンタ値を使用するステップと、を有する前述のシステム（付記３を参照されたい）上において動作するＲＴＣ自動較正方法が開示されている。

付記６：本明細書には、前述の較正インターバルの満了の際に（付記４を参照されたい）、前述のＲＴＣ自動較正ランを開始するステップ（付記５を参照されたい）と、前述の終了信号の出力の際に（付記５を参照されたい）、前出の較正インターバルランを開始するステップ（付記４を参照されたい）と、を有する前述のシステム（付記３を参照されたい）上において動作するＲＴＣ自動較正ルーチンを実行する方法が開示されている。

付記７：本明細書には、前述の付記６の方法を周期的に反復するステップと、等距離の較正インターバルを使用し、且つ、これにより、時間の経過に伴ってＲＴＣ時間基準値の振る舞いの平均化を実現するステップと、を有する前述のシステム（付記３を参照されたい）上において動作するＲＴＣ自動ルーチンサイクルを実行する方法が開示されている。

これらのシステム／方法は、ハードウェア又はソフトウェアにおいて実装可能である。これらのシステム及び方法をハードウェアにおいて実装することが望ましい。

前述の態様のいずれのものにおいても、様々な特徴は、ハードウェアにおいて、或いは、１つ又は複数のプロセッサ上において稼動するソフトウェアモジュールとして実装可能である。１つの態様の特徴は、その他の態様の中の任意のものに対して適用可能である。

又、本発明は、本明細書に記述されている方法の中の任意のものを実行するコンピュータプログラム又はコンピュータプログラムプロダクトと、本明細書に記述されている方法の中のいずれかのものを実行するプログラムがその上部に保存されているコンピュータ可読媒体と、をも提供する。

本発明を実施するコンピュータプログラムは、コンピュータ可読媒体上に保存可能であり、或いは、例えば、インターネットのウェブサイトから提供されるダウンロード可能なデータ信号などの信号の形態を有することも可能であり、或いは、その他の形態を有することも可能であろう。

１００ システム
１１０ ＲＴＣクロック信号
１２０ ＲＴＣユニット
１３０ システムクロック信号
１４０ システム発振ユニット
１５０ 自動較正ユニット

Claims (13)

1. 動作がモジュールクロック信号に基づいているモジュールを較正する方法であって、
   複数の較正期間の中のそれぞれの較正期間において、観察対象信号の特徴をカウントすることにより、前記観察対象信号の周波数の計測値を取得するステップであって、前記観察対象信号は、前記モジュールクロック信号又は前記モジュールクロック信号に基づいて生成されたクロック信号である、ステップと、
   前記モジュールを較正するべく、取得した前記計測値に基づいて前記モジュールの動作に影響を付与するステップと、
   それぞれの前記較正期間について、前記観察対象信号の特定の特徴との関係においてその較正期間の終点の時間的な位置を考慮すると共に、その位置に基づいて後続の前記観察対象信号の前記特定の特徴との関係において後続の較正期間の開始点を遅延させるステップと、
   を有する方法。
2. それぞれの前記較正期間について、その較正期間の前記開始点が、前記観察対象信号の前記特定の特徴との関係において遅延されるように、前記較正期間を時間的に配置するステップを有し、前記遅延は、先行する較正期間の終点とその終点よりも先行する前記観察対象信号の前記特定の特徴との間の期間に等しい、請求項１に記載の方法。
3. それぞれの較正期間の持続時間が前記観察対象信号よりも高精度の時間信号との関係において決定される請求項１又は２に記載の方法。
4. 前記時間信号は、基準クロック信号である請求項３に記載の方法。
5. 前記基準クロック信号は、前記モジュールクロック信号又は前記観察対象信号のものよりも高いクロック周波数を具備する請求項４に記載の方法。
6. それぞれの較正期間の前記持続時間は、前記基準クロック信号の所定数の特徴をカウントすることによって決定される請求項４又は５に記載の方法。
7. 連続した前記較正期間の間において、回路が前記基準クロック信号を利用しない低電力モードにおいて前記回路を動作させるステップを有する請求項４〜６の何れか一項に記載の方法。
8. 前記較正期間を定期的に実装するステップを有する請求項１〜７の何れか一項に記載の方法。
9. １つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、
   その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、
   によって前記較正期間を時間的に配置するステップを有する請求項１〜８の何れか一項に記載の方法。
10. 前記時間信号は、基準クロック信号であり、
    １つの前記較正期間の終点と、前記終点に先行する前記観察対象信号の前記特定の特徴との間の遅延期間を計測するステップと、
    その開始点が後続の前記観察対象信号の前記特定の特徴との関係において遅延されるように、次の較正期間を開始するステップであって、前記遅延は、前記計測された遅延期間に等しい、ステップと、
    によって前記較正期間を時間的に配置するステップと、
    前記基準クロック信号の特徴をカウントすることにより、それぞれの遅延期間を計測するステップと、を有する請求項３に記載の方法。
11. 前記影響を付与するステップは、前記モジュールによって利用される時間基準を設定するステップを有する請求項１〜１０の何れか一項に記載の方法。
12. 前記モジュールは、リアルタイムクロックユニットである請求項１〜１１の何れか一項に記載の方法。
13. 請求項１〜１２の何れか一項に記載の方法を実行するべく構成された回路。

Images