JP5056886B2 - クロック信号生成装置及び電子装置 - Google Patents

Description

本発明は、クロック信号生成装置及び電子装置に関する。

この種の技術として、例えば、特許文献１や特許文献２には、ＶＣＯ（Voltage Controlled Oscillator）が生成するクロック信号の周波数が目標周波数と一致している又は高低があることをＰＬＬ（Phase Locked Loop）で検出するために、基準の周波数のパルスの数とＶＣＯが生成したクロック信号のパルスの数とをそれぞれ適当な数カウントする技術が開示されている。

特開２０００−２７８１０４号公報 特開平０８−２３２７４号公報

しかし、上記のような技術では、目標周波数が変更された場合、例えば、１，０００カウント毎にＶＣＯへの印加電圧を制御しなければならず、ＶＣＯが生成するクロック信号の周波数を目標周波数と一致（誤差等も考慮した略一致も適宜含む。本発明ついて同じ。）させるのに時間がかかってしまっていた。例えば、ＶＣＯへの印加電圧を１，０００段階変化させなければ、クロック信号の周波数が目標周波数と一致しないとすると、クロック信号の周波数が目標周波数に一致までに、数十秒の時間がかかってしまう場合があった。なお、このような問題点は、上記技術において、ＰＬＬ、ＶＣＯ以外のものを採用した場合にも生じる。

本発明は、上記問題点に鑑みてなされたものであり、目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させるクロック信号生成装置、及び、電子装置を提供することを目的とする。

上記課題を解決するため、本発明の第１の観点に係るクロック信号生成装置は、印加される電圧の電圧値に応じた周波数の第１クロック信号を生成するクロック信号生成手段と、前記クロック信号生成手段が生成した前記第１クロック信号のパルスの数を、設定された第１設定数分カウントする第１カウンタと、基準となる第２クロック信号のパルスの数を、設定された第２設定数分カウントする第２カウンタと、目標周波数が設定され、設定された目標周波数に応じて、前記第１カウンタ及び前記第２カウンタに、それぞれ、前記第１設定数及び前記第２設定数を設定する第１制御手段と、前記第１カウンタと前記第２カウンタとにカウントを開始させ、前記第１カウンタにおける前記第１設定数分のカウント終了のタイミングと前記第２カウンタにおける前記第２設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じて前記クロック信号生成手段に印加される前記電圧の電圧値を制御する電圧制御処理を順次行う第２制御手段と、を備え、前記第１設定数と前記第２設定数とは、それぞれ、前記第１クロック信号の周波数が前記目標周波数である場合に、前記第１カウンタと前記第２カウンタとが同時にカウントを開始してから同時にカウント終了する数であり、前記第１制御手段は、設定された前記目標周波数が第１の目標周波数であるときは、前記第１設定数として第１の数を前記第１カウンタに設定するとともに、前記第２設定数として第２の数を前記第２カウンタに設定し、設定された前記目標周波数が第２の目標周波数であるときは、前記第１設定数として第３の数を前記第１カウンタに設定するとともに、前記第２設定数として第４の数を前記第２カウンタに設定し、設定された前記目標周波数が前記第１の目標周波数から前記第２の目標周波数に変更されると、第１の所定のタイミングで、前記第１設定数として前記第３の数よりも小さい第５の数を前記第１カウンタに設定するとともに、前記第２設定数として前記第４の数よりも小さい第６の数を前記第２カウンタに設定し、前記第１の所定のタイミングの後の第２の所定のタイミングで、前記第３の数を前記第１カウンタに設定するとともに、前記第４の数を前記第２カウンタに設定し、前記第１制御手段は、前記目標周波数が前記第１の目標周波数から前記第２の目標周波数に変更されると、前記第２制御手段の代わりに前記クロック信号生成手段に印加される前記電圧の電圧値を、予め設定された所定回数かつ所定の間隔で定期的に変化させ続け、前記第１クロック信号の周波数を前記第２の目標周波数に近づける処理をさらに行い、前記第２制御手段は、前記第１制御手段が前記処理を終了すると、前記第５の数が設定された前記第１カウンタと前記第６の数が設定された前記第２カウンタとを用いて前記電圧制御処理を順次行って、前記電圧の電圧値を前記第１制御手段の代わりに順次行う。

また、本発明の第２の観点に係る電子装置は、
前記クロック信号生成装置と、
前記クロック信号生成手段が生成した前記クロック信号を使用する処理装置と、
を備える。

本発明に係るクロック信号生成装置、及び、電子装置によれば、目標周波数が変更されても、生成するクロック信号の周波数を短時間で目標周波数に一致させることができる。

本発明の１実施形態に係るクロック信号生成装置の構成を説明するための図である。 本発明の１実施形態に係るクロック信号生成装置の第２制御部が行う処理を説明するための図である。 本発明の１実施形態に係るクロック信号生成装置が行う処理を説明するための図であり、第１クロック信号の周波数、第１制御信号の内容、第１設定数及び第２設定数、Ｄ／Ａに設定される設定値、設定部の制御主体等の時間変化を説明するための図である。 本発明の１実施形態に係るクロック信号生成装置の第２制御部が行う動作フローを示す図である。 本発明の１実施形態に係るクロック信号生成装置の第１制御部が行う動作フローを示す図である。 本発明の１実施形態に係るクロック信号生成装置の設定部が行う動作フローを示す図である。 本発明の１実施形態に係るクロック信号生成装置における、第１制御部及び第２制御部に制御された第１クロック信号の周波数の変化と時間との関係を二つのクロック信号生成部について示す図である。 本発明の１実施形態に係るプリンタの構成を説明するための図である。 本発明の変形例に係るクロック信号生成装置の第２制御部が制御する第１クロック信号の周波数の時間変化を示す図である。

本発明に係る１実施形態について図面を参照して説明する。なお、本発明は下記の実施形態（図面の内容も含む。）によって限定されるものではない。下記の実施形態に変更（構成要素の削除も含む）を加えることができるのはもちろんである。また、以下の説明では、本発明の理解を容易にするために、重要でない公知の技術的事項の説明を適宜省略する。

まず、本実施形態に係るクロック信号生成装置１００の構成を、図１を参照して説明する。なお、クロック信号生成装置１００の各構成要素は、電子回路等によって構成される。

クロック信号生成装置１００には目標周波数が設定され、クロック信号生成装置１００は、設定された目標周波数を有する第１クロック信号（クロック−パルス）を生成するように動作する。クロック信号生成装置１００が生成した第１クロック信号は、例えば、ＣＰＵ（Central Processing Unit）等の所定の処理を行う処理装置等の供給先に供給される。目標周波数は、クロック信号生成装置１００が生成する第１クロック信号の周波数として要求される周波数であり、供給先が必要とする周波数である。供給先は、例えば、第１クロック信号を動作クロック信号として使用する。クロック信号生成装置１００は、例えば、前記の処理装置等に内蔵されてもよい。この場合、処理装置等におけるクロック信号生成装置１００以外の部分は、適宜クロック信号生成装置１００の外部と表現される。

クロック信号生成装置１００は、第１制御部１０１と、第２制御部１０３と、第１カウンタ１０５と、第２カウンタ１０７と、基準信号生成部１０９と、設定部１１１と、Ｄ／Ａ（デジタルアナログ変換器）１１３と、クロック信号生成部１１５と、第１セレクタ１１７と、レジスタ１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５と、第２セレクタ１２７と、レジスタ１２９と、レジスタ１３１と、を備える。

第１制御部１０１には、外部（例えば、前記の供給先）から、目標周波数を指定する第１制御信号が供給される。本実施形態では、第１制御部１０１に第１制御信号が供給されることによって、この制御信号が指定する目標周波数が第１制御部１０１に設定される。第１制御部１０１は、第１クロック信号の周波数が、設定された目標周波数になるように、第２制御部１０１を制御するとともに、設定部１１１を制御する。さらに、第１制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御する。第１制御部１０１は、設定された目標周波数に応じて第１セレクタ１１７と第２セレクタ１２７とを制御することによって、第１カウンタ１０５と第２カウンタ１０７とに、それぞれ、設定された目標周波数に応じた、第１設定数と第２設定数とを設定する。

第２制御部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御し、第１カウンタ１０５と第２カウンタ１０７とに、それぞれ、第１設定数分又は第２設定数分のパルスの数をカウントさせ、第１カウンタ１０５における第１設定数分のカウント終了のタイミングと第２カウンタ１０７における第２設定数分のカウント終了のタイミングとを比較し、比較結果に応じた制御を設定部１１１に対して行う。なお、この制御は、例えば、比較結果に応じた指示を示す第２制御信号を設定部１１１に供給することによって行われる。

なお、この第２制御信号は、第１制御部１０１にも供給される。第１制御部１０１は、第２制御信号に基づいて、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５と第２カウンタ１０７とにそれぞれ設定されている第１設定数と第２設定数とを変更する。

設定部１１１は、第２制御部１０３から供給される第２制御信号に基づいて、つまり、第２制御部１０３の制御に基づいて、所定の設定値をＤ／Ａ１１３に設定する。また、設定部１１１は、適宜のタイミングで、第２制御部１０３の代わりに、第１制御部１０１に制御され、第１制御部１０１の制御に基づいて、所定の設定値をＤ／Ａ１１３に設定する。特に、設定部１１１は、Ｄ／Ａ１１３に設定した設定値を保持し、第１制御部１０１又は第２制御部１０３の制御に基づいて、Ｄ／Ａ１１３に設定した設定値を所定の値（ここでは、１）変化させた設定値をＤ／Ａ１１３に設定することで、Ｄ／Ａ１１３に設定した設定値を変化させる。

Ｄ／Ａ１１３は、設定部１１１によって設定された設定値に応じた電圧値の電圧をクロック信号生成部１１５に印加する。なお、ここでは、理解を容易にするために、設定値は、１６進数で０１乃至ＦＦの値を取り得るものとするが、取り得る値は適宜変更でき、例えば、さらに大きな値の範囲を取り得る。

クロック信号生成部１１５は、印加された電圧（印加電圧）の電圧値に応じた大きさの周波数を有する第１クロック信号を生成し、外部に出力する。

第１セレクタ１１７は、第１制御部１０１によって制御され、レジスタ（例えば、フリップフロップ等によって構成される。レジスタについて同じ。）１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５と、のいずれかに格納されている値を第１設定数として第１カウンタ１０５に設定する。レジスタ１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先から供給されて格納される。

第１カウンタ１０５には、第１クロック信号が供給される。第１カウンタ１０５は、第２制御部１０３の制御のもと、供給される第１クロック信号のパルスの数を、第１カウンタ１０５に設定されている第１設定数分カウントし、第１設定数分をカウントすると（カウント終了すると）、第２制御部１０３にカウント終了を通知する。

第１カウンタ１０５は、例えば、供給される第１クロック信号の周波数を第１設定数で分周する分周器によって構成される。ここでは、第１設定数は分周比である。第１カウンタ１０５は、分周した後の信号を第２制御部１０３に供給する。第２制御部１０３は、１周期分のパルス信号が供給されたときに（例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに）、第１クロック信号のパルスが第１設定数分カウントされたことになり、カウント終了を検出する。このように、１周期分のパルス信号が第２制御部１０３に供給されることによって、カウント終了が第２制御部１０３に通知される。

基準信号生成部１０９は、基準となる周波数を有する基準信号である第２クロック信号（クロック−パルス）を生成する。基準信号生成部１３０は、生成した第２クロック信号を出力する。基準信号生成部１３０は、例えば、水晶振動子と発振回路とを含んで構成される基準クロック発生器によって構成される。本実施形態では、第２クロック信号の周波数は、３２ＫＨｚであるとする。

第２セレクタ１２７は、第１制御部１０１によって制御され、レジスタ１２９とレジスタ１３１とのいずれかに格納されている値を第２設定数として第２カウンタ１０７に設定する。レジスタ１２９とレジスタ１３１とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先によって格納される。

第２カウンタ１０７には、第２クロック信号が供給される。第２カウンタ１０７は、第２制御部１０３の制御のもと、供給される第２クロック信号のパルスの数を、第２カウンタ１０７に設定されている第２設定数分カウントし、カウント終了したときに第２制御部１０３に所定の信号を供給することによって、カウント終了を通知する。

第２カウンタ１０７は、例えば、供給される第２クロック信号の周波数を第２設定数で分周する分周器によって構成される。ここでは、第２設定数は分周比である。第２カウンタ１０７は、分周した後の信号を第２制御部１０３に供給する。第２制御部１０３は、１周期分のパルス信号が供給されたときに（例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに）、第２クロック信号のパルスが第２設定数分カウントされたことになり、カウント終了を検出する。このように、１周期分のパルス信号が第２制御部１０３に供給されることによって、カウント終了が第２制御部１０３に通知される。

また、基準信号生成部１０９は、第２クロック信号を、第１制御部１０１と第２制御部１０３と設定部１１１とに供給する。第２クロック信号によって、第１制御部１０１と第２制御部１０３と設定部１１１との同期がとられる。つまり、第２クロック信号は、第１制御部１０１と第２制御部１０３と設定部１１１との動作クロックとして使用される。

本実施形態では、目標周波数は、４０ＭＨｚ又は１６ＭＨｚである。第１制御信号は、目標周波数として４０ＭＨｚと１６ＭＨｚとを指定する信号である。第１制御信号は、Ｈｉｇｈ信号とＬｏｗ信号とのいずれかの信号であり、Ｈｉｇｈ信号は４０ＭＨｚを指定するものとし、Ｌｏｗ信号は１６ＭＨｚを指定するものとする。つまり、第１制御信号がＨｉｇｈ信号とＬｏｗ信号とのどちらかであるかによって、目標周波数として４０ＭＨｚと１６ＭＨｚとのいずれかが指定されるものとする。

また、第１設定数と第２設定数とは、それぞれ、第１クロック信号の周波数が制御信号によって指定される目標周波数であった場合に、第１カウンタ１０５と前記第２カウンタ１０７とが、それぞれ、同時にパルスの数のカウントを開始してから同時に第１設定数分のカウントと第２設定数分のカウントとを終了する数である。第１クロック信号の目標周波数は後述の第２クロック信号の周波数と基本的に異なるので、第１設定数と第２設定数とは基本的に異なる数である。

本実施形態では、第１設定数の候補として、レジスタ１１９に「３２，０００」（１６進数では、「７Ｄ００」）という値が格納され、レジスタ１２１に「５１２，０００」（１６進数では、「７Ｄ０００」）という値が格納され、レジスタ１２３に「８０，０００」（１６進数では、「１３８８０」）という値が格納され、レジスタ１２５に「１，２８０，０００」（１６進数では、「１３８８００」）という値が格納される。

また、本実施形態では、第２設定数の候補として、レジスタ１２９に「６４」（１６進数では、「７Ｄ００」）という値が格納され、レジスタ１３１に「１，０２４」（１６進数では、「７Ｄ０００」）という値が格納される。

第１制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が４０ＭＨｚである場合には、レジスタ１２５の「１，２８０，０００」を第１設定数として第１カウンタ１０５に設定し、レジスタ１３１の「１，０２４」を第２設定数として第２カウンタ１０７に設定する。

また、第１制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が４０ＭＨｚである場合、レジスタ１２３の「８０，０００」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２９の「６４」を第２設定数として第２カウンタ１０７に設定する。この値は、目標周波数が１６ＭＨｚから４０ＭＨｚに変更された場合において、「１，２８０，０００」及び「１，０２４」が設定される前に設定される値である（詳しくは後述する）。

以上のような値が設定されることによって、第１クロック信号の周波数が目標周波数の４０ＭＨｚである場合に、第１クロック信号のパルスの第１設定数分のカウントと第２クロック信号のパルスの第２設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

また、第１制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が１６ＭＨｚである場合には、レジスタ１２１の「５１２，０００」を第１設定数として第１カウンタ１０５に設定し、レジスタ１３１の「１，０２４」を第２設定数として第２カウンタ１０７に設定する。

さらに、第１制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が１６ＭＨｚである場合、レジスタ１１９の「３２，０００」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２９の「６４」を第２設定数として第２カウンタ１０７に設定する。この値は、目標周波数が４０ＭＨｚから１６ＭＨｚに変更された場合において、「５１２，０００」及び「１，０２４」が設定される前に設定される値である（詳しくは後述する）。

以上のような値が設定されることによって、第１クロック信号の周波数が目標周波数の１６ＭＨｚである場合に、第１クロック信号のパルスの第１設定数分のカウントと第２クロック信号のパルスの第２設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

第２制御部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御し、同時にカウントを開始させ、どちらが先にカウントを終了するか（カウント終了が通知されるか）を判別する。つまり、カウント終了の時期が比較される。これによって、第１クロック信号の周波数と目標周波数とが比較される。第２制御部１０３は、比較した比較結果に応じて設定部１１１を制御することによって、クロック信号生成部１１５への印加電圧を制御する（電圧制御処理）。クロック信号生成部１１５は、印加電圧に応じた周波数を有する第１クロック信号を生成して出力するので、印加電圧の制御によって、第１クロック信号の周波数が目標周波数になるように制御される。

この制御の原理を、図２を参照して説明する。なお、本実施形態では、Ｄ／Ａ１１３は、設定された設定値が大きくなると、クロック信号生成部１１５に印加する印加電圧の電圧値を大きくし、設定された設定値が小さくなると、クロック信号生成部１１５に印加する印加電圧の電圧値を小さくする。また、クロック信号生成部１１５は、印加電圧の電圧値が大きくなると、これに応じて新たに生成する第１クロック信号の周波数を生成する。また、クロック信号生成部１１５は、印加電圧の電圧値が小さくなると、小さい周波数の第１クロック信号を生成する。

上記のように、第１設定数と第２設定数とは、第１クロック信号の周波数が目標周波数であった場合に、第１カウンタ１０５と第２カウンタ１０７とにおいて、第１設定数分のカウントと第２設定数分のカウントとが同時に終了する数である。このため、カウントが同時に終了した場合には、第１クロック信号の周波数は目標周波数となっている（多少の誤差がある場合もある。）。このときは、第１クロック信号の周波数を変更する必要がない。このため、第２制御部１０３は、カウント終了が第１カウンタ１０５と第２カウンタ１０７とから同時（略同時も含む。）に通知された場合は、第２制御信号を設定部１１１に供給せずに、設定部１１１がＤ／Ａ１１３に設定している設定値を変化させない。

第１カウンタ１０５の方が早くカウントし終わった場合、第１クロック信号の周波数は目標周波数よりも高い。このとき、第２制御部１０３は、設定値を下げる指示を示す第２制御信号を設定部１１１に供給する。設定部１１１は、この第２制御信号が供給されたときには、現在Ｄ／Ａ１１３に設定している設定値を１減じる。このようにして、第２制御部１０３は、第１クロック信号の周波数を下げるために、設定部１１１を制御し、Ｄ／Ａ１１３に設定された設定値を１つ下げる。上述のように、設定値が下がれば、印加電圧が下がり、クロック信号生成部１１０が新たに生成する第１クロック信号の周波数が下がり、目標周波数に近づく。

第２カウンタ１０７の方が早くカウントし終わった場合、第１クロック信号の周波数は目標周波数よりも低い。このとき、第２制御部１０３は、設定値を上げる指示を示す第２制御信号を設定部１１１に供給する。設定部１１１は、この第２制御信号が供給されたときには、現在Ｄ／Ａ１１３に設定している設定値を１上げる。このようにして、第２制御部１０３は、第１クロック信号の周波数を上げるために、設定部１１１を制御し、Ｄ／Ａ１１３に設定された設定値を１つ上げる。上述のように、設定値が上がれば、印加電圧が上がり、クロック信号生成部１１０が新たに生成する第１クロック信号の周波数が上がり、目標周波数に近づく。

第２制御部１０３は、上述した、周波数の比較及び印加電圧の制御を繰り返し行う。これによって、クロック信号生成部１１０によって順次生成される第１クロック信号の周波数は、目標周波数に徐々に近づいたり、目標周波数となるように調整されたりする。

なお、第１カウンタ１０５及び第２カウンタ１０７がカウントするパルスの数（第１設定数及び第２設定数）が多い方が、第１クロック信号の周波数と目標周波数との比較の精度は上がる。これは、カウント開始以降の第１クロック信号のパルスの立ち上がり時期と第２クロック信号のパルスの立ち上がり時期とがずれることがあり、このずれの影響はカウントにおいて第１設定数及び第２設定数が多い方が少なくなるからである。比較の精度が上がれば、第１クロック信号の周波数は、精度良く、目標周波数に一致する。一方で、カウントするパルスの数が少ないと、それだけ、早くカウントが終了するということになるので、比較が早く終了し、第１クロック信号の周波数の制御を素早くできるが、比較の精度が落ちる。これは、前記のずれの影響が出やすくなるからである。

ここで、第１制御部１０１は、供給された第１制御信号が指定する目標周波数が変更された場合、つまり、設定された目標周波数が変更された場合に所定の動作を行う。この動作例を、図３を参照して説明する。

図３において、Ｔ＝０のタイミングにおいては、第１制御信号としてＨｉｇｈ信号が第１制御部１０１に供給されている。このため、４０ＭＨｚが目標周波数として第１制御部１０１に設定されている。なお、Ｔ＝０においては、目標周波数が４０ＭＨｚに変更されてから十分時間が経過しているものとし、Ｔ＝０〜Ｔ１の期間において、第１カウンタ１０５には、第１設定数として１，２８０，０００が設定され、第２カウンタ１０７には、第２設定数として１，０２４が設定されている。

この期間においては、第２制御部１０３は、図２を参照して説明した処理を行い、第１クロック信号の周波数を目標周波数である４０ＭＨｚにするように動作している。そして、この期間においては、目標周波数が４０ＭＨｚである場合の第１設定数及び第２設定数として、値が大きい方の第１設定数及び第２設定数が、第１カウンタ１０５及び第２カウンタ１０７にそれぞれ設定されている。このため、この期間では、精度の良い比較が行われ、第１クロック信号の周波数も４０ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、Ｆ０〜Ｆ１（１６進数）で変動しているものとする。

次に、Ｔ＝Ｔ１のタイミングにおいて、第１制御部１０１に供給されている第１制御信号がＨｉｇｈ信号からＬｏｗ信号に切り替わったとする。第１制御部１０１は、この切り替わりを検出することによって、設定されている目標周波数が４０ＭＨｚから１６ＭＨｚに変更されたことを検出する。そして、この切り替わりによって、第１制御部１０１に新たな目標周波数である１６ＭＨｚが設定される。

第１制御部１０１は、前記の変更（減少変更）を検出すると、第２制御部１０３と設定部１１１とを制御し、第２制御部１０３の代わりに、設定部１０３の制御を開始する。第１制御部１０１が第２制御部１０３の代わりに設定部１１１を制御するとき、第２制御部１０３は動作してもよいし、少なくとも一部が待機してもよいし、少なくとも一部が動作しなくてもよい。例えば、第１制御部１０１は、第２制御部１０３を制御して、第２制御部１０３の少なくとも一部を待機させるか、少なくとも一部の動作を停止させる。第１制御部１０１が設定部１１１を制御するときに、第２制御部１０３の少なくとも一部が待機するか、動作しないことによって、クロック信号生成装置１００の消費電力が軽減される。

第１制御部１０１は、減少変更を検出すると、設定値を下げる指示を示す制御信号を所定の回数（ここでは、１８０回）かつ所定の間隔で、設定部１１１に供給する。設定部１１１は、この制御信号が供給されるたびに、Ｄ／Ａ１１３に設定した設定値を１ずつ下げる。ここでは、減少変更を検出したときの設定値がＦ０であるとすると、設定値がＦ０（１６進数）から３Ｃ（１６進数）まで、１ずつ下がる。これによって、クロック信号生成部１１５に印加される印加電圧が順次下がり、クロック信号生成部１１５に順次生成される第１クロック信号の周波数は徐々に下がる。このようにして、第１制御部１０１は、減少変更を検出すると、設定値を強制的に下げ、印加電圧を所定の間隔で下げ続ける。

ここで、設定値を下げる指示を示す制御信号を設定部１１１に供給する回数は、下がり続ける第１クロック信号の周波数が目標周波数よりも下回らない回数かつ下がり続ける第１クロック信号の周波数が最終的に目標周波数よりも上の周波数になるような回数であるものとする。特に、クロック信号生成部１１５は、製品毎に性能のバラツキがあるため、同じ電圧を印加したとしても、製品毎に、生成される第１クロック信号の周波数は異なる場合がある。このため、ある程度の余裕を見て、前記の回数を予め設定しておく。

また、第１制御部１０１は減少変更を検出すると、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、第１制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数として３２，０００を第１カウンタ１０５に設定し、第２設定数として６４を第２カウンタ１０７に設定する。なお、第１制御部１０１は、この処理を第１制御部１０１が所定の回数印加電圧を下げている途中又は下げ終わった時点（Ｔ＝Ｔ２）に行っても良い。

第１制御部１０１が所定の回数印加電圧を下げると（この時をＴ＝Ｔ２とする。）、その後、第１制御部１０１は、設定部１１１の制御を中止し、第２制御部１０３を制御し、第２制御部１０３に設定部１１１の制御を再開させる。これによって、第２制御部１０３は、図２を参照して説明した比較及び設定部１１１の制御を行う。なお、第２制御部１０３の少なくとも一部が待機しているか、動作していない場合には、第１制御部１０１は、第２制御部１０３を制御し、第２制御部１０３を動作させる。なお、上記のように、このときに設定されている、第１設定数は３２，０００であり、第２設定数は６４である。第１カウンタ１０５及び第２カウンタ１０７は、この数の分だけパルスをカウントする。これらの数は、次に設定される設定数よりも小さい数字（１／１６の数字）であり、比較の精度は劣るが、カウントが速く終了するため、第２制御部１０３は、１回の比較及び設定部１１１の制御を素早く行うことができる。

Ｔ＝Ｔ２の時点では、第１クロック信号の周波数は目標周波数に達していない。このため、第１クロック信号の周波数が目標周波数に達するまでは、第１カウンタ１０５のカウントの方が第２カウンタ１０７よりも早くカウントが終了する（Ｔ２〜Ｔ３の期間）。このため、第２制御部１０３は、第１クロック信号の周波数が目標周波数に達するまで、設定値を下げる指示を設定部１１１に順次供給し、Ｄ／Ａ１１３に設定した設定値を１ずつ下げる。ここでは、設定値が３Ｃ（１６進数）から１Ａ（１６進数）まで、１ずつ下がる。

第１クロック信号の周波数が目標周波数に達する（目標周波数以下になる）と（Ｔ＝Ｔ３）、第１制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、第１制御部１０１は、第１設定数として５１２，０００を第１カウンタ１０５に設定し、第２設定数として１，０２４を第２カウンタ１０７に設定する。第１制御部１０１には、第２制御部１０３から第２制御信号が供給される。第１制御部１０１は、第２制御部１０３から第１制御部１０１に供給される第２制御信号が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき（つまり、第１クロック信号の周波数が目標周波数を下回ったとき）、または、第２制御部１０３から第１制御部１０１に供給される第２制御信号が供給されなくなったとき（つまり、第１クロック信号の周波数が目標周波数になったとき）に、第１クロック信号の周波数が目標周波数に達したと判別し、第１設定数と第２設定数とを変更する。

Ｔ＝Ｔ３後、図２を参照して説明した比較及び設定部１１１の制御は第２制御部１０３によって引き続き行われる。また、Ｔ＝Ｔ３後、第１制御部１０１によって、第１設定数が５１２，０００に変更され、第２設定数が１，０２４に変更されているので、第１カウンタ１０５及び第２カウンタ１０７によってカウントされるパルスの数は増えている。このため、Ｔ＝Ｔ３以降、第２制御部１０３において精度の良い比較が行われる。そして、この期間では、第１クロック信号の周波数が、１６ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、誤差等もあり、１Ａ〜１Ｂ（１６進数）で変動する。

その後、Ｔ＝Ｔ４のタイミングにおいて、第１制御部１０１に供給されている第１制御信号がＬｏｗ信号からＨｉｇｈ信号に切り替わったとする。第１制御部１０１は、この切り替わりを検出することによって、設定されている目標周波数が１６ＭＨｚから４０ＭＨｚに変更されたことを検出する。そして、この切り替わりによって、第１制御部１０１に新たな目標周波数である４０ＭＨｚが設定される。

第１制御部１０１は、前記の変更（増加変更）を検出すると、第２制御部１０３と設定部１１１とを制御し、第２制御部１０３の代わりに、設定部１０３の制御を開始する。この処理の方法は、上記減少変更を検出したときと同様である。

第１制御部１０１は、増加変更を検出すると、設定値を上げる指示を示す制御信号を所定の回数（ここでは、１８０回）かつ所定の間隔で、設定部１１１に供給する。設定部１１１は、この制御信号が供給されるたびに、Ｄ／Ａ１１３に設定した設定値を１ずつ上げる。ここでは、増加変更を検出したときの設定値が１Ｂであるとすると、設定値が１Ｂ（１６進数）からＣＦ（１６進数）まで、１ずつ上がる。これによって、クロック信号生成部１１５に印加される印加電圧が順次上がり、クロック信号生成部１１５に順次生成される第１クロック信号の周波数は徐々に上がる。このようにして、第１制御部１０１は、増加変更を検出すると、設定値を強制的に上げ、印加電圧を所定の間隔で上げ続ける。

ここで、設定値を上げる指示を示す制御信号を設定部１１１に供給する回数は、上がり続ける第１クロック信号の周波数が目標周波数よりも上回らない回数かつ上がり続ける第１クロック信号の周波数が最終的に目標周波数よりも下の周波数になるような回数であるものとする。特に、増加変更の場合と同様、ある程度の余裕を見て、前記の回数を予め設定しておく。

また、第１制御部１０１は増加変更を検出すると、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、第１制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数として８０，０００を第１カウンタ１０５に設定し、第２設定数として６４を第２カウンタ１０７に設定する。なお、第１制御部１０１は、この処理を第１制御部１０１が所定の回数印加電圧を上げている途中又は上げ終わった時点（Ｔ＝Ｔ５）に行っても良い。

第１制御部１０１が所定の回数印加電圧を上げると（この時をＴ＝Ｔ５とする。）、その後、第１制御部１０１は、設定部１１１の制御を中止し、第２制御部１０３を制御し、第２制御部１０３の設定部１１１の制御を行わせる。これも、Ｔ＝Ｔ２のときの制御と同様である。ここで設定されている第１設定数（８０，０００）及び第２設定数（６４）は、次に設定される設定数よりも小さい数字（１／１６の数字）であり、比較の精度は劣るが、カウントが速く終了するため、第２制御部１０３は、１回の比較及び設定部１１１の制御を素早く行うことができる。

Ｔ＝Ｔ５の時点では、第１クロック信号の周波数は目標周波数に達していない。このため、第１クロック信号の周波数が目標周波数に達するまでは、第２カウンタ１０７のカウントの方が第１カウンタ１０５よりも早くカウントが終了する（Ｔ５〜Ｔ６の期間）。このため、第２制御部１０３は、第１クロック信号の周波数が目標周波数に達するまで、設定値を上げる指示を設定部１１１に順次供給し、Ｄ／Ａ１１３に設定した設定値を１ずつ上げる。ここでは、設定値がＣＦ（１６進数）からＦ１（１６進数）まで、１ずつ上がる。

第１クロック信号の周波数が目標周波数に達する（目標周波数以上になる）と（Ｔ＝Ｔ６）、第１制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、第１制御部１０１は、第１設定数として１，２８０，０００を第１カウンタ１０５に設定し、第２設定数として１，０２４を第２カウンタ１０７に設定する。第１制御部１０１には、第２制御部１０３から第２制御信号が供給される。第１制御部１０１は、第２制御部１０３から第１制御部１０１に供給される第２制御信号が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき（つまり、第１クロック信号の周波数が目標周波数を上回ったとき）、または、第２制御部１０３から第１制御部１０１に供給される第２制御信号が供給されなくなったとき（つまり、第１クロック信号の周波数が目標周波数になったとき）に、第１クロック信号の周波数が目標周波数に達したと判別し、第１設定数と第２設定数とを変更する。

Ｔ＝Ｔ６後、図２を参照して説明した比較及び設定部１１１の制御は第２制御部１０３によって引き続き行われる。また、Ｔ＝Ｔ６後、第１制御部１０１によって、第１設定数が１，２８０，０００に変更され、第２設定数が１，０２４に変更されているので、第１カウンタ１０５及び第２カウンタ１０７によってカウントされるパルスの数は増えている。このため、Ｔ＝Ｔ６後、第２制御部１０３において精度の良い比較が行われる。そして、この期間では、第１クロック信号の周波数が、４０ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、Ｆ０〜Ｆ１（１６進数）で変動する。

以上をふまえ、クロック信号生成装置１００の動作の一例をさらに説明する。なお、下記の各部の動作は、電源のオフ等によって適宜終了する。また、クロック信号生成装置１００が動作を開始すると、設定部１１１は、例えば、初期の動作として、まず、第１クロック信号の周波数が４０ＭＨｚ程度になるような予め設定されている所定の設定値（例えば、Ｆ０（１６進数））をＤ／Ａ１１３に設定する。これによって、クロック信号生成部１１５は、動作開始後、４０ＭＨｚ近辺の周波数を有する第１クロック信号を生成するものとする。

まず、第２制御部１０３の動作について、図４を参照してさらに説明する。また、下記の動作は、クロック信号生成装置１００が動作を開始するときに、例えばステップＳ１０２から始まる。

第２制御部１０３は、比較イネーブルについて判別する（ステップＳ１０１）。例えば、第２制御部１０３に、この比較に関しての設定値（以下、比較設定値という。）として「１」が設定されていれば、ここでの判別はＹＥＳとする（ステップＳ１０１；ＹＥＳ）。例えば、第２制御部１０３に、比較設定値として「０」が設定されていれば、ここでの判別はＮＯとする（ステップＳ１０１；ＮＯ）。

第１制御部１０１が目標周波数の変更を検出すると（上記参照）、第１制御部１０１は、第２制御部１０３に比較設定値として「０」を設定し、第２制御部１０３を待機させる。これによって、第１制御部１０１は、第２制御部１０３を制御し、第２制御部１０３の代わりに印加電圧の制御を行うことになる。第２制御部１０３には、通常、比較設定値として「１」が設定されており、第２制御部１０３が設定部１１１を制御する。

第２制御部１０３は、ステップＳ１０１の処理でＮＯと判別した場合（ステップＳ１０１；ＮＯ）、第２クロック信号の次のパルスが第２制御部１０３に供給されるまで待機し（ステップＳ１０２）、次のパルスが供給されたらステップＳ１０１の処理を再度行う。なお、次のパルスが供給されるまでとは、例えば、次のパルスの立ち上がりがあるまで、をいう（以下、第２クロック信号のパルスの供給について同じ。）。ステップＳ１０１；ＮＯの処理及びステップＳ１０２の処理の繰り返しによって、第２制御部１０３は、比較設定値として「０」が設定されている限り（「１」が設定されるまで）、待機する。なお、第２制御部１０３は、ステップＳ１０１の処理での判別でＮＯと判別した場合に、第１カウンタ１０５と第２カウンタ１０７とのいずれか少なくとも一方がカウント中であった場合には、カウントを中止させる。

第２制御部１０３は、ステップＳ１０１の処理での判別でＹＥＳと判別した場合（ステップＳ１０１；ＹＥＳ）、第１カウンタ１０５及び第２カウンタ１０７がカウント（例えば、分周）中であるかを判別する（ステップＳ１０３）。第２制御部１０３は、第１カウンタ１０５及び第２カウンタ１０７を制御するとともに、カウントの終わりを比較するので、第１カウンタ１０５又は第２カウンタ１０７がカウント中であるかを判別できる。カウント終了が通知されていなければ、カウント中となる。

第２制御部１０３は、第１カウンタ１０５又は第２カウンタ１０７がカウント中でないと判別すると（ステップＳ１０３；ＮＯ）、第２クロック信号の次のパルスが供給されたタイミングで、第１カウンタ１０５と第２カウンタ１０７とを制御し、第１カウンタ１０５に第１クロック信号のパルスの第１設定分の数のカウントを開始させると同時に、第２カウンタ１０７に第２クロック信号のパルスの第２設定分の数のカウントを開始させ（ステップＳ１０４）、ステップＳ１０５の処理を行う。

第２制御部１０３は、第１カウンタ１０５又は第２カウンタ１０７がカウント中であると判別すると（ステップＳ１０３；ＹＥＳ）、ステップＳ１０５の処理を行う。

第２制御部１０３は、ステップＳ１０５の処理において、第２カウンタ１０７のカウントが終了したかを判別する。第２制御部１０３は、例えば、第２カウンタ１０７からカウント終了が通知されていれば、カウントが終了したと判別し（ステップＳ１０５；ＹＥＳ）、カウント終了が通知されていなければ、カウントが終了していないと判別する（ステップＳ１０５；ＮＯ）。

第２制御部１０３は、第２カウンタ１０７のカウントが終了していないと判別すると（ステップＳ１０５；ＮＯ）、第１カウンタ１０５のカウントが終了しているかを判別する（ステップＳ１０６）。第２制御部１０３は、例えば、第１カウンタ１０５からカウント終了が通知されていれば、カウントが終了したと判別し（ステップＳ１０６；ＹＥＳ）、カウント終了が通知されていなければ、カウントが終了していないと判別する（ステップＳ１０６；ＮＯ）。

第２制御部１０３は、第１カウンタ１０５のカウントが終了していないと判別すると（ステップＳ１０６；ＮＯ）、ステップＳ１０２の処理に戻る。第１カウンタ１０５のカウントが終了していないと判別する場合、第１カウンタ１０５及び第２カウンタ１０７によるカウント開始後（ステップＳ１０４）、第１カウンタ１０５及び第２カウンタ１０７いずれもカウントが終了していないことになる。このため、第２制御部１０３は、カウント開始後、第１カウンタ１０５と第２カウンタ１０７とのうちの少なくとも一方のカウントが終了するか、比較設定値が変更されるまで、ステップＳ１０２、ステップＳ１０１、ステップＳ１０３；ＹＥＳ、ステップＳ１０５；ＮＯ、ステップＳ１０６；ＮＯの処理を繰り返す。

一方、第２制御部１０３は、第１カウンタ１０５のカウントが終了したと判別すると（ステップＳ１０６；ＹＥＳ）、第２クロック信号の次のパルスが供給されたタイミングで、設定値を下げる指示を示す第２制御信号を設定部１１１に供給し、Ｄ／Ａ１１３に設定されている設定値を１下げる（ステップＳ１０７）。これによって、印加電圧を下げる。第２カウンタ１０７のカウントが終了せずに（ステップＳ１０５；ＮＯ）、第１カウンタ１０５のカウントが終了した場合（ステップＳ１０６；ＹＥＳ）、第１クロック信号の第１設定数分のパルスの数のカウントが第２クロック信号の第２設定数分のパルスの数のカウントよりも早く終わったことになる。この場合、第１クロック信号の周波数が目標周波数よりも高い。このため、第２制御部１０３は、第１クロック信号の周波数を下げるために、印加電圧を下げる。

また、第２制御部１０３は、第２カウンタ１０７のカウントが終了していると判別すると（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了しているかを判別する（ステップＳ１０８）。この処理の内容は、ステップＳ１０６の処理と同様である。

第２制御部１０３は、第１カウンタ１０５のカウントが終了したと判別すると（ステップＳ１０８；ＹＥＳ）、ステップＳ１０２の処理を行う。第２カウンタ１０７のカウントが終了し（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了していれば（ステップＳ１０８；ＹＥＳ）、第１カウンタ１０５によるカウントと第２カウンタ１０７によるカウントとが同時に終了したことになる。この場合には、クロック信号の周波数が目標周波数と一致しているので、第２制御部１０３は、印加電圧を変更する必要がないので、比較設定値がそのままである限り、ステップＳ１０３、ステップＳ１０４、ステップＳ１０５等の処理を行い、カウントを再度開始し、目標周波数と第１クロック信号の周波数とを再度比較する（カウントの終了を比較する）。

一方、第２制御部１０３は、第１カウンタ１０５のカウントが終了していないと判別すると（ステップＳ１０８；ＮＯ）、第２クロック信号の次のパルスが基準信号生成部１３０から第２制御部１０３に供給されたタイミングで、設定値を上げる指示を示す第２制御信号を設定部１１１に供給し、Ｄ／Ａ１１３に設定されている設定値を１上げる。これによって、印加電圧を上げる。第２カウンタ１０７のカウントが終了し（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了していない場合（ステップＳ１０８；ＮＯ）、第２カウンタ１０７のカウントが早く終わったことになる。この場合、上述のように、第１クロック信号の周波数が目標周波数よりも低い。このため、第２制御部１０３は、第１クロック信号の周波数を上げるために、印加電圧を上げる。

以上のようにして、第２制御部１０３は、比較設定値として「１」が設定されているときに、順次、目標周波数と第１クロック信号の周波数とを比較し、比較結果に応じて印加電圧を制御する。これによって、順次生成される第１クロック信号の周波数が目標周波数になるように調整される。なお、上記での、第１カウンタ１０５と第２カウンタ１０７とは、それぞれ、その時点での、第１カウンタ１０５と第２カウンタ１０７とに設定されている第１設定数と第２設定数とでカウントを行う。

次に、図５を参照して、第１制御部１０１の動作を説明する。クロック信号生成装置１００が動作を開始するとともに、第１制御部１０１は下記の処理を開始する。第１制御部１０１は、ステップＳ２０１から処理を開始する。

第１制御部１０１は、第２クロック信号の次のパルスが供給されたタイミングで、設定部１１１と第２制御部１１３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として１，２８０，０００を設定し、第２カウンタ１０７に第２設定数として１，０２４を設定する（ステップＳ２０１）。なお、前記の数値がすでに設定されている場合、第１制御部１０１は、すでに設定されている数値については何もしない。

次に、第１制御部１０１は、外部から供給される第１制御信号がＬｏｗ信号であるかを判別する（ステップＳ２０２）。Ｌｏｗ信号でない場合（ステップＳ２０２；ＮＯ）、第１制御部１０１は、再度、ステップＳ２０１の処理を行う。これによって、第１制御部１０１は、第１制御信号がＬｏｗ信号になるまで待機する。待機中、第２制御部１０３及び設定部１１１は、第１クロック信号の周波数が目標周波数である４０ＭＨｚとなるように動作する。

第１制御信号がＬｏｗ信号である場合（ステップＳ２０２；ＹＥＳ）、目標周波数の減少変更を第１制御部１０１が検知したことなる。この場合、第１制御部１０１は、第２クロック信号の次のパルスが供給されたタイミングで、第１制御部１０１は、設定部１１１と第２制御部１０３とに比較設定値として「０」を設定するとともに（すでに設定されている場合には何もしない。）、設定部１１１に設定値を下げる指示を示す制御信号を供給する（ステップＳ２０３）。これによって、第１制御部１０１は、第２制御部１０３の代わりに設定部１１１を制御し、設定値を下げる指示を設定部１１１に出す。

第１制御部１０１は、ステップＳ２０３の処理の後、第２クロック信号の次のパルスが供給されたタイミングまで待機し（ステップＳ２０４）、ステップＳ２０５の処理を行う。なお、このとき、設定値は変化せずにＤ／Ａ１１３によって保持される。

第１制御部１０１は、ステップＳ２０５において、待機を終了するかを判別する。第１制御部１０１は、例えば、ステップＳ２０４の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する（ステップＳ２０５；ＹＥＳ）。第１制御部１０１は、例えば、ステップＳ２０５の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する（ステップＳ２０５；ＮＯ）。

第１制御部１０１は、待機を終了しないと判別すると（ステップＳ２０５；ＮＯ）、ステップＳ２０４の処理を再び行う。このように、第１制御部１０１は、第２クロック信号の所定数のパルスが供給されるまで、待機する。このような待機によって、第１クロック信号の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号の周波数が順次変化した場合に周波数の変化が早すぎて第１クロック信号の供給先の動作が第１クロック信号の周波数の変化に追いつけなくなるといったことが防止又は軽減される。なお、第２クロック信号の１パルス毎に第１クロック信号の周波数が順次下げられても供給先の動作がこの周波数の変化に対応できるのであれば、ステップＳ２０４及びステップＳ２０５の処理は省略してもよい。この場合には、第１クロック信号の周波数を目標周波数に素早く近づけることができる。

第１制御部１０１は、待機を終了すると判別すると（ステップＳ２０５；ＹＥＳ）、設定値を下げる指示を示す制御信号を、予め設定されている所定回数（図３の場合には、１８０回）供給したかを判別する（ステップＳ２０６）。第１制御部１０１は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、第１制御部１０１は、ステップＳ２０２の処理でＹＥＳと判別したときからの時間を計時し、所定の時間間隔（例えば、前記の制御信号の供給を１８０回行うような間隔であり、予め設定されているものとする。）を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する（ステップＳ２０６；ＹＥＳ）。

第１制御部１０１は、前記の制御信号の供給を所定回数行っていないと判別すると（ステップＳ２０６；ＮＯ）、ステップＳ２０３の処理を再び行う。このようにして、第１制御部１０１は、所定回数の間（所定期間の間）、所定の時間間隔で、設定値を下げ続け、印加電圧を下げ続ける。

第１制御部１０１は、前記の制御信号の供給を所定回数行ったと判別すると（ステップＳ２０６；ＹＥＳ）、第２クロック信号の次のパルスが供給されたタイミングで、設定部１１１と第２制御部１１３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として３２，０００を設定し、第２カウンタ１０７に第２設定数として６４を設定する（ステップＳ２０７）。なお、前記の数値がすでに設定されている場合、第１制御部１０１はその数値については何もしない。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達したかを判別する（ステップＳ２０８）。この判別は、上記同様、第２制御部１０３から第１制御部１０１に供給される第２制御信号に基づいて行われる。第１制御部１０１は、第２制御信号が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき、または、第２制御信号が供給されなくなったときに、第１クロック信号の周波数が目標周波数に達したと判別し（ステップＳ２０８；ＹＥＳ）、第２制御信号が設定値を下げる指示で変わらなければ、目標周波数に達していないと判別する（ステップＳ２０８；ＮＯ）。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達していないと判別すると（ステップＳ２０８；ＮＯ）、ステップＳ２０７の処理を再び行う。このようにして、制御部１０１は、第１クロック信号の周波数が目標周波数に達するまで待機する。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達したと判別すると（ステップＳ２０８；ＹＥＳ）、ステップＳ２０７の処理を再び行う。第２クロック信号の次のパルスが供給されたタイミングで、設定部１１１と第２制御部１１３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として５１２，０００を設定し、第２カウンタ１０７に第２設定数として１，０２４を設定する（ステップＳ２０９）。なお、前記の数値がすでに設定されている場合、第１制御部１０１はその数値については何もしない。

次に、第１制御部１０１は、外部から供給される第１制御信号がＨｉｇｈ信号であるかを判別する（ステップＳ２１０）。Ｈｉｇｈ信号でない場合（ステップＳ２１０；ＮＯ）、第１制御部１０１は、再度、ステップＳ２０９の処理を行う。これによって、第１制御部１０１は、第１制御信号がＨｉｇｈ信号になるまで待機する。待機中、第２制御部１０３及び設定部１１１は、第１クロック信号の周波数が目標周波数である１６ＭＨｚとなるように動作する。

第１制御信号がＨｉｇｈ信号である場合（ステップＳ２１０；ＹＥＳ）、目標周波数の増加変更を第１制御部１０１が検知したことなる。この場合、第１制御部１０１は、第２クロック信号の次のパルスが供給されたタイミングで、第１制御部１０１は、設定部１１１と第２制御部１０３とに比較設定値として「０」を設定するとともに（すでに設定されている場合には何もしない。）、設定部１１１に設定値を上げる指示を示す制御信号を供給する（ステップＳ２１１）。これによって、第１制御部１０１は、第２制御部１０３の代わりに設定部１１１を制御し、設定値を上げる指示を設定部１１１に出す。

第１制御部１０１は、ステップＳ２１１の処理の後、第２クロック信号の次のパルスが供給されたタイミングまで待機し（ステップＳ２１２）、ステップＳ２１３の処理を行う。なお、このとき、設定値は変化せずにＤ／Ａ１１３によって保持される。

第１制御部１０１は、ステップＳ２１３において、待機を終了するかを判別する。第１制御部１０１は、例えば、ステップＳ２１２の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する（ステップＳ２１３；ＹＥＳ）。第１制御部１０１は、例えば、ステップＳ２１２の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する（ステップＳ２１３；ＮＯ）。

第１制御部１０１は、待機を終了しないと判別すると（ステップＳ２１３；ＮＯ）、ステップＳ２１２の処理を再び行う。このように、第１制御部１０１は、第２クロック信号の所定数のパルスが供給されるまで、待機する。このような待機によって、第１クロック信号の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号の周波数が順次変化した場合に周波数の変化が早すぎて第１クロック信号の供給先の動作が第１クロック信号の周波数の変化に追いつけなくなるといったことが防止又は軽減される。なお、第２クロック信号の１パルス毎に第１クロック信号の周波数が順次上げられても供給先の動作がこの周波数の変化に対応できるのであれば、ステップＳ２１２及びステップＳ２１３の処理は省略してもよい。この場合には、第１クロック信号の周波数を目標周波数に素早く近づけることができる。

第１制御部１０１は、待機を終了すると判別すると（ステップＳ２１３；ＹＥＳ）、設定値を下げる指示を示す制御信号を予め設定されている所定回数（図３の場合には、１８０回）供給したかを判別する（ステップＳ２１４）。第１制御部１０１は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、第１制御部１０１は、ステップＳ２１０の処理でＹＥＳと判別したときからの時間を計時し、所定の時間間隔（例えば、前記の制御信号の供給を１８０回行うような間隔であり、予め設定されているものとする。）を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する（ステップＳ２１３；ＹＥＳ）

第１制御部１０１は、前記の制御信号の供給を所定回数行っていないと判別すると（ステップＳ２１３；ＮＯ）、ステップＳ２１１の処理を再び行う。このようにして、第１制御部１０１は、所定回数の間（所定期間の間）、所定の時間間隔で、設定値を上げ続け、印加電圧を上げ続ける。

第１制御部１０１は、前記の制御信号の供給を所定回数行ったと判別すると（ステップＳ２１４；ＹＥＳ）、第２クロック信号の次のパルスが供給されたタイミングで、設定部１１１と第２制御部１１３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として８０，０００を設定し、第２カウンタ１０７に第２設定数として６４を設定する（ステップＳ２１５）。なお、前記の数値がすでに設定されている場合、第１制御部１０１はその数値については何もしない。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達したかを判別する（ステップＳ２１６）。この判別は、上記同様、第２制御部１０３から第１制御部１０１に供給される第２制御信号に基づいて行われる。第１制御部１０１は、第２制御信号が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき、または、第２制御信号が供給されなくなったときに、第１クロック信号の周波数が目標周波数に達したと判別し（ステップＳ２１６；ＹＥＳ）、第２制御信号が設定値を上げる指示で変わらなければ、目標周波数に達していないと判別する（ステップＳ２１６；ＮＯ）。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達していないと判別すると（ステップＳ２１６；ＮＯ）、ステップＳ２１５の処理を再び行う。このようにして、制御部１０１は、第１クロック信号の周波数が目標周波数に達するまで待機する。

第１制御部１０１は、次に、第１クロック信号の周波数が目標周波数に達したと判別すると（ステップＳ２０８；ＹＥＳ）、ステップＳ２０１の処理を再び行う。

以上のような動作によって、第１制御部１０１は、目標周波数の変更を検出すると、まず、第２制御部１０３の代わりに設定部１１１を制御して、印加電圧を強制的に所定間隔で所定回数分変化させ続け、第１クロック信号の周波数を目標周波数に近づかせる（適宜図３を参照）。これによって、パルスのカウントが行われずに、第１クロック信号の周波数が目標周波数に近づくので、第１クロック信号の周波数を素早く目標周波数に近づけることができる。

また、第１制御部１０１は、その後に、まず、小さい値の第１設定数と第２設定数とを設定することによって、精度は落ちるが、早くカウントが終了する比較が第２制御部１０３で行われ、素早く、第１クロック信号の周波数を目標周波数に到達させることができる。そして、その後、第１制御部１０１は、大きい値の第１設定数と第２設定数とを設定することによって、時間はかかるが精度の良い比較が第２制御部１０３で行われ、精度良く、第１クロック信号の周波数が目標周波数に一致する。

次に、図６を参照して、設定部１１１の動作を説明する。クロック信号生成装置１００が動作を開始すると、設定部１１１は下記の動作を開始する。上述のように、第１制御部１０１には基準信号生成部１３０から基準信号が供給される。また、設定部１１１は、クロック信号生成装置１００が動作を開始後、前記の初期値をＤ／Ａ１１３に設定した後、例えばステップＳ３０１の処理から動作する。

設定部１１１は、比較イネーブルについて判別する（ステップＳ３０１）。例えば、設定部１１１に、比較設定値として「１」が設定されていれば、ここでの判別はＹＥＳとする（ステップＳ３０１；ＹＥＳ）。例えば、設定部１１１に、比較設定値として「０」が設定されていれば、ここでの判別はＮＯとする（ステップＳ３０１；ＮＯ）。

設定部１１１は、比較イネーブルについてＹＥＳと判別した場合（ステップＳ３０１；ＹＥＳ）、つまり、比較設定値として「１」が設定されている場合には、第２制御部１０３に制御される。そして、この場合、第２制御部１０３から制御値を下げる指示を示す第２制御信号の供給があるかを判別する（ステップＳ３０２）。

設定部１１１は、前記の第２制御信号の供給があった場合（ステップＳ３０２；ＹＥＳ）、ステップＳ３０３の処理を行う。

設定部１１１は、ステップＳ３０３の処理において、第２クロック信号の次のパルスが供給されるタイミングで、Ｄ／Ａ１１３に設定している設定値を１下げる。これによって、印加電圧が下がり、新たに生成されるクロック信号の周波数が下がる。設定部１１１は、この後に、ステップＳ３０１の処理を行う。

設定部１１１は、前記の第２制御信号の供給がない場合（ステップＳ３０２；ＮＯ）、第２制御部１０３から制御値を上げる指示を示す第２制御信号の供給があるかを判別する（ステップＳ３０４）。

設定部１１１は、前記の第２制御信号の供給があった場合（ステップＳ３０４；ＹＥＳ）、ステップＳ３０５の処理を行う。

設定部１１１は、ステップＳ３０５の処理において、第２クロック信号の次のパルスが供給されるタイミングで、Ｄ／Ａ１１３に設定されている設定値を１上げる。これによって、印加電圧の電圧値は上がる。これによって、新たに生成される第１クロック信号の周波数が上がる。設定部１１１は、この後に、ステップＳ３０１の処理を行う。

設定部１１１は、前記の第２制御信号の供給がなかった場合（ステップＳ３０４；ＮＯ）、ステップＳ３０６の処理を行う。このときは、第２制御信号が第２制御部１０３から供給されていないことになる。

設定部１１１は、ステップＳ３０６の処理において、第２クロック信号の次のパルスが設定部１１１に供給されるまで待機し、次のパルスが供給されたらステップＳ３０１の処理を再度行う。

設定部１１１は、比較イネーブルについてＮＯと判別した場合（ステップＳ３０１；ＮＯ）、つまり、比較設定値として「０」が設定されている場合には、第１制御部１０１に制御される。そして、この場合、第１制御部１０１から制御値を下げる指示を示す制御信号の供給があるかを判別する（ステップＳ３０７）。

設定部１１１は、前記の制御信号の供給があった場合（ステップＳ３０７；ＹＥＳ）、ステップＳ３０３の処理を行う。

設定部１１１は、前記の制御信号の供給がない場合（ステップＳ３０７；ＮＯ）、第１制御部１０１から制御値を上げる指示を示す制御信号の供給があるかを判別する（ステップＳ３０８）。

設定部１１１は、前記の制御信号の供給があった場合（ステップＳ３０８；ＹＥＳ）、ステップＳ３０５の処理を行う。

設定部１１１は、前記の制御信号の供給がなかった場合（ステップＳ３０８；ＮＯ）、ステップＳ３０９の処理を行う。このときは、制御値を変化させる指示が第１制御部１０１から来ていないことになる。

設定部１１１は、ステップＳ３０９の処理において、基準信号の次のパルスが設定部１１１に供給されるまで待機し、次のパルスが供給されたらステップＳ３０１の処理を再度行う。

このように、設定部１１１は、第２制御部１０３と第１制御部１０１とによって制御され、Ｄ／Ａ１１３に設定された設定値を維持又は増減させ、印加電圧を維持又は増減させ、第１クロック信号の周波数を維持又は増減させる。

本実施形態では、上記の構成によって、第２制御部１０３は、第１カウンタ１０５と第２カウンタ１０７とにパルスの数のカウントを同時に開始させ、第１カウンタ１０５における第１設定数分のカウント終了のタイミングと第２カウンタ１０７における第２設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じてクロック信号生成部１１５に印加される電圧の電圧値を制御する電圧制御処理を順次行う。

また、本実施形態では、上記の構成によって、第１制御部１０１は、設定された目標周波数が第１の目標周波数（本実施形態では、４０ＭＨｚ（又は１６ＭＨｚ））であるときは、第１設定数として第１の数（本実施形態では、１，２８０，０００（又は５１２，０００））を第１カウンタ１０５に設定するとともに、第２設定数として第２の数（本実施形態では、１，０２４）を第２カウンタ１０７に設定する第１の設定を行う。

また、本実施形態では、上記の構成によって、第１制御部１０１は、設定された目標周波数が第２の目標周波数（本実施形態では、１６ＭＨｚ（又は４０ＭＨｚ））であるときは、第１設定数として第３の数（本実施形態では、５１２，０００（又は１，２８０，０００））を第１カウンタ１０５に設定し、第２設定数として第４の数（本実施形態では、１，０２４）を第２カウンタ１０７に設定する第２の設定を行う。

さらに、本実施形態では、上記の構成によって、第１制御部１０１は、設定された目標周波数が第１の目標周波数から第２の目標周波数に変更されると、第１の所定のタイミング（本実施形態では、後述の、第１制御部１０１が第２制御部１０３の代わりに印加電圧の電圧値を定期的に変化させ続けた直後のタイミング）で、第１設定数として第３の数よりも小さい（本実施形態では、１／１６）第５の数（本実施形態では、３２，０００（又は８０，００００））を第１カウンタ１０５に設定するとともに、第２設定数として第４の数よりも小さい第６の数（本実施形態では、６４）を第２カウンタ１０７に設定する第３の設定を行う。その後、第１制御部１０１は、第１の所定のタイミングの後の第２の所定のタイミング（第１クロック信号の周波数が目標周波数に達した直後のタイミング）で第２の設定を行う。

本実施形態においては、目標周波数が変更されたときに、第３の数よりも小さい第５の数と、第４の数よりも小さい第６の数とがそれぞれ、第１カウンタ１０５と第２カウンタ１０７とに設定されるので、精度は落ちるが、早くカウントが終了する比較（低精度の比較）が第２制御部１０３で行われ、素早く、第１クロック信号の周波数を目標周波数に近づける又は到達させることができる。このため、目標周波数が変更されても、第１クロック信号の周波数を短時間で変更後の目標周波数に一致させることができる。また、本実施形態では、第５の数及び第６の数を用いた場合の電圧制御処理は、第３の数及び第４の数を用いた場合の電圧制御処理に比べて、単純計算で時間が１／１６になる。また、第５の数及び第６の数を用いた場合の電圧制御処理の後、第３の数と第４の数とが、それぞれ、第１設定数と第２設定数と、として、第１カウンタ１０５と第２カウンタ１０７とに設定されるので、クロック信号の周波数を精度良く目標周波数に一致させることが出来る。

また、本実施形態では、上記構成によって、第１制御部１０１は、目標周波数が第１の目標周波数から第２の目標周波数に変更されると、第２制御部１０３の代わりにクロック信号生成部１１５に印加される電圧の電圧値を、予め設定された所定回数（上記では１８０回）かつ所定の間隔で定期的に変化（上昇又は下降）させ続け、第１クロック信号の周波数を第２の目標周波数に近づける処理をさらに行い、第２制御部１０３は、第１制御部１０１が前記の処理を終了すると、第５の数が設定された第１カウンタ１０５と第６の数が設定された第２カウンタ１０７とを用いて電圧制御処理を順次行って、電圧の電圧値を第１制御部１０１の代わりに順次行う。これによって、第１制御部１０１が行う前記の処理では、パルスのカウントが行われずに、第１クロック信号の周波数が目標周波数に近づくので、第１クロック信号の周波数をより短時間で目標周波数に一致させることができる。

また、第１クロック信号の周波数が目標周波数に近づいた後に、低精度の比較によって、第１クロック信号の周波数の制御をするので、第１制御部１０１が行う前記の処理において、順次変化する第１クロック信号の周波数が目標周波数を通り過ぎないように、この処理の期間を短くしても、低精度の比較によって、順次変化する第１クロック信号の周波数を短時間で目標周波数に一致させることが出来る。さらに、低精度の比較によって、第１クロック信号の周波数が大きく目標周波数から外れることも無くなる。

また、本実施形態では、上記構成によって、第５の数が設定された第１カウンタ１０５と第６の数が設定された第２カウンタ１０７とを用いて順次行われる電圧制御処理によって変化する、第１クロック信号の周波数が第２の目標周波数に達したことを検出すると、第３の数を第１カウンタ１０５に設定し、第４の数を第２カウンタ１０７に設定する。これによって、第１クロック信号の周波数を短時間で目標周波数に一致させることができる。

また、本実施形態では、上記構成によって、第２制御部１０３は、比較結果に応じて、クロック信号生成部１１５に印加される電圧の電圧値を、上げるか、維持するか、下げるかのいずれかの制御方法（第２制御信号の供給又は非供給等）によって制御し、第１制御部は、第２制御手段による制御方法が変化（第２制御信号が示す内容の変更又は第２制御信号の供給から非供給）したことを検出することによって、第１クロック信号の周波数が第２の目標周波数に達したことを検出する、これによって、容易に第１クロック信号の周波数が第２の目標周波数に達したことを検出される。

また、上記のように、第５の数及び第６の数は第３の数及び第４の数を、それぞれ、所定数で割った値にするとよい。これによって、第５の数及び第６の数も第１設定数及び第２設定数とすることが出来る。

また、上記のように、第２の数と第４の数とは、同じ数であるとよい。これによって、第２設定数の値の格納場所が少なくてすむ。

なお、第１クロック信号の周波数を変化させるときに、一番早く変化させることが出来るのは、第１制御部１０１が第２制御部１０３の代わりに印加電圧を所定回数変化させ続ける場合（以下では、この場合の処理を処理Ａという。）である。これは、比較やパルスのカウントが処理Ａにおいて行われないからである。このため、目標周波数が変更されたときには、処理Ａによって、第１クロック信号の周波数を制御し、目標周波数に近づけ、その後に例えば、低精度の比較（例えば、第５の数及び第６の数でのカウント）を行わずに、高精度の比較（例えば、第３の数及び第４の数でのカウント）を行ってもよい。

しかし、上記の方法では不都合がある。この不都合を図７を参照して説明する。図７は、第１制御部１０１及び第２制御部１０２に制御された第１クロック信号の周波数の変化と時間との関係を二つのクロック信号生成部１１５について示すものである。図７中、グラフ線Ｌ１は、一方のクロック信号生成部１１５についての線であり、グラフＬ２は、他方のクロック信号生成部１１５についての線であるものとする。なお、ここでは、目標周波数が１６ＭＨｚから４０ＭＨｚに変化した場合について説明するが、目標周波数が４０ＭＨｚから１６ＭＨｚに変化した場合についても同じである。

クロック信号生成部１１５における、印加電圧と生成する第１クロック信号の周波数との関係である電圧−周波数特定は、クロック信号生成部１１５毎、つまり、製品毎にバラツキがあり、このバラツキある。そして、第１制御部１０１が処理Ａによって第１クロック信号の周波数を変化させたとしても、処理Ａ後における第１クロック信号の周波数は、製品毎に異なることがあることが分かった。このため、第１クロック信号の周波数を目標周波数に一致させるときに、時間差が生じることを発明者は見出した。例えば、図７のグラフ線Ｌ１とグラフ線Ｌ２のように、処理Ａ後の周波数は、クロック信号生成部１１５毎によって異なる場合がある。グラフ線Ｌ１のように、一方のクロック信号生成部１１５は、印加電圧に対する第１クロック信号の周波数変化が鈍感であり、グラフ線Ｌ２のように、他方のクロック信号生成部１１５は、印加電圧に対する第１クロック信号の周波数変化が敏感である。

ここで、図７の二つのクロック信号生成部１１５について、同じ期間だけ行った処理Ａ後に、第２制御部１０３によって高精度の比較を行って周波数を制御する場合、それぞれについての周波数は、例えば、グラフ線Ｌ１及びＬ２における実線のように変化する。また、図７の二つのクロック信号生成部１１５について、同じ期間だけ行った処理Ａ後に、第２制御部１０３によって低精度の比較を行って周波数を制御する場合、それぞれについての周波数は、例えば、グラフ線Ｌ１及びＬ２における点線のように変化する。

ここで、低精度の比較の場合には、処理Ａの時間を短くしてある。これは、グラフ線Ｌ２について、第１クロック信号の周波数が、高精度の比較の場合と低精度の比較の場合とで、略同じ時間に目標周波数に到達するように調整されているからである。また、処理Ａの時間（つまり、所定回数）は、順次変化する第１クロック信号の周波数が目標周波数を通り過ぎないように、短めに設定される。

図７を見て分かるように、二つのクロック信号生成部１１５についての、目標周波数へ到達するまでの時間差は、高精度の比較の場合よりも低精度の比較の場合の方が小さい。これは、低精度の比較の方が、パルスのカウントが少ないために、１回の比較の時間が短いからである。

例えば、前記一方のクロック信号生成部１１５は、１，２００段階の印加電圧の変化（つまり、Ｄ／Ａ１１３に設定される設定値の変化が１，２００）によって、生成する第１クロック信号の周波数が１６ＭＨｚから４０ＭＨｚに変化するものであり、前記他方のクロック信号生成部１１５は、８００段階の印加電圧の変化（つまり、Ｄ／Ａ１１３に設定される設定値の変化が８００）によって、第１クロック信号の周波数が１６ＭＨｚから４０ＭＨｚに変化するものであるものとする。

ここで、処理Ａにおける印加電圧の変化の回数を、順次変化する第１クロック信号の周波数が目標周波数を通り過ぎないように短めに設定し、７８０回（つまし、７８０段階の印加電圧の変化）とした場合に、処理Ａと高精度の比較（つまり、第２クロック信号のパルス）とで、第１クロック信号の周波数を１６ＭＨｚから４０ＭＨｚに変化させた場合の周波数移行時間を考える。この周波数移行時間は、８００段階のクロック信号生成部１１５（他方のクロック信号生成部１１５）では、（１／３２ｋＨｚ×７８０段階）＋（１／３２ｋＨｚ×１，０２４分周×２０段階）＝０．７秒になり、１，２００段階のクロック信号生成部１１５（一方のクロック信号生成部１１５）では、（１／３２ｋＨｚ×７８０段階）＋（１／３２ｋＨｚ×１，０２４分周×４２０段階）＝１３．５秒になり、１０秒以上の時間差がでてしまうことになる。

次に、本実施形態のように、処理Ａと高精度の比較（つまり、第２クロック信号のパルス）とで、第１クロック信号の周波数を１６ＭＨｚから４０ＭＨｚに変化させた場合における周波数移行時間を考える。この場合、上記のように、低精度の比較では、第１設定数及び第２設定数が高精度の比較の場合に比べて１／１６になる。そして、処理Ａにおける印加電圧の変化の回数を、５００回（つまし、５００段階の印加電圧の変化）とする。この場合、周波数移行時間は、８００段階のクロック信号生成部１１５（他方のクロック信号生成部１１５）では、（１／３２ｋＨｚ×５００段階）＋（１／３２ｋＨｚ×１，０２４分周÷１６×３００段階）＝０．６秒になり、１，２００段階のクロック信号生成部１１５（一方のクロック信号生成部１１５）では、（１／３２ｋＨｚ×５００段階）＋（１／３２ｋＨｚ×１，０２４分周÷１６×７００段階）＝１．４秒になる。このため、本実施形態における構成では、クロック信号生成部１１５の電圧−周波数特定にバラツキによって生じる、周波数移行時間の差を小さい。このため、クロック信号生成装置１００の製品毎の性能のバラツキを軽減することが出来る。このため、クロック信号生成部１１５の設計の自由度、選択範囲等を広くすることができる。

本実施形態では、クロック信号生成部１１５が生成する第１クロック信号の周波数を変更する時に、任意の時間で周波数を変更させることができるため、周波数の急激な変化を防止することができる。このため、クロック信号生成装置１００を前記の供給先であるＣＰＵ等に内蔵させても、そのＣＰＵ等の動作に異常をきたすようなことがないような周波数の変化をさせることができる。

また、本実施形態では、第２クロック信号の周波数を低くしても、前記の周波数移行時間を短くすることができるので、第２クロック信号を低くすることによって、消費電力の低減効果が得られる。

また、クロック信号生成部１１５の電圧−周波数特定にバラツキが生じることを考慮して、処理Ａにおける印加電圧の変化の回数（前記の所定回数）を少なくしても、周波数移行時間への影響を少なくすることができる。さらに、前記の所定回数を少なくしても、周波数の移行完了までの時間を短くすることができる。

基準となる第２クロック信号の周波数を高くすれば、周波数移行に必要な時間は少なくなるが、電子回路の性質上、周波数が高ければ高いほど、消費電力も高くなってしまう。本実施形態に係るクロック信号生成装置１００では、第２クロック信号を低くしても、第１クロック信号の周波数の目標周波数への移行時間を短くすることができるので、第２クロック信号を低くしてクロック信号生成装置１００の消費電力を抑えることができる。さらに、ＶＣＯの特性バラツキにも強く、ＶＣＯの設計の自由度およびＶＣＯの選択範囲を広くすることができる。

また、本実施形態では、第１クロック信号の周波数の目標周波数への移行時間を短くすることができるので、例えば、二つの目標周波数の高低の差を大きくするができ、一方の目標周波数を低くすることができる。この場合、ＣＰＵ等の動作クロックの周波数を低くすることによる消費電力の低減効果が期待できる。さらに、本実施形態では、動作クロックの周波数の急激な変化を防止してＣＰＵ等の動作が止まることを防止できるので、ＣＰＵ等が低消費電力状態で待機している時でも、ＣＰＵ等によるクロック信号生成部１１５の監視が可能である。

なお、第２制御部１０３とクロック信号生成部１１５と設定部１１１とは、例えば、目標周波数と、クロック信号との周波数を一致させるように動作する電子回路であるＰＬＬの少なくとも一部によって構成される。クロック信号生成部１１０は、例えば、ＶＣＯによって構成される。この場合、第１クロック信号の周波数は、ＶＣＯの発振周波数になる。クロック信号生成装置１００は、既存のＰＬＬ等を利用して容易に構成できる。

本実施形態に係るクロック信号生成装置１００は、例えば、この装置が生成したクロック信号が供給され、供給されたクロック信号を動作クロック信号として使用する処理装置とともに、電子装置を構成する。電子装置は、例えば、コンピュータ等の制御部、各種コンピュータ、各種プリンタ９００（印刷装置）である。

電子装置の一例として、図８にプリンタ９００の構成を示す。

プリンタ９００は、例えば、クロック信号生成装置１００と、ＣＰＵ９０１と、メモリ９０２と、データ転送制御部９０４と、印刷装置エンジン９０５と、オペレーションパネル９０３と、受信部９０６と、を備え、ＬＡＮ９０７（Local Area Network）に接続されている。

ＣＰＵ９０１は、プリンタ９００の各構成要素を制御する。ＣＰＵ９０１は、メモリ９０２内のプログラムの指示に基づいて動作する。

メモリ９０２には、前記のプログラム、印刷データ等の各種データが保存される。

データ転送制御部９０４は、印刷開始を契機に、ＣＰＵ９０１に印刷データの一部（例えば、画像における画素一列分のデータ）を順次要求する。ＣＰＵ９０１は、この要求に従って、メモリ９０２から印刷データの一部を読み出し、データ転送制御部９０４に供給する。データ転送制御部９０４は、印刷データの一部を所定の制御信号に順次変換し、印刷エンジン９０５に順次供給する。

印刷エンジン９０５は、各種プリンタヘッド、印刷ドラム等を備え、データ転送制御部９０４から供給された制御信号に基づいて、前記印刷データが表す画像を用紙等に印刷する。

オペレーションパネル９０３は、操作画面を表示するとともに、ユーザからの操作を受け付け、受け付けた操作に応じた操作信号をＣＰＵ９０１に供給する。ＣＰＵ９０１は、供給された操作信号に応じて所定の処理を行う。

ＬＡＮ９０７からは、所定の印刷データが供給される。ＬＡＮ９０７から供給される印刷データは、受信部９０６を介してプリンタ９００に供給され、ＣＰＵ９０１がメモリ９０２に格納する。

クロック信号生成装置１００は、第１クロック信号を生成し、生成した第１クロック信号をＣＰＵ９０１に供給する。ＣＰＵ９０１は、このクロック信号を動作クロックとして使用する。ＣＰＵ９０１は、目標周波数を特定する第１制御信号をクロック信号生成装置１００に供給する。クロック信号生成装置１００に第１制御信号が供給されることで、クロック信号生成装置１００に第１制御信号が指定する目標周波数が設定される。クロック信号生成装置１００は、設定された目標周波数のクロック信号を生成して出力するように動作する。このようにして、ＣＰＵ９０１は、クロック信号の周波数を指定する。

印刷等が行われていないとき、プリンタ９００はスリープ状態（印刷待機状態）にある。このとき、ＣＰＵ９０１は、データ転送制御部９０４等の動作を停止し、プリンタ９００の消費電力を軽減する。このときのＣＰＵ９０１の動作クロックの周波数は高くなくてもよいので、ＣＰＵ９０１は、低い目標周波数（例えば、上記では１６ＭＨｚ）をクロック信号生成装置１００に要求する。つまり、ＣＰＵ９０１は、１６ＭＨｚを指定する第１制御信号をクロック信号生成装置１００に供給する。これによって、クロック信号生成装置１００は、１６ＭＨｚのクロック信号を生成して出力するように動作する。

なお、プリンタ９００がスリープ状態にあるとき、ＣＰＵ９０１は、例えば、オペレーションパネル９０３への操作又は受信部９０６を介してＬＡＮ９０７から供給される印刷データを常に受け付ける。

オペレーションパネル９０３が操作されるか、ＬＡＮ９０７から印刷データが供給されると、プリンタ９００は動作状態になり、印刷を開始する。このとき、ＣＰＵ９０１は、データ転送制御部９０４等を動作させるので、動作クロックの周波数は高い必要があり、ＣＰＵ９０１は、高い目標周波数（例えば、上記では４０ＭＨｚ）をクロック信号生成装置１００に要求する。つまり、ＣＰＵ９０１は、４０ＭＨｚを指定する第１制御信号をクロック信号生成装置１００に供給する。これによって、クロック信号生成装置１００は、４０ＭＨｚのクロック信号を生成して出力するように動作する。

プリンタ９００は動作状態になると、ＣＰＵ９０１はデータ転送制御部９０４に印刷開始を指示し、データ転送制御部９０４はこの印刷開始を契機にＣＰＵ９０１に印刷データの一部を順次要求する。これによって、印刷が開始される。

ここで、プリンタ９００におけるスリープ状態から動作状態への移行は、短時間行われることが望ましい。さらに、ＣＰＵ９０１等の動作が不安定（停止等も含む。）になることは当然避けたい。印刷において、ＣＰＵ９０１が不安定になると、再起動等の必要性が生じる。この再起動によって印刷時の印刷データの取りこぼし等が発生し、印刷がうまくいかない場合がある。

プリンタ９００に本実施形態におけるクロック信号生成装置１００を使用することで、上述のように、このクロック信号生成装置１００は目標周波数が変更されたときに、ＣＰＵ９０１等の動作を不安定にせずに、又は不安定になることを少なくし、かつ、短時間で第１クロック信号の周波数を目標周波数に一致させることができる。このため、このプリンタ９００によれば、印刷時の印刷データの取りこぼし等の発生が防止又は軽減される。また、短時間で第１クロック信号の周波数を目標周波数に一致させることができるため、ＣＰＵ９０１はスリープ状態のときに、低い周波数のクロック信号で動作しても、すぐに、動作状態に復帰できる。このため、スリープ状態のときのクロック信号の目標周波数として、低い周波数を採用でき、これによって、スリープ状態におけるプリンタ９００の消費電力をより低減できる。

なお、本実施形態におけるクロック信号生成装置１００は、プリンタ９００に限らず、動作状態、待機状態等の異なる状態を持つことが出来るコンピュータ等の電子装置に用いられる。本実施形態におけるクロック信号生成装置１００を採用した電子装置によれば、上記と同様の効果（データの取りこぼし、ＣＰＵ９０１等が不安定になることの解消又は軽減、動作状態等への素早い復帰、消費電力の低減等）が得られる。

本発明は、上記実施形態に限られるものではなく様々な変形が可能である。その例を下記に例示する。下記の変形を行っても適宜上記で説明した効果が得られる。
（１）クロック信号生成部１１０は、印加される電圧が小さくなるに従って、生成するクロック信号の周波数を大きくするものであってもよい。この場合、印加される電圧の増減の扱いが逆になる。
（２）設定部１１１は、設定される制御値が大きくなると、クロック信号生成部１１０に印加する電圧を小さくしてもよい。この場合、制御値と印加する電圧との扱いが逆になる。
（３）上記実施形態では、第１制御部１０１は設定部１１１を介してクロック信号生成部１１０に印加される電圧を制御しているが、第１制御部１０１はクロック信号生成部１１０に印加される電圧を直接制御してもよい。
（４）上記実施形態では、第２制御部１０３は設定部１１１を介してクロック信号生成部１１０に印加される電圧を制御しているが、第２制御部１０３はクロック信号生成部１１０に印加される電圧を直接制御してもよい。
（５）設定部１１１は、設定値を１ずつ変化させているが、設定値を２以上の値（設定値が取り得る最小単位の値よりも大きい値）で変化させてもよい。これによって、第１制御部１０１は、より早く、第１クロック信号の周波数を目標周波数に近づけることができる。但し、設定値の変化値を大きくとると、印加電圧の変化も大きくなり、第１クロック信号の周波数の変化も大きくなるが、周波数の変化が大きくなると、第１クロック信号の供給先に悪影響を及ぼす場合がある。このため、設定値を２以上の値で変化させる場合に設定値をどの値で変化させるかは、クロック信号の供給先によって決定する。
（６）第１制御部１０１が第２制御部１０３の代わりに印加電圧の電圧値を定期的に変化させ続ける方法、各カウンタに各設定数を設定する方法等は、上記以外の方法であってもよい。
（７）また、第１制御部１０１が第２制御部１０３の代わりに印加電圧の電圧値を定期的に変化させ続けるときの変化の回数は、目標周波数を４０ＭＨｚから１６ＭＨｚに移行する場合と、目標周波数を１６ＭＨｚから４０ＭＨｚに移行する場合とで、異なってもよい。
（８）また、目標周波数は、前記の周波数に限るものではなく、また、目標周波数は、３つ以上あってもよい。この場合には、第１制御信号も各周波数を特定できる信号になる。また、第１カウンタ１０５に設定される第１設定数の候補及び第２カウンタ１０７に設定される第２設定数の候補も上記に限られるものではない。
（９）さらに、第２クロック信号の周波数は、上記では理解を容易にするために、３２ＫＨｚとして説明したが、実際には、３２．７６８ＫＨｚ等となる。この場合、目標周波数、第１設定数の候補、第２設定数の候補等の各種値は、この周波数にあわせたものに変更される。
（１０）低精度の比較における第１設定数及び第２設定数と高精度の比較における第１設定数及び第２設定数との関係は、１６分の１にこだわる必要はなく、２の倍数にこだわる必要もない。
（１１）図１では、第１設定数の候補及び第２設定数の候補をそれぞれ別のレジスタで管理しているが、高精度の比較に用いられる第１設定数の候補及び第２設定数の候補のレジスタの値を元に、第１制御部１０１等が、シフトや演算にて低精度の比較に用いられる第１設定数の候補及び第２設定数の候補を求めるような構成にしてもよい。第１制御部１０１は、求めた値を第１カウンタ１０５と第２カウンタ１０７とにそれぞれ設定してもよい。また、逆に、低精度の比較のレジスタをシフトして、高精度の比較のレジスタの代わりとしてもよい。このようにして、レジスタの数を減らして、節約してもよい。
（１２）第１制御部１０１が第２制御部１０３の代わりに印加電圧の電圧値を定期的に変化させ続ける処理を行わなくも良い。つまり、例えば図９に示すように、目標周波数が変更されると、第１制御部１０１は、上記第５の数及び上記第６の数を第１カウンタ１０５及び第２カウンタ１０７のそれぞれに設定し、第２制御部１０３は直ちに低精度の比較による電圧制御処理を行っても良い（後の処理は上記と同様である）。この場合、第１制御部１０１は、設定部１１１及び第２制御部１０２を適宜制御しなくてもよい。この場合、例えば、図５のフローにおいて、ステップＳ２０３〜Ｓ２０６及びステップＳ２１１〜Ｓ２１４の処理が不要になる。

１００・・・クロック信号生成装置、１０１・・・第１制御部、１０３・・・第２制御部、１０５・・・第１カウンタ、１０７・・・第２カウンタ、１０９・・・基準信号生成部、１１１・・・設定部、１１３・・・Ｄ／Ａ、１１５・・・クロック信号生成部、１１７・・・第１セレクタ、１１９・・・レジスタ、１２１・・・レジスタ、１２３・・・レジスタ、１２５・・・レジスタ、１２７・・・第２セレクタ、１２９・・・レジスタ、１３１・・・レジスタ、９００・・・プリンタ、９０１・・・ＣＰＵ、９０２・・・メモリ、９０３・・・オペレーションパネル、９０４・・・データ転送制御部、９０５・・・印刷エンジン、９０６・・・受信部、９０７・・・ＬＡＮ

Claims (6)

1. 印加される電圧の電圧値に応じた周波数の第１クロック信号を生成するクロック信号生成手段と、
   前記クロック信号生成手段が生成した前記第１クロック信号のパルスの数を、設定された第１設定数分カウントする第１カウンタと、
   基準となる第２クロック信号のパルスの数を、設定された第２設定数分カウントする第２カウンタと、
   目標周波数が設定され、設定された目標周波数に応じて、前記第１カウンタ及び前記第２カウンタに、それぞれ、前記第１設定数及び前記第２設定数を設定する第１制御手段と、
   前記第１カウンタと前記第２カウンタとにカウントを開始させ、前記第１カウンタにおける前記第１設定数分のカウント終了のタイミングと前記第２カウンタにおける前記第２設定数分のカウント終了のタイミングとを比較し、比較した比較結果に応じて前記クロック信号生成手段に印加される前記電圧の電圧値を制御する電圧制御処理を順次行う第２制御手段と、を備え、
   前記第１設定数と前記第２設定数とは、それぞれ、前記第１クロック信号の周波数が前記目標周波数である場合に、前記第１カウンタと前記第２カウンタとが同時にカウントを開始してから同時にカウント終了する数であり、
   前記第１制御手段は、
   設定された前記目標周波数が第１の目標周波数であるときは、前記第１設定数として第１の数を前記第１カウンタに設定するとともに、前記第２設定数として第２の数を前記第２カウンタに設定し、
   設定された前記目標周波数が第２の目標周波数であるときは、前記第１設定数として第３の数を前記第１カウンタに設定するとともに、前記第２設定数として第４の数を前記第２カウンタに設定し、
   設定された前記目標周波数が前記第１の目標周波数から前記第２の目標周波数に変更されると、第１の所定のタイミングで、前記第１設定数として前記第３の数よりも小さい第５の数を前記第１カウンタに設定するとともに、前記第２設定数として前記第４の数よりも小さい第６の数を前記第２カウンタに設定し、前記第１の所定のタイミングの後の第２の所定のタイミングで、前記第３の数を前記第１カウンタに設定するとともに、前記第４の数を前記第２カウンタに設定し、
   前記第１制御手段は、前記目標周波数が前記第１の目標周波数から前記第２の目標周波数に変更されると、前記第２制御手段の代わりに前記クロック信号生成手段に印加される前記電圧の電圧値を、予め設定された所定回数かつ所定の間隔で定期的に変化させ続け、前記第１クロック信号の周波数を前記第２の目標周波数に近づける処理をさらに行い、
   前記第２制御手段は、前記第１制御手段が前記処理を終了すると、前記第５の数が設定された前記第１カウンタと前記第６の数が設定された前記第２カウンタとを用いて前記電圧制御処理を順次行って、前記電圧の電圧値を前記第１制御手段の代わりに順次行う、
   ことを特徴とするクロック信号生成装置。
2. 前記第１制御手段は、前記第５の数が設定された前記第１カウンタと前記第６の数が設定された前記第２カウンタとを用いて順次行われる前記電圧制御処理によって変化する、前記第１クロック信号の周波数が前記第２の目標周波数に達したことを検出すると、前記第３の数を前記第１カウンタに設定し、前記第４の数を前記第２カウンタに設定する、
   ことを特徴とする請求項１に記載のクロック信号生成装置。
3. 前記第２制御手段は、前記比較結果に応じて、前記クロック信号生成手段に印加される前記電圧の電圧値を、上げるか、維持するか、下げるかのいずれかの制御方法によって制御し、
   前記第１制御手段は、前記第２制御手段による前記制御方法が変化したことを検出することによって、前記第１クロック信号の周波数が前記第２の目標周波数に達したことを検出する、
   ことを特徴とする請求項２に記載のクロック信号生成装置。
4. 前記第５の数及び前記第６の数は前記第３の数及び前記第４の数を、それぞれ、所定数で割った値である、
   ことを特徴とする請求項１乃至３のいずれか１項に記載のクロック信号生成装置。
5. 前記第２の数と前記第４の数とは、同じ数である、
   ことを特徴とする請求項１乃至４のいずれか１項に記載のクロック信号生成装置。
6. 請求項１乃至５のいずれか１項に記載のクロック信号生成装置と、
   前記クロック信号生成手段が生成した前記クロック信号を使用する処理装置と、
   を備えることを特徴とする電子装置。

Images