JP6421779B2 - 信号生成装置、及び信号生成方法 - Google Patents

Description

本発明は、信号生成装置、及び信号生成方法に関する。

電子装置において、前段の発振部におけるＶＣＯ（Voltage Controlled Oscillator）が生成するクロック信号を、複数の後段の回路のそれぞれの動作クロック信号として供給することが知られている。前段の発振部、及び後段の複数の回路のいずれにおいても、基準信号に基づいて、ＶＣＯの周波数を目標周波数と一致させるために、ＰＬＬ（Phase Locked Loop）技術を用いている。

このような電子装置では、例えば、通常動作時からスリープ動作に移行したり、逆にスリープ動作から通常動作に移行したりするような場合に、前段の発振部のＶＣＯが出力するクロック信号の周波数を移行させる必要がある。このとき、クロック信号の周波数移行は、可能な限り、円滑に（安定的に）、かつ迅速に（短時間で）行うことが望まれる。

例えば、特許文献１には、クロック信号の周波数を移行する際に、ＰＬＬ動作を停止し、強制的に目標周波数を変更することによって短時間で異なる目標周波数に移行する技術が提案されている。

特開２０１１−２１１３９４号公報

しかしながら、上述した特許文献１の技術では、前段の発振部のＶＣＯが出力するクロック信号の周波数を移行させる際に、周波数の変化が速すぎると、後段の回路が周波数の変化に対応できず、自走状態となって同期はずれを発生し（ＰＬＬ動作がアンロック状態となり）、動作が不安定となるという問題がある。特に、複数の後段の回路において、それぞれの回路を構成する部品の違いなどからＰＬＬ動作における位相のずれに対する許容誤差が異なる場合には、周波数の変化に対応できない後段の回路があると、複数の後段の回路の間で同期が得られないという問題がある。

そこで本発明は、クロック供給先の後段の回路の動作安定性を保ちつつ、より迅速にクロック信号の周波数を移行することを目的とする。

この発明に係る信号生成装置は、印加された電圧の電圧値に応じた周波数を有するクロック信号を生成し、前記クロック信号を他の装置へ供給するクロック信号生成部と、前記クロック信号の周波数を目標周波数と比較する周波数比較部と、前記周波数比較部の比較結果に基づいて前記クロック信号が前記目標周波数となるように前記クロック信号生成部に印加する電圧の電圧値を設定する設定部と、前記周波数比較部の比較結果によらず前記設定部が設定する電圧値を段階的に変更させることで前記クロック信号の周波数を目標周波数に近づける周波数移行動作を行い、この周波数移行動作の過程において前記他の装置を監視し、前記他の装置のいずれかが前記クロック信号に対して非同期状態になった場合に、前記周波数移行動作を中断し、再び前記他の装置のすべてが前記クロック信号に対して同期状態になった場合に、前記周波数移行動作を再開するするよう前記周波数移行動作を制御する周波数移行制御部と、を備えることを特徴とする。

この発明に係る信号生成方法は、印加電圧の電圧値に応じた周波数を有するクロック信号を生成し、前記クロック信号を他の装置へ供給するステップと、前記クロック信号の周波数を目標周波数と比較するステップと、前記比較の結果に基づいて前記クロック信号が前記目標周波数となるように前記印加電圧の電圧値を設定するステップと、前記比較の結果によらず前記印加電圧の電圧値を段階的に変更することで前記クロック信号の周波数を目標周波数に近づける周波数移行動作を行い、この周波数移行動作の過程において前記他の装置を監視し、前記他の装置のいずれかが前記クロック信号に対して非同期状態になった場合に、前記周波数移行動作を中断し、再び前記他の装置のすべてが前記クロック信号に対して同期状態になった場合に、前記周波数移行動作を再開するするよう前記周波数移行動作を制御するステップと、を含むことを特徴とする。

この発明によれば、クロック供給先の後段の回路の動作安定性を保ちつつ、より迅速にクロック信号の周波数を移行することができる。

本発明による実施形態に係るクロック信号生成装置１００の構成を示すブロック図である。 本実施形態による他デバイス１３０〜１３２の略構成を示すブロック図である。 本実施形態によるクロック信号生成装置１００において周波数移行が速すぎる場合の動作を説明する概念図である。 本実施形態によるクロック信号生成装置１００において周波数移行が遅い場合の動作を説明する概念図である。 本実施形態によるクロック信号生成装置１００の周波数移行動作を説明するための概念図である。 本実施形態によるクロック信号生成装置１００の周波数移行動作の一部（第１カウンタ、第２カウンタにおけるカウンタ値の遷移）を説明するための概念図である。 本実施形態による周波数比較部１０３の動作を説明するためのフローチャートである。 本実施形態による周波数移行制御部１０１の動作を説明するためのフローチャートである。 本実施形態による設定部１１１の動作を説明するためのフローチャートである。

以下、本発明の実施の形態を、図面を参照して説明する。
なお、本発明は下記の実施形態（図面の内容も含む。）によって限定されるものではない。下記の実施形態に変更（構成要素の削除も含む）を加えることができるのはもちろんである。また、以下の説明では、本発明の理解を容易にするために、重要でない公知の技術的事項の説明を適宜省略する。

Ａ．実施形態の構成
図１は、本発明による実施形態に係るクロック信号生成装置１００の構成を示すブロック図である。なお、クロック信号生成装置１００の各構成要素は、電子回路等によって構成される。

クロック信号生成装置１００には目標周波数が設定され、クロック信号生成装置１００は、設定された目標周波数を有する第１クロック信号（クロック−パルス）ＣＳ１を生成するように動作する。クロック信号生成装置１００が生成した第１クロック信号ＣＳ１は、例えば、ＣＰＵ（Central Processing Unit）等の所定の処理を行う処理装置等の供給先に供給される。目標周波数は、クロック信号生成装置１００が生成する第１クロック信号ＣＳ１の周波数として要求される周波数であり、供給先が必要とする周波数である。供給先は、例えば、第１クロック信号ＣＳ１を動作クロック信号として使用する。クロック信号生成装置１００は、例えば、前記の処理装置等に内蔵されてもよい。この場合、処理装置等におけるクロック信号生成装置１００以外の部分は、適宜クロック信号生成装置１００の外部と表現される。

クロック信号生成装置１００は、周波数移行制御部１０１と、周波数比較部１０３と、第１カウンタ１０５と、第２カウンタ１０７と、基準信号生成部１０９と、設定部１１１と、Ｄ／Ａ（デジタルアナログ変換器）１１３と、クロック信号生成部１１５と、第１セレクタ１１７と、レジスタ１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５と、第２セレクタ１２７と、レジスタ１２８と、レジスタ１２９と、を備える。

周波数移行制御部１０１には、外部（例えば、前記の供給先）から、目標周波数を指定する周波数高低設定信号（第１制御信号Ｃ１）が供給される。本実施形態では、周波数移行制御部１０１には、周波数高低設定信号（第１制御信号Ｃ１）によって指定される目標周波数が設定される。周波数移行制御部１０１は、クロック信号生成部１１５の出力信号（第１クロック信号ＣＳ１）の周波数が、設定された目標周波数になるように、周波数比較部１０３を制御するとともに、設定部１１１を制御する。

また、本実施形態では、周波数移行制御部１０１には、第１クロック信号ＣＳ１の供給先である他デバイス（のＰＬＬ）１３０、１３１、１３２からＬｏｃｋ信号ＬＳが供給される。周波数移行制御部１０１は、目標周波数の移行動作が指示されると、直接、設定部１１１を制御してクロック信号生成部１１５の印加電圧を制御し、クロック信号生成部１１５の第１クロック信号ＣＳ１の周波数が設定された目標周波数になるように、周波数移行動作を開始する。

そして、周波数移行制御部１０１は、この周波数移行動作の過程において、他デバイス（のＰＬＬ）１３０、１３１、１３２からのＬｏｃｋ信号ＬＳを監視し、いずれかのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）になると、直接、設定部１１１を制御することにより、Ｄ／Ａ１１３の設定値を固定して周波数移行動作を中断する。この状態は、上記Ｌｏｃｋ信号ＬＳがアクティブになるまで継続される。

そして、上記Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）に変化すると、周波数移行制御部１０１は、周波数をＵｐ／Ｄｏｗｎするように、周波数移行制御部１０１の制御に基づいて、Ｄ／Ａ１１３に設定した設定値を１ずつ下げ／上げ、クロック信号生成部１１５からの第１クロック信号ＣＳ１の周波数を変化させる周波数移行動作を再開する。

更に、周波数移行制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御する。周波数移行制御部１０１は、設定された目標周波数に応じて第１セレクタ１１７と第２セレクタ１２７とを制御することによって、第１カウンタ１０５と第２カウンタ１０７とに、それぞれ、設定された目標周波数に応じた、第１設定数と第２設定数とを設定する。

周波数比較部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御し、第１カウンタ１０５と第２カウンタ１０７とに、それぞれ、第１設定数分又は第２設定数分のパルスの数をカウントさせ、第１カウンタ１０５における第１設定数分のカウント終了のタイミングと第２カウンタ１０７における第２設定数分のカウント終了のタイミングとを比較し、比較結果に応じた制御を設定部１１１に対して行う。なお、この制御は、例えば、比較結果に応じた指示を示す第２制御信号Ｃ２を設定部１１１に供給することによって行われる。

なお、この第２制御信号Ｃ２は、周波数移行制御部１０１にも供給される。周波数移行制御部１０１は、第２制御信号Ｃ２に基づいて、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５と第２カウンタ１０７とにそれぞれ設定されている第１設定数と第２設定数とを変更する。

また、周波数比較部１０３は、周波数移行動作の過程において、他デバイス（のＰＬＬ）１３０、１３１、１３２のいずれかのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）に変化すると、周波数移行制御部１０１による制御のもと、第１カウンタ１０５と第２カウンタ１０７とを制御し、第１カウンタ１０５と第２カウンタ１０７とによるカウント動作を中断する。この中断状態は、周波数移行制御部１０１から再開の指示が供給されるまで継続される。その後、上記Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）に変化すると、周波数比較部１０３は、第１カウンタ１０５と第２カウンタ１０７とによるカウント動作を再開し、クロック信号生成部１１５からの第１クロック信号ＣＳ１の周波数を目標周波数に更に近づけるよう設定部１１１を制御する。

設定部１１１は、周波数比較部１０３から供給される第２制御信号Ｃ２に基づいて、つまり、周波数比較部１０３の制御に基づいて、所定の設定値をＤ／Ａ１１３に設定する。また、設定部１１１は、適宜のタイミングで、周波数比較部１０３の代わりに、周波数移行制御部１０１の制御に基づいて、所定の設定値をＤ／Ａ１１３に設定する。特に、設定部１１１は、Ｄ／Ａ１１３に設定した設定値を保持し、周波数移行制御部１０１又は周波数比較部１０３の制御に基づいて、Ｄ／Ａ１１３に設定した設定値を所定の値（ここでは、１）変化させた設定値をＤ／Ａ１１３に設定することで、Ｄ／Ａ１１３に設定した設定値を変化させる。

特に、本実施形態では、設定部１１１は、周波数移行動作の過程において、他デバイス（のＰＬＬ）１３０、１３１、１３２のいずれかのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）に変化すると、周波数移行制御部１０１の制御に基づいて、第１クロック信号ＣＳ１の周波数をＵｐ／Ｄｏｗｎしないように、Ｄ／Ａ１１３の設定値を固定して周波数移行動作を中断する。この状態は、上記Ｌｏｃｋ信号ＬＳがアクティブになるまで継続される。そして、上記Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）に変化すると、周波数をＵｐ／Ｄｏｗｎするように、周波数移行制御部１０１の制御に基づいて、Ｄ／Ａ１１３に設定した設定値を１ずつ下げ／上げ、クロック信号生成部１１５からの第１クロック信号ＣＳ１の周波数を変化させる周波数移行動作に戻る。

Ｄ／Ａ１１３は、設定部１１１によって設定された設定値に応じた電圧値の電圧をクロック信号生成部１１５に印加する。なお、ここでは、理解を容易にするために、設定値は、１６進数で０１乃至ＦＦの値を取り得るものとするが、取り得る値は適宜変更でき、例えば、更に大きな値の範囲を取り得る。

クロック信号生成部１１５は、印加された電圧（印加電圧）の電圧値に応じた大きさの周波数を有する第１クロック信号ＣＳ１を生成し、外部の他デバイス１３０、１３１、１３２に出力する。

第１セレクタ１１７は、周波数移行制御部１０１によって制御され、レジスタ（例えば、フリップフロップ等によって構成される。レジスタについて同じ。）１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５と、のいずれかに格納されている値を第１設定数として第１カウンタ１０５に設定する。レジスタ１１９と、レジスタ１２１と、レジスタ１２３と、レジスタ１２５とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先から供給されて格納される。

第１カウンタ１０５には、第１クロック信号ＣＳ１が供給される。第１カウンタ１０５は、周波数比較部１０３の制御のもと、供給される第１クロック信号ＣＳ１のパルスの数を、第１カウンタ１０５に設定されている第１設定数分カウントし、第１設定数分をカウントすると（カウント終了すると）、周波数比較部１０３にカウント終了を通知する。

第１カウンタ１０５は、例えば、クロック信号生成部１１５から供給される第１クロック信号ＣＳ１の周波数を第１設定数で分周する分周器によって構成される。ここでは、第１設定数は分周比である。第１カウンタ１０５は、分周した後の信号を周波数比較部１０３に供給する。周波数比較部１０３は、１周期分のパルス信号が供給されたときに（例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに）、第１クロック信号ＣＳ１のパルスが第１設定数分カウントされたことになり、カウント終了を検出する。このように、１周期分のパルス信号が周波数比較部１０３に供給されることによって、カウント終了が周波数比較部１０３に通知される。

基準信号生成部１０９は、基準となる周波数を有する基準信号である第２クロック信号（クロック−パルス）ＣＳ２を生成する。基準信号生成部１０９は、生成した第２クロック信号ＣＳ２を出力する。基準信号生成部１０９は、例えば、水晶振動子と発振回路とを含んで構成される基準クロック発生器によって構成される。本実施形態では、第２クロック信号ＣＳ２の周波数は、３２ＫＨｚであるとする。

第２セレクタ１２７は、周波数移行制御部１０１によって制御され、レジスタ１２８とレジスタ１２９とのいずれかに格納されている値を第２設定数として第２カウンタ１０７に設定する。レジスタ１２８とレジスタ１２９とには、それぞれ、予め所定の値が格納されているものとする。この値は、例えば、前記の供給先によって格納される。

第２カウンタ１０７には、第２クロック信号ＣＳ２が供給される。第２カウンタ１０７は、周波数比較部１０３の制御のもと、供給される第２クロック信号ＣＳ２のパルスの数を、第２カウンタ１０７に設定されている第２設定数分カウントし、カウント終了したときに周波数比較部１０３に所定の信号を供給することによって、カウント終了を通知する。

第２カウンタ１０７は、例えば、供給される第２クロック信号ＣＳ２の周波数を第２設定数で分周する分周器によって構成される。ここでは、第２設定数は分周比である。第２カウンタ１０７は、分周した後の信号を周波数比較部１０３に供給する。周波数比較部１０３は、１周期分のパルス信号が供給されたときに（例えば、パルスの立ち上がりから次の立ち上がりまでを検出したときに）、第２クロック信号ＣＳ２のパルスが第２設定数分カウントされたことになり、カウント終了を検出する。このように、１周期分のパルス信号が周波数比較部１０３に供給されることによって、カウント終了が周波数比較部１０３に通知される。

また、基準信号生成部１０９は、第２クロック信号ＣＳ２を、周波数移行制御部１０１と周波数比較部１０３と設定部１１１とに供給する。第２クロック信号ＣＳ２によって、周波数移行制御部１０１と周波数比較部１０３と設定部１１１との同期がとられる。つまり、第２クロック信号ＣＳ２は、周波数移行制御部１０１と周波数比較部１０３と設定部１１１との動作クロックとして使用される。

本実施形態では、目標周波数は、４０ＭＨｚ又は１６ＭＨｚである。第１制御信号Ｃ１は、目標周波数として４０ＭＨｚと１６ＭＨｚとを指定する信号である。第１制御信号Ｃ１は、Ｈｉｇｈ信号とＬｏｗ信号とのいずれかの信号であり、Ｈｉｇｈ信号は４０ＭＨｚを指定するものとし、Ｌｏｗ信号は１６ＭＨｚを指定するものとする。つまり、第１制御信号Ｃ１がＨｉｇｈ信号とＬｏｗ信号とのどちらかであるかによって、目標周波数として４０ＭＨｚと１６ＭＨｚとのいずれかが指定されるものとする。

また、第１設定数と第２設定数とは、それぞれ、第１クロック信号ＣＳ１の周波数が第１制御信号Ｃ１によって指定される目標周波数であった場合に、第１カウンタ１０５と前記第２カウンタ１０７とが、それぞれ、同時にパルスの数のカウントを開始してから同時に第１設定数分のカウントと第２設定数分のカウントとを終了する数である。第１クロック信号ＣＳ１の目標周波数は後述の第２クロック信号ＣＳ２の周波数と基本的に異なるので、第１設定数と第２設定数とは基本的に異なる数である。

本実施形態では、第１設定数の候補として、レジスタ１１９に「７Ｄ００（１６進数）」（１０進数では、「３２０００」）という値が格納され、レジスタ１２１に「７Ｄ０００（１６進数）」（１０進数では、「５１２０００」）という値が格納され、レジスタ１２３に「１３８８０（１６進数）」（１０進数では、「８００００」）という値が格納され、レジスタ１２５に「１３８８００（１６進数）」（１０進数では、「１２８００００」）という値が格納される。

また、本実施形態では、第２設定数の候補として、レジスタ１２８に「４０（１６進数）」（１０進数では、「６４」）という値が格納され、レジスタ１２９に「４００（１６進数）」（１０進数では、「１０２４」）という値が格納される。

周波数移行制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が４０ＭＨｚである場合には、レジスタ１２５の「１３８８００（１６進数）」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２９の「４００（１６進数）」を第２設定数として第２カウンタ１０７に設定する。

また、周波数移行制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が４０ＭＨｚである場合、レジスタ１２３の「１３８８０（１６進数）」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２８の「４０（１６進数）」を第２設定数として第２カウンタ１０７に設定する。この値は、目標周波数が１６ＭＨｚから４０ＭＨｚに変更された場合において、「１３８８００（１６進数）」及び「４００（１６進数）」が設定される前に設定される値である（詳しくは後述する）。

以上のような値が設定されることによって、第１クロック信号ＣＳ１の周波数が目標周波数の４０ＭＨｚである場合に、第１クロック信号ＣＳ１のパルスの第１設定数分のカウントと第２クロック信号ＣＳ２のパルスの第２設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

また、周波数移行制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が１６ＭＨｚである場合には、レジスタ１２１の「７Ｄ０００（１６進数）」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２９の「４００（１６進数）」を第２設定数として第２カウンタ１０７に設定する。

更に、周波数移行制御部１０１は、第１セレクタ１１７及び第２セレクタ１２７を制御し、目標周波数が１６ＭＨｚである場合、レジスタ１１９の「７Ｄ００（１６進数）」を第１設定数として第１カウンタ１０５に設定し、レジスタ１２８の「４０（１６進数）」を第２設定数として第２カウンタ１０７に設定する。この値は、目標周波数が４０ＭＨｚから１６ＭＨｚに変更された場合において、「７Ｄ０００（１６進数）」及び「４００（１６進数）」が設定される前に設定される値である（詳しくは後述する）。

以上のような値が設定されることによって、第１クロック信号ＣＳ１の周波数が目標周波数の１６ＭＨｚである場合に、第１クロック信号ＣＳ１のパルスの第１設定数分のカウントと第２クロック信号ＣＳ２のパルスの第２設定数分のカウントとが同時に開始されると、これらのカウントは同時に終了する。

周波数比較部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御し、同時にカウントを開始させ、どちらが先にカウントを終了するか（カウント終了が通知されるか）を判別する。つまり、カウント終了の時期が比較される。これによって、第１クロック信号ＣＳ１の周波数と目標周波数とが比較される。周波数比較部１０３は、比較した比較結果に応じて設定部１１１を制御することによって、クロック信号生成部１１５への印加電圧を制御する（電圧制御処理）。クロック信号生成部１１５は、印加電圧に応じた周波数を有する第１クロック信号ＣＳ１を生成して出力するので、印加電圧の制御によって、第１クロック信号ＣＳ１の周波数が目標周波数になるように制御される。

図２は、本実施形態による他デバイス１３０〜１３２の略構成を示すブロック図である。図２には、他デバイス１３０〜１３２の一例として、プリンタ（画像形成装置）２００の構成を示す。他デバイス１３０〜１３２としてのプリンタ２００は、例えば、ＣＰＵ２０１と、メモリ２０２と、オペレーションパネル２０３と、データ転送制御部２０４と、印刷エンジン２０５と、受信部２０６とを備え、ＬＡＮ２０７（Local Area Network）に接続されている。

ＣＰＵ２０１は、プリンタ２００の各構成要素を制御する。ＣＰＵ２０１は、メモリ２０２内のプログラムの指示に基づいて動作する。ＣＰＵ２０１は、図１に示すクロック信号生成装置１００から供給される第１クロック信号ＣＳ１に基づいて動作クロック信号をＰＬＬ動作によって生成する。このクロック信号を動作クロックとして使用する。

ＣＰＵ２０１は、ＰＬＬ動作の状態を示すＬｏｃｋ信号ＬＳをクロック信号生成装置１００（の周波数移行制御部１０１）にフィードバックしており、ＰＬＬ動作している間、ロック状態を示すべくＬｏｃｋ信号ＬＳをアクティブとする。また、ＣＰＵ２０１は、上述したように、第１クロック信号ＣＳ１の周波数がＤｏｗｎ／Ｕｐされると、この変化に追従させるように内部のＰＬＬ動作によってクロック信号を変化させるが、第１クロック信号ＣＳ１の周波数の変化が速すぎてＰＬＬ動作が追従できなくなると、Ｌｏｃｋ信号ＬＳをインアクティブ（アンロック状態）とする。

また、ＣＰＵ２０１は、目標周波数を特定する第１制御信号Ｃ１をクロック信号生成装置１００に供給する。クロック信号生成装置１００に第１制御信号Ｃ１が供給されることで、クロック信号生成装置１００に第１制御信号Ｃ１が指定する目標周波数が設定される。クロック信号生成装置１００は、設定された目標周波数の第１クロック信号ＣＳ１を生成して出力するように動作する。このようにして、ＣＰＵ２０１は、クロック信号の周波数を指定する。

メモリ２０２には、前記のプログラム、印刷データ等の各種データが保存される。オペレーションパネル２０３は、操作画面を表示するとともに、ユーザからの操作を受け付け、受け付けた操作に応じた操作信号をＣＰＵ２０１に供給する。ＣＰＵ２０１は、供給された操作信号に応じて所定の処理を行う。

データ転送制御部２０４は、印刷開始を契機に、ＣＰＵ２０１に印刷データの一部（例えば、画像における画素一列分のデータ）を順次要求する。ＣＰＵ２０１は、この要求に従って、メモリ２０２から印刷データの一部を読み出し、データ転送制御部２０４に供給する。データ転送制御部２０４は、印刷データの一部を所定の制御信号に順次変換し、印刷エンジン２０５に順次供給する。

印刷エンジン２０５は、各種プリンタヘッド、印刷ドラム等を備え、データ転送制御部９０４から供給された制御信号に基づいて、前記印刷データが表す画像を用紙等に印刷する。

ＬＡＮ２０７からは、所定の印刷データが供給される。ＬＡＮ２０７から供給される印刷データは、受信部２０６を介してプリンタ２００に供給され、ＣＰＵ２０１がメモリ２０２に格納する。

印刷等が行われていないとき、プリンタ２００はスリープ状態（印刷待機状態）にある。このとき、ＣＰＵ２０１は、データ転送制御部２０４等の動作を停止し、プリンタ２００の消費電力を軽減する。このときのＣＰＵ２０１の動作クロックの周波数は高くなくてもよいので、ＣＰＵ２０１は、低い目標周波数（例えば、上記では１６ＭＨｚ）をクロック信号生成装置１００に要求する。つまり、ＣＰＵ２０１は、１６ＭＨｚを指定する第１制御信号Ｃ１をクロック信号生成装置１００に供給する。これによって、クロック信号生成装置１００は、１６ＭＨｚのクロック信号を生成して出力するように動作する。

なお、プリンタ２００がスリープ状態であっても、ＣＰＵ２０１は、例えば、オペレーションパネル２０３への操作又は受信部２０６を介してＬＡＮ２０７から供給される印刷データを常に受け付ける。

オペレーションパネル２０３が操作されるか、ＬＡＮ２０７から印刷データが供給されると、プリンタ２００は動作状態になり、印刷を開始する。このとき、ＣＰＵ２０１は、データ転送制御部２０４等を動作させるので、動作クロックの周波数は高い必要があり、ＣＰＵ２０１は、高い目標周波数（例えば、上記では４０ＭＨｚ）をクロック信号生成装置１００に要求する。つまり、ＣＰＵ２０１は、４０ＭＨｚを指定する第１制御信号Ｃ１をクロック信号生成装置１００に供給する。これによって、クロック信号生成装置１００は、４０ＭＨｚのクロック信号を生成して出力するように動作する。

プリンタ２００は動作状態になると、ＣＰＵ２０１はデータ転送制御部２０４に印刷開始を指示し、データ転送制御部２０４はこの印刷開始を契機にＣＰＵ２０１に印刷データの一部を順次要求する。これによって、印刷が開始される。

ここで、プリンタ２００におけるスリープ状態から動作状態への移行は、短時間行われることが望ましい。但し、急激な動作状態の移行、すなわちクロック信号の周波数の急激な変化は、ＣＰＵ２０１内部のＰＬＬ動作を不安定にさせる（アンロック状態となる）。ＣＰＵ２０１等の動作が不安定（停止等も含む。）になることは当然避けたい。印刷において、ＣＰＵ２０１が不安定になると、再起動等の必要性が生じる。この再起動によって印刷時の印刷データの取りこぼし等が発生し、印刷がうまくいかない場合がある。

プリンタ２００に本実施形態におけるクロック信号生成装置１００を使用することで、上述したように、このクロック信号生成装置１００は目標周波数が変更されたときに、ＣＰＵ２０１等の動作を不安定にせずに、又は不安定になることを少なくし、かつ、短時間で第１クロック信号ＣＳ１の周波数を目標周波数に一致させることができる。このため、このプリンタ２００によれば、印刷時の印刷データの取りこぼし等の発生が防止又は軽減される。また、短時間で第１クロック信号ＣＳ１の周波数を目標周波数に一致させることができるため、ＣＰＵ２０１はスリープ状態のときに、低い周波数のクロック信号で動作しても、すぐに、動作状態に復帰できる。このため、スリープ状態のときのクロック信号の目標周波数として、低い周波数を採用でき、これによって、スリープ状態におけるプリンタ２００の消費電力をより低減できる。

なお、本実施形態におけるクロック信号生成装置１００は、プリンタ２００に限らず、動作状態、待機状態等の異なる状態を持つことができるコンピュータ等の電子装置に用いられる。本実施形態におけるクロック信号生成装置１００を採用した電子装置によれば、上記と同様の効果（データの取りこぼし、ＣＰＵ２０１等が不安定になることの解消又は軽減、動作状態等への素早い復帰、消費電力の低減等）が得られる。

図３は、本実施形態によるクロック信号生成装置１００において周波数移行が速すぎる場合の動作を説明する概念図である。なお、本実施形態では、Ｄ／Ａ１１３は、設定された設定値が大きくなると、クロック信号生成部１１５に印加する印加電圧の電圧値を大きくし、設定された設定値が小さくなると、クロック信号生成部１１５に印加する印加電圧の電圧値を小さくする。また、クロック信号生成部１１５では、印加電圧の電圧値が大きくなるに従って出力される第１クロック信号ＣＳ１の周波数がより高くなる。また、クロック信号生成部１１５では、印加電圧の電圧値が小さくなるに従って出力される第１クロック信号ＣＳ１の周波数がより低くなる。

上述したように、第１カウンタ１０５に設定される第１設定数と、第２カウンタ１０７に設定される第２設定数とは、第１クロック信号ＣＳ１の周波数が目標周波数であった場合に、第１カウンタ１０５と第２カウンタ１０７とにおいて、第１設定数分のカウントと第２設定数分のカウントとが同時に終了する数である。このため、カウントが同時に終了した場合には、第１クロック信号ＣＳ１の周波数は目標周波数で安定している（多少の誤差がある場合もある。）。このときは、第１クロック信号ＣＳ１の周波数を変更する必要がない。このため、周波数比較部１０３は、カウント終了が第１カウンタ１０５と第２カウンタ１０７とから同時（略同時も含む。）に通知された場合は、第２制御信号Ｃ２を設定部１１１に供給せずに、設定部１１１がＤ／Ａ１１３に設定している設定値を変化させない。

第１カウンタ１０５の方が早くカウントし終わった場合、第１クロック信号ＣＳ１の周波数は目標周波数よりも高い。このとき、周波数比較部１０３は、設定値を下げる指示を示す第２制御信号Ｃ２を設定部１１１に供給する。設定部１１１は、この第２制御信号Ｃ２が供給されたときには、現在Ｄ／Ａ１１３に設定している設定値を１減じる。このようにして、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数を下げるために、設定部１１１を制御し、Ｄ／Ａ１１３に設定された設定値を１つ下げる。上述のように、設定値が下がれば、印加電圧が下がり、クロック信号生成部１１０が新たに生成する第１クロック信号ＣＳ１の周波数が下がり、目標周波数に近づく。

第２カウンタ１０７の方が早くカウントし終わった場合、第１クロック信号ＣＳ１の周波数は目標周波数よりも低い。このとき、周波数比較部１０３は、設定値を上げる指示を示す第２制御信号Ｃ２を設定部１１１に供給する。設定部１１１は、この第２制御信号Ｃ２が供給されたときには、現在Ｄ／Ａ１１３に設定している設定値を１上げる。このようにして、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数を上げるために、設定部１１１を制御し、Ｄ／Ａ１１３に設定された設定値を１つ上げる。上述のように、設定値が上がれば、印加電圧が上がり、クロック信号生成部１１０が新たに生成する第１クロック信号ＣＳ１の周波数が上がり、目標周波数に近づく。

周波数比較部１０３は、上述した、周波数の比較及び印加電圧の制御を繰り返し行う。これによって、クロック信号生成部１１０によって順次生成される第１クロック信号ＣＳ１の周波数は、目標周波数に徐々に近づいたり、目標周波数となるように調整されたりする。

なお、第１カウンタ１０５及び第２カウンタ１０７がカウントするパルスの数（第１設定数及び第２設定数）が多い方が、第１クロック信号ＣＳ１の周波数と目標周波数との比較の精度は上がる。これは、カウント開始以降の第１クロック信号ＣＳ１のパルスの立ち上がり時期と第２クロック信号ＣＳ２のパルスの立ち上がり時期とがずれることがあり、このずれの影響はカウントにおいて第１設定数及び第２設定数が多い方が少なくなるからである。比較の精度が上がれば、第１クロック信号ＣＳ１の周波数は、精度良く、目標周波数に一致する。

一方で、カウントするパルスの数が少ないと、それだけ、早くカウントが終了するということになるので、比較が早く終了し、第１クロック信号ＣＳ１の周波数の制御を素早くできるが、比較の精度が落ちる。これは、カウント開始以降の第１クロック信号ＣＳ１のパルスの立ち上がり時期と第２クロック信号ＣＳ２のパルスの立ち上がり時期とのずれの影響が出やすくなるからである。すなわち、カウントするパルスの数が多い場合には、相対的に高精度、低速であり、カウントするパルスの数が少ない場合には、相対的に低精度、高速となる。

図３において、本実施形態のクロック信号生成装置１００では、第１クロック信号ＣＳ１の目標周波数を４０ＭＨｚで高精度でＰＬＬ動作している状態において、目標周波数を１６ＭＨｚに移行することが検出されると、まず、周波数移行制御部１０１は、周波数比較部１０３の代わりに設定部１１１を制御して、印加電圧を強制的に所定間隔で変化させ続け、第１クロック信号ＣＳ１の周波数を目標周波数に近づかせる。これによって、パルスのカウントが行われずに、第１クロック信号ＣＳ１の周波数が目標周波数に近づくので、第１クロック信号ＣＳ１の周波数を素早く目標周波数に近づけることができる。

その後、周波数移行制御部１０１は、小さい値の第１設定数と第２設定数とを設定することによって、精度は落ちるが、早くカウントが終了する比較を周波数比較部１０３で行い、素早く、第１クロック信号ＣＳ１の周波数を目標周波数の１６ＭＨｚに到達させる。そして、周波数移行制御部１０１は、大きい値の第１設定数と第２設定数とを設定することによって、時間はかかるが精度の良い比較が周波数比較部１０３で行われ、高精度で第１クロック信号ＣＳ１の周波数が目標周波数の１６ＭＨｚに一致した状態を維持する（ＰＬＬ動作）。

上記周波数移行動作において、第１クロック信号ＣＳ１の周波数を素早く目標周波数に近づけるために、周波数比較部１０３の代わりに設定部１１１を制御して、印加電圧を強制的に所定間隔で変化させ続けると、クロック供給先の他デバイス（例えば、プリンタ２００）では、第１クロック信号ＣＳ１の周波数が急激に変化するため、ＰＬＬ動作が不安定になる（アンロック状態となる）。このとき、他デバイス（例えば、プリンタ２００）からは、ＰＬＬ動作がアンロック状態となったことを示すべく、Ｌｏｃｋ信号ＬＳがインアクティブとなる。つまり、他デバイス（例えば、プリンタ２００）の動作が不安定になり、再起動等の必要性が生じる。

図４は、本実施形態によるクロック信号生成装置１００において周波数移行が遅い場合の動作を説明する概念図である。図４に示すように、上述した第１クロック信号ＣＳ１の周波数を素早く目標周波数に近づける場合の周波数の変化を点線で示し、移行を遅くした場合の周波数の変化を実線で示している。

図４に示す実線は、クロック供給先の他デバイスのＰＬＬ動作がアンロック状態とならないように、周波数比較部１０３の代わりに設定部１１１を制御して、印加電圧を強制的に所定間隔で所定回数分変化させ続ける際に、周波数の変化が小さくなるように、設定部１１１を制御している。この場合、当然、クロック供給先の他デバイス（例えば、プリンタ２００）では、第１クロック信号ＣＳ１の周波数の変化に追従できるので、他デバイス（例えば、プリンタ２００）では、ＰＬＬ動作のロック状態を維持することができるが、１６ＭＨｚの目標周波数に到達するまでに時間がかかる。

そこで、本実施形態では、上述したように、設定部１１１を制御してクロック信号生成部１１５に対する印加電圧を強制的に変化させ続け、第１クロック信号ＣＳ１の周波数を目標周波数に近づかせることで、第１クロック信号ＣＳ１の周波数を素早く目標周波数に近づけるが、この過程で他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）となったことを検知すると、設定部１１１を制御してクロック信号生成部１１５に対する印加電圧を固定することによって周波数の移行動作を中断し、他デバイス（例えば、プリンタ２００）のＰＬＬ動作が安定し、Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）となるまで待機する。

そして、他デバイス（例えば、プリンタ２００）のＰＬＬ動作が安定し、Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）となると、再び、設定部１１１を制御してクロック信号生成部１１５に対する印加電圧を強制的に変化させ続け、周波数の移行動作を再開する。この結果、他デバイス（例えば、プリンタ２００）では、ＰＬＬ動作のアンロック状態が長く続かず、比較的短時間でロック状態に復帰することができる。すなわち、他デバイス（例えば、プリンタ２００）の動作を不安定にせずに、又は不安定になることを少なくし、かつ、短時間で第１クロック信号ＣＳ１の周波数を移行させることができる。

図５は、本実施形態によるクロック信号生成装置１００の周波数移行動作を説明するための概念図である。また、図６は、本実施形態によるクロック信号生成装置１００の周波数移行動作の一部（第１カウンタ、第２カウンタにおけるカウンタ値の遷移）を説明するための概念図である。なお、図５及び図６において同タイミングには同一時刻を示している。

時刻ｔ１のタイミングにおいては、第１制御信号Ｃ１としてＨｉｇｈ信号が周波数移行制御部１０１に供給されている。このため、４０ＭＨｚが目標周波数として周波数移行制御部１０１に設定されている。なお、時刻ｔ１においては、目標周波数が４０ＭＨｚに変更されてから十分時間が経過しているものとし、時刻ｔ１〜ｔ２の期間において、第１カウンタ１０５には、第１設定数として１３８８００（１６進数）が設定され、第２カウンタ１０７には、第２設定数として４００（１６進数）が設定されている。

この期間においては、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数を目標周波数である４０ＭＨｚにするように動作している。そして、この期間においては、目標周波数が４０ＭＨｚである場合の第１設定数及び第２設定数として、値が大きい方の第１設定数及び第２設定数が、第１カウンタ１０５及び第２カウンタ１０７にそれぞれ設定されている。このため、この期間では、精度の良い比較が行われ、第１クロック信号ＣＳ１の周波数も４０ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、Ｆ０〜Ｆ１（１６進数）で変動しているものとする。

次に、時刻ｔ１のタイミングにおいて、周波数移行制御部１０１に供給されている第１制御信号Ｃ１がＨｉｇｈ信号からＬｏｗ信号に切り替わったとする。周波数移行制御部１０１は、この切り替わりを検出することによって、設定されている目標周波数が４０ＭＨｚから１６ＭＨｚに変更されたことを検出する。そして、この切り替わりによって、周波数移行制御部１０１に新たな目標周波数である１６ＭＨｚが設定される。

周波数移行制御部１０１は、前記第１制御信号Ｃ１の変更（減少変更）を検出すると、周波数比較部１０３と設定部１１１とを制御し、周波数比較部１０３の代わりに、設定部１１１の制御を開始する。周波数移行制御部１０１が周波数比較部１０３の代わりに設定部１１１を制御するとき、周波数比較部１０３は動作してもよいし、少なくとも一部が待機してもよいし、少なくとも一部が動作しなくてもよい。例えば、周波数移行制御部１０１は、周波数比較部１０３を制御して、周波数比較部１０３の少なくとも一部を待機させるか、少なくとも一部の動作を停止させる。周波数移行制御部１０１が設定部１１１を制御するときに、周波数比較部１０３の少なくとも一部が待機するか、動作しないことによって、クロック信号生成装置１００の消費電力が軽減される。

周波数移行制御部１０１は、減少変更を検出すると、設定値を下げる指示を示す制御信号を所定の間隔で（最速１／３２ｋＨｚ＝３１．２５μｓごとに）、設定部１１１に供給する。設定部１１１は、この制御信号が供給されるたびに、Ｄ／Ａ１１３に設定した設定値を１ずつ下げる。ここでは、減少変更を検出したときの設定値がＦ０であるとすると、順次１ずつ下がる。これによって、クロック信号生成部１１５に印加される印加電圧が順次下がり、クロック信号生成部１１５に順次生成される第１クロック信号ＣＳ１の周波数は徐々に下がる。このようにして、周波数移行制御部１０１は、減少変更を検出すると、設定値を強制的に下げ、印加電圧を所定の間隔で下げ続ける。

ここで、設定値を下げる指示を示す制御信号を設定部１１１に供給する回数は、下がり続ける第１クロック信号ＣＳ１の周波数が目標周波数よりも下回らない回数かつ下がり続ける第１クロック信号ＣＳ１の周波数が最終的に目標周波数よりも上の周波数になるような回数であるものとする。特に、クロック信号生成部１１５は、製品毎に性能のバラツキがあるため、同じ電圧を印加したとしても、製品毎に、生成される第１クロック信号ＣＳ１の周波数は異なる場合がある。このため、ある程度の余裕を見て、前記の回数を予め設定しておく。

また、周波数移行制御部１０１は減少変更を検出すると、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、周波数移行制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数として７Ｄ００（１６進数）を第１カウンタ１０５に設定し、第２設定数として４０（１６進数）を第２カウンタ１０７に設定する。なお、周波数移行制御部１０１は、この処理を周波数移行制御部１０１が所定の回数印加電圧を下げている途中又は下げ終わった時点（時刻ｔ６）に行っても良い。

このように、第１クロック信号ＣＳ１の周波数を高速で移行させる過程において、時刻ｔ３、ｔ４、ｔ５の各々で、周波数移行制御部１０１は、他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）となったことを検知すると、周波数移行を中断するように、周波数比較部１０３、及び設定部１１１を制御する。周波数比較部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御してカウント動作を一旦停止させる。設定部１１１は、周波数をＤｏｗｎしないようにＤ／Ａ１１３の設定値を固定し、クロック信号生成部１１５への電圧を保持し、クロック信号生成部１１５からの第１クロック信号ＣＳ１の周波数が変化しないようにする。この結果、他デバイス（例えば、プリンタ２００）は、ＰＬＬ動作のアンロック状態が長く続かず、比較的短時間でロック状態に復帰し、Ｌｏｃｋ信号ＬＳをアクティブ（ロック状態）に戻す。

そして、周波数移行制御部１０１は、他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがアクティブ（ロック状態）に戻ったことを検知すると、周波数移行を再開するように、周波数比較部１０３、及び設定部１１１を制御する。すなわち、設定部１１１は、Ｄ／Ａ１１３に設定した設定値を１ずつ下げる。これによって、クロック信号生成部１１５に印加される印加電圧が順次下がり、クロック信号生成部１１５に順次生成される第１クロック信号ＣＳ１の周波数は徐々に下がる。

その後、周波数移行制御部１０１が所定の回数印加電圧を下げると（このときを時刻ｔ６とする。）、周波数移行制御部１０１は、設定部１１１の制御を中止し、周波数比較部１０３に設定部１１１の制御を再開させる。なお、周波数比較部１０３の少なくとも一部が待機しているか、動作していない場合には、周波数移行制御部１０１は、周波数比較部１０３を制御し、周波数比較部１０３を動作させる。これによって、周波数比較部１０３は、第１カウンタ１０５及び第２カウンタ１０７によるカウントを再開させる。このとき、第１カウンタ１０５には、第１設定数として７Ｄ００（１６進数）が設定されており、第２カウンタ１０７には、第２設定数として４０（１６進数）が設定されている。第１カウンタ１０５及び第２カウンタ１０７は、この数の分だけパルスをカウントする。これらの数は、次に設定される設定数よりも小さい数字（１／１６の数字）であり、比較の精度は劣るが、カウントが速く終了するため、周波数比較部１０３は、１回の比較及び設定部１１１の制御を素早く行うことができる。

時刻ｔ６の時点では、第１クロック信号ＣＳ１の周波数は目標周波数に達していない。このため、第１クロック信号ＣＳ１の周波数が目標周波数に達するまでは、第１カウンタ１０５のカウントの方が第２カウンタ１０７よりも早くカウントが終了する（ｔ６〜ｔ７の期間）。このため、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数が目標周波数に達するまで、設定値を下げる指示を設定部１１１に順次供給し、Ｄ／Ａ１１３に設定した設定値を１ずつ下げる。ここでは、設定値が２１（１６進数）から１Ｂ（１６進数）まで、１ずつ下がる。

第１クロック信号ＣＳ１の周波数が目標周波数に達する（目標周波数以下になる）と（ｔ７）、周波数移行制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、周波数移行制御部１０１は、第１設定数として７Ｄ０００（１６進数）を第１カウンタ１０５に設定し、第２設定数として４００（１６進数）を第２カウンタ１０７に設定する。周波数移行制御部１０１には、周波数比較部１０３から第２制御信号Ｃ２が供給される。周波数移行制御部１０１は、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき（つまり、第１クロック信号ＣＳ１の周波数が目標周波数を下回ったとき）、又は、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２が供給されなくなったとき（つまり、第１クロック信号ＣＳ１の周波数が目標周波数になったとき）に、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別し、第１設定数と第２設定数とを変更する。

時刻ｔ７後、周波数比較部１０３によるＰＬＬ動作が引き続き行われる。また、時刻ｔ７後、周波数移行制御部１０１によって、第１設定数が７Ｄ０００（１６進数）に変更され、第２設定数が４００（１６進数）に変更されているので、第１カウンタ１０５及び第２カウンタ１０７によってカウントされるパルスの数は増えている。このため、時刻ｔ７以降、周波数比較部１０３において精度の良い比較が行われる。そして、この期間では、第１クロック信号ＣＳ１の周波数が、１６ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、誤差等もあり、１Ａ〜１Ｂ（１６進数）で変動する。

その後、時刻ｔ８のタイミングにおいて、周波数移行制御部１０１に供給されている第１制御信号Ｃ１がＬｏｗ信号からＨｉｇｈ信号に切り替わったとする。周波数移行制御部１０１は、この切り替わりを検出することによって、設定されている目標周波数が１６ＭＨｚから４０ＭＨｚに変更されたことを検出する。そして、この切り替わりによって、周波数移行制御部１０１に新たな目標周波数である４０ＭＨｚが設定される。

周波数移行制御部１０１は、前記第１制御信号Ｃ１の変更（増加変更）を検出すると、周波数比較部１０３と設定部１１１とを制御し、周波数比較部１０３の代わりに、設定部１１１の制御を開始する。この処理の方法は、上記減少変更を検出したときと同様である。

周波数移行制御部１０１は、増加変更を検出すると、設定値を上げる指示を示す制御信号を所定の回数（ここでは、１８０回）かつ所定の間隔（３１．２５μｓ）で、設定部１１１に供給する。設定部１１１は、この制御信号が供給されるたびに、Ｄ／Ａ１１３に設定した設定値を１ずつ上げる。ここでは、増加変更を検出したときの設定値が１Ｂであるとすると、設定値が１Ｂ（１６進数）からＣＦ（１６進数）まで、１ずつ上がる。これによって、クロック信号生成部１１５に印加される印加電圧が順次上がり、クロック信号生成部１１５に順次生成される第１クロック信号ＣＳ１の周波数は徐々に上がる。このようにして、周波数移行制御部１０１は、増加変更を検出すると、設定値を強制的に上げ、印加電圧を所定の間隔で上げ続ける。

ここで、設定値を上げる指示を示す制御信号を設定部１１１に供給する回数は、上がり続ける第１クロック信号ＣＳ１の周波数が目標周波数よりも上回らない回数かつ上がり続ける第１クロック信号ＣＳ１の周波数が最終的に目標周波数よりも下の周波数になるような回数であるものとする。特に、増加変更の場合と同様、ある程度の余裕を見て、前記の回数を予め設定しておく。

また、周波数移行制御部１０１は増加変更を検出すると、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、周波数移行制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数として１３８８０（１６進数）を第１カウンタ１０５に設定し、第２設定数として４０（１６進数）を第２カウンタ１０７に設定する。なお、周波数移行制御部１０１は、この処理を周波数移行制御部１０１が所定の回数印加電圧を上げている途中又は上げ終わった時点（時刻ｔ１２）に行っても良い。

このように、第１クロック信号ＣＳ１の周波数を高速で移行させる過程において、時刻ｔ９、ｔ１０、ｔ１１の各々で、周波数移行制御部１０１は、他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック状態）となったことを検知すると、周波数移行を中断するように、周波数比較部１０３、及び設定部１１１を制御する。周波数比較部１０３は、第１カウンタ１０５と第２カウンタ１０７とを制御してカウント動作を一旦停止させる。設定部１１１は、周波数をＵｐしないように所定の設定値をＤ／Ａ１１３に設定してクロック信号生成部１１５からの第１クロック信号ＣＳ１の周波数が変化しないようにする。この結果、他デバイス（例えば、プリンタ２００）は、ＰＬＬ動作のアンロック状態が長く続かず、比較的短時間でロック状態に復帰し、Ｌｏｃｋ信号ＬＳをアクティブ（ロック状態）に戻す。

そして、周波数移行制御部１０１は、他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがアクティブ（ロック状態）に戻ったことを検知すると、周波数移行を再開するように、周波数比較部１０３、及び設定部１１１を制御する。すなわち、設定部１１１は、Ｄ／Ａ１１３に設定した設定値を１ずつ上げる。これによって、クロック信号生成部１１５に印加される印加電圧が順次上がり、クロック信号生成部１１５に順次生成される第１クロック信号ＣＳ１の周波数は徐々に上がる。

その後、周波数移行制御部１０１が所定の回数印加電圧を上げると（このときを時刻ｔ１２とする。）、周波数移行制御部１０１は、設定部１１１の制御を中止し、周波数比較部１０３に設定部１１１の制御を再開させる。これも、時刻ｔ６のときの制御と同様である。このとき、第１カウンタ１０５には、第１設定数として１３８８０（１６進数）が設定されており、第２カウンタ１０７には、第２設定数として４０（１６進数）が設定されている。第１カウンタ１０５及び第２カウンタ１０７は、この数の分だけパルスをカウントする。これらの数は、次に設定される設定数よりも小さい数字（１／１６の数字）であり、比較の精度は劣るが、カウントが速く終了するため、周波数比較部１０３は、１回の比較及び設定部１１１の制御を素早く行うことができる。

時刻ｔ１２の時点では、第１クロック信号ＣＳ１の周波数は目標周波数に達していない。このため、第１クロック信号ＣＳ１の周波数が目標周波数に達するまでは、第１カウンタ１０５のカウントの方が第２カウンタ１０７よりも早くカウントが終了する（ｔ１２〜ｔ１３の期間）。このため、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数が目標周波数に達するまで、設定値を上げる指示を設定部１１１に順次供給し、Ｄ／Ａ１１３に設定した設定値を１ずつ上げる。ここでは、設定値がＣＦ（１６進数）からＦ１（１６進数）まで、１ずつ上がる。

第１クロック信号ＣＳ１の周波数が目標周波数に達する（目標周波数以上になる）と（時刻ｔ１３）、周波数移行制御部１０１は、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１設定数と第２設定数とを変更する。ここでは、周波数移行制御部１０１は、第１設定数として１３８８００（１６進数）を第１カウンタ１０５に設定し、第２設定数として４００（進）を第２カウンタ１０７に設定する。周波数移行制御部１０１には、周波数比較部１０３から第２制御信号Ｃ２が供給される。周波数移行制御部１０１は、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき（つまり、第１クロック信号ＣＳ１の周波数が目標周波数を上回ったとき）、又は、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２が供給されなくなったとき（つまり、第１クロック信号ＣＳ１の周波数が目標周波数になったとき）に、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別し、第１設定数と第２設定数とを変更する。

時刻ｔ１３後、周波数比較部１０３によってＰＬＬ動作が引き続き行われる。また、時刻ｔ１３後、周波数移行制御部１０１によって、第１設定数が１３８８００（１６進数）に変更され、第２設定数が４００（１６進数）に変更されているので、第１カウンタ１０５及び第２カウンタ１０７によってカウントされるパルスの数は増えている。このため、時刻ｔ１３後、周波数比較部１０３において精度の良い比較が行われる。そして、この期間では、第１クロック信号ＣＳ１の周波数が、４０ＭＨｚ前後で安定している。このときに、Ｄ／Ａ１１３に設定される設定値は、Ｆ０〜Ｆ１（１６進数）で変動する。

以上をふまえ、クロック信号生成装置１００の動作の一例を更に説明する。なお、下記の各部の動作は、電源のオフ等によって適宜終了する。また、クロック信号生成装置１００が動作を開始すると、設定部１１１は、例えば、初期の動作として、まず、第１クロック信号ＣＳ１の周波数が４０ＭＨｚ程度になるような予め設定されている所定の設定値（例えば、Ｆ０（１６進数））をＤ／Ａ１１３に設定する。これによって、クロック信号生成部１１５は、動作開始後、４０ＭＨｚ近辺の周波数を有する第１クロック信号ＣＳ１を生成するものとする。

図７は、本実施形態による周波数比較部１０３の動作を説明するためのフローチャートである。図７に示すフローチャートは、周波数比較部１０３によって実行される。

周波数比較部１０３は、比較イネーブルについて判別する（ステップＳ１０１）。例えば、周波数比較部１０３に、この比較に関しての設定値（以下、比較設定値という。）として「１」が設定されていれば、ここでの判別はＹＥＳとする（ステップＳ１０１；ＹＥＳ）。例えば、周波数比較部１０３に、比較設定値として「０」が設定されていれば、ここでの判別はＮＯとする（ステップＳ１０１；ＮＯ）。

周波数移行制御部１０１が目標周波数の変更を検出すると（上記参照）、周波数移行制御部１０１は、周波数比較部１０３に比較設定値として「０」を設定し、周波数比較部１０３を待機させる。これによって、周波数移行制御部１０１は、周波数比較部１０３を制御し、周波数比較部１０３の代わりに印加電圧の制御を行うことになる。周波数比較部１０３には、通常、比較設定値として「１」が設定されており、周波数比較部１０３が設定部１１１を制御する。

周波数比較部１０３は、ステップＳ１０１の処理でＮＯと判別した場合（ステップＳ１０１；ＮＯ）、第２クロック信号ＣＳ２の次のパルスが周波数比較部１０３に供給されるまで待機し（ステップＳ１０２）、次のパルスが供給されたらステップＳ１０１の処理を再度行う。なお、次のパルスが供給されるまでとは、例えば、次のパルスの立ち上がりがあるまでのことをいう（以下、第２クロック信号ＣＳ２のパルスの供給について同じ。）。ステップＳ１０１；ＮＯの処理及びステップＳ１０２の処理の繰り返しによって、周波数比較部１０３は、比較設定値として「０」が設定されている限り（「１」が設定されるまで）、待機する。なお、周波数比較部１０３は、ステップＳ１０１の処理での判別でＮＯと判別した場合に、第１カウンタ１０５と第２カウンタ１０７とのいずれか少なくとも一方がカウント中であった場合には、カウントを中止させる。

周波数比較部１０３は、ステップＳ１０１の処理での判別でＹＥＳと判別した場合（ステップＳ１０１；ＹＥＳ）、第１カウンタ１０５及び第２カウンタ１０７がカウント（例えば、分周）中であるかを判別する（ステップＳ１０３）。周波数比較部１０３は、第１カウンタ１０５及び第２カウンタ１０７を制御するとともに、カウントの終わりを比較するので、第１カウンタ１０５又は第２カウンタ１０７がカウント中であるかを判別できる。カウント終了が通知されていなければ、カウント中となる。

周波数比較部１０３は、第１カウンタ１０５又は第２カウンタ１０７がカウント中でないと判別すると（ステップＳ１０３；ＮＯ）、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、第１カウンタ１０５と第２カウンタ１０７とを制御し、第１カウンタ１０５に第１クロック信号ＣＳ１のパルスの第１設定分の数のカウントを開始させると同時に、第２カウンタ１０７に第２クロック信号ＣＳ２のパルスの第２設定分の数のカウントを開始させ（ステップＳ１０４）、ステップＳ１０５の処理を行う。

周波数比較部１０３は、第１カウンタ１０５又は第２カウンタ１０７がカウント中であると判別すると（ステップＳ１０３；ＹＥＳ）、ステップＳ１０５の処理を行う。

周波数比較部１０３は、ステップＳ１０５の処理において、第２カウンタ１０７のカウントが終了したかを判別する。周波数比較部１０３は、例えば、第２カウンタ１０７からカウント終了が通知されていれば、カウントが終了したと判別し（ステップＳ１０５；ＹＥＳ）、カウント終了が通知されていなければ、カウントが終了していないと判別する（ステップＳ１０５；ＮＯ）。

周波数比較部１０３は、第２カウンタ１０７のカウントが終了していないと判別すると（ステップＳ１０５；ＮＯ）、第１カウンタ１０５のカウントが終了しているかを判別する（ステップＳ１０６）。周波数比較部１０３は、例えば、第１カウンタ１０５からカウント終了が通知されていれば、カウントが終了したと判別し（ステップＳ１０６；ＹＥＳ）、カウント終了が通知されていなければ、カウントが終了していないと判別する（ステップＳ１０６；ＮＯ）。

周波数比較部１０３は、第１カウンタ１０５のカウントが終了していないと判別すると（ステップＳ１０６；ＮＯ）、ステップＳ１０２の処理に戻る。第１カウンタ１０５のカウントが終了していないと判別する場合、第１カウンタ１０５及び第２カウンタ１０７によるカウント開始後（ステップＳ１０４）、第１カウンタ１０５及び第２カウンタ１０７いずれもカウントが終了していないことになる。このため、周波数比較部１０３は、カウント開始後、第１カウンタ１０５と第２カウンタ１０７とのうちの少なくとも一方のカウントが終了するか、比較設定値が変更されるまで、ステップＳ１０２、ステップＳ１０１、ステップＳ１０３；ＹＥＳ、ステップＳ１０５；ＮＯ、ステップＳ１０６；ＮＯの処理を繰り返す。

一方、周波数比較部１０３は、第１カウンタ１０５のカウントが終了したと判別すると（ステップＳ１０６；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、Ｄ／Ａ１１３の設定値を下げる指示を示す第２制御信号Ｃ２を設定部１１１に供給し、Ｄ／Ａ１１３に設定されている設定値を１下げる（ステップＳ１０７）。これによって、印加電圧を下げる。すなわち、第２カウンタ１０７のカウントが終了せずに（ステップＳ１０５；ＮＯ）、第１カウンタ１０５のカウントが終了した場合（ステップＳ１０６；ＹＥＳ）、第１クロック信号ＣＳ１の第１設定数分のパルスの数のカウントが第２クロック信号ＣＳ２の第２設定数分のパルスの数のカウントよりも早く終わったことになる。この場合、第１クロック信号ＣＳ１の周波数が目標周波数よりも高い。このため、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数を下げるために、設定部１１１及びＤ／Ａ１１３を介してクロック信号生成部１１５への印加電圧を下げる。

また、周波数比較部１０３は、第２カウンタ１０７のカウントが終了していると判別すると（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了しているかを判別する（ステップＳ１０８）。この処理の内容は、ステップＳ１０６の処理と同様である。

周波数比較部１０３は、第１カウンタ１０５のカウントが終了したと判別すると（ステップＳ１０８；ＹＥＳ）、ステップＳ１０２の処理を行う。すなわち、第２カウンタ１０７のカウントが終了し（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了していれば（ステップＳ１０８；ＹＥＳ）、第１カウンタ１０５によるカウントと第２カウンタ１０７によるカウントとが同時に終了したことになる。この場合には、クロック信号の周波数が目標周波数と一致しているので、周波数比較部１０３は、印加電圧を変更する必要がないので、比較設定値がそのままである限り、ステップＳ１０３、ステップＳ１０４、ステップＳ１０５等の処理を行い、カウントを再度開始し、目標周波数と第１クロック信号ＣＳ１の周波数とを再度比較する（カウントの終了を比較する）。

一方、周波数比較部１０３は、第１カウンタ１０５のカウントが終了していないと判別すると（ステップＳ１０８；ＮＯ）、第２クロック信号ＣＳ２の次のパルスが基準信号生成部１０９から周波数比較部１０３に供給されたタイミングで、Ｄ／Ａ１１３の設定値を上げる指示を示す第２制御信号Ｃ２を設定部１１１に供給し、Ｄ／Ａ１１３に設定されている設定値を１上げる。これによって、印加電圧を上げる。すなわち、第２カウンタ１０７のカウントが終了し（ステップＳ１０５；ＹＥＳ）、第１カウンタ１０５のカウントが終了していない場合（ステップＳ１０８；ＮＯ）、第２カウンタ１０７のカウントが早く終わったことになる。この場合、上述のように、第１クロック信号ＣＳ１の周波数が目標周波数よりも低い。このため、周波数比較部１０３は、第１クロック信号ＣＳ１の周波数を上げるために、設定部１１１及びＤ／Ａ１１３を介してクロック信号生成部１１５への印加電圧を上げる。

以上のようにして、周波数比較部１０３は、比較設定値として「１」が設定されているときに、順次、目標周波数と第１クロック信号ＣＳ１の周波数とを比較し、比較結果に応じて印加電圧を制御する。これによって、順次生成される第１クロック信号ＣＳ１の周波数が目標周波数になるように調整される。なお、上記での、第１カウンタ１０５と第２カウンタ１０７とは、それぞれ、その時点での、第１カウンタ１０５と第２カウンタ１０７とに設定されている第１設定数と第２設定数とでカウントを行う。

図８は、本実施形態による周波数移行制御部１０１の動作を説明するためのフローチャートである。図８に示すフローチャートは、周波数移行制御部１０１によって実行される。

周波数移行制御部１０１は、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として１３８８００（１６進数）を設定し、第２カウンタ１０７に第２設定数として４００（１６進数）を設定する（ステップＳ２０１）。なお、前記の数値がすでに設定されている場合、周波数移行制御部１０１は、すでに設定されている数値については何もしない。

次に、周波数移行制御部１０１は、外部から供給される第１制御信号Ｃ１がＬｏｗ信号であるかを判別する（ステップＳ２０２）。Ｌｏｗ信号でない場合（ステップＳ２０２；ＮＯ）、周波数移行制御部１０１は、再度、ステップＳ２０１の処理を行う。これによって、周波数移行制御部１０１は、第１制御信号Ｃ１がＬｏｗ信号になるまで待機する。待機中、周波数比較部１０３及び設定部１１１は、第１クロック信号ＣＳ１の周波数が目標周波数である４０ＭＨｚとなるように動作する。

第１制御信号Ｃ１がＬｏｗ信号である場合（ステップＳ２０２；ＹＥＳ）、目標周波数の減少変更を周波数移行制御部１０１が検知したことなる。この場合、周波数移行制御部１０１は、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「０」を設定するとともに（すでに設定されている場合には何もしない。）、設定部１１１に設定値を下げる指示を示す制御信号を供給する（ステップＳ２０３）。これによって、周波数移行制御部１０１は、周波数比較部１０３の代わりに設定部１１１を制御し、設定値を下げる指示を設定部１１１に出す。

周波数移行制御部１０１は、ステップＳ２０３の処理の後、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングまで待機し（ステップＳ２０４）、ステップＳ２０５の処理を行う。なお、このとき、設定値は変化せずにＤ／Ａ１１３によって保持される。

周波数移行制御部１０１は、ステップＳ２０５において、待機を終了するかを判別する。周波数移行制御部１０１は、例えば、ステップＳ２０４の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する（ステップＳ２０５；ＹＥＳ）。周波数移行制御部１０１は、例えば、ステップＳ２０５の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する（ステップＳ２０５；ＮＯ）。

そして、周波数移行制御部１０１は、待機を終了しないと判別すると（ステップＳ２０５；ＮＯ）、ステップＳ２０４の処理を再び行う。このように、周波数移行制御部１０１は、第２クロック信号ＣＳ２の所定数のパルスが供給されるまで待機する。このような待機によって、第１クロック信号ＣＳ１の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号ＣＳ１の周波数が順次変化した場合に周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなるといったことが防止又は軽減される。

一方、周波数移行制御部１０１は、待機を終了すると判別すると（ステップＳ２０５；ＹＥＳ）、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）であるか否かを判別する（ステップＳ２０６）。そして、Ｌｏｃｋ信号ＬＳがインアクティブ（アンロック）であると判別すると（ステップＳ２０６；ＹＥＳ）、ステップＳ２０４、Ｓ２０５の処理を再び行う。このように、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなり、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）となると、クロック信号生成部１１５の電圧を保持することにより、周波数移行動作を中断する。このような待機によって、更に第１クロック信号ＣＳ１の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号ＣＳ１の周波数が順次変化した場合に周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなるといったことが防止又は軽減される。

また、周波数移行制御部１０１は、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）でないと判別すると（ステップＳ２０６；ＮＯ）、設定値を下げる指示を示す制御信号を、予め設定されている所定回数（図３の場合には、１８０回）供給したかを判別する（ステップＳ２０７）。周波数移行制御部１０１は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、周波数移行制御部１０１は、ステップＳ２０２の処理でＹＥＳと判別したときからの時間を計時し、所定の時間間隔（例えば、前記の制御信号の供給を１８０回行うような間隔であり、予め設定されているものとする。）を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する（ステップＳ２０７；ＹＥＳ）。

そして、周波数移行制御部１０１は、前記の制御信号の供給を所定回数行っていないと判別すると（ステップＳ２０７；ＮＯ）、ステップＳ２０３の処理を再び行う。このようにして、周波数移行制御部１０１は、所定回数の間（所定期間の間）、所定の時間間隔で、設定値を下げ続け、印加電圧を下げ続ける。そして、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）になる度に周波数移行動作を中断し、Ｌｏｃｋ信号ＬＳがインアクティブ（アンロック）でなくなると、周波数移行動作を再開する。

一方、周波数移行制御部１０１は、前記の制御信号の供給を所定回数行ったと判別すると（ステップＳ２０７；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として７Ｄ００（１６進数）を設定し、第２カウンタ１０７に第２設定数として４０（１６進数）を設定する（ステップＳ２０８）。なお、前記の数値がすでに設定されている場合、周波数移行制御部１０１はその数値については何もしない。

次に、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達したかを判別する（ステップＳ２０９）。この判別は、上記同様、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２に基づいて行われる。周波数移行制御部１０１は、第２制御信号Ｃ２が設定値を下げる指示を示す信号から設定値を上げる指示を示す信号に変化したとき、又は、第２制御信号Ｃ２が供給されなくなったときに、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別し（ステップＳ２０９；ＹＥＳ）、第２制御信号Ｃ２が設定値を下げる指示で変わらなければ、目標周波数に達していないと判別する（ステップＳ２０９；ＮＯ）。

そして、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達していないと判別すると（ステップＳ２０９；ＮＯ）、ステップＳ２０８の処理を再び行う。このようにして、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達するまで待機する。

一方、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別すると（ステップＳ２０９；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として１３８８００（１６進数）を設定し、第２カウンタ１０７に第２設定数として４００（１６進数）を設定する（ステップＳ２１０）。なお、前記の数値がすでに設定されている場合、周波数移行制御部１０１はその数値については何もしない。

次に、周波数移行制御部１０１は、外部から供給される第１制御信号Ｃ１がＨｉｇｈ信号であるかを判別する（ステップＳ２１１）。Ｈｉｇｈ信号でない場合（ステップＳ２１１；ＮＯ）、周波数移行制御部１０１は、再度、ステップＳ２１０の処理を行う。これによって、周波数移行制御部１０１は、第１制御信号Ｃ１がＨｉｇｈ信号になるまで待機する。待機中、周波数比較部１０３及び設定部１１１は、第１クロック信号ＣＳ１の周波数が目標周波数である１６ＭＨｚとなるように動作する。

一方、第１制御信号Ｃ１がＨｉｇｈ信号である場合（ステップＳ２１１；ＹＥＳ）、目標周波数の増加変更を周波数移行制御部１０１が検知したことなる。この場合、周波数移行制御部１０１は、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「０」を設定するとともに（すでに設定されている場合には何もしない。）、設定部１１１に設定値を上げる指示を示す制御信号を供給する（ステップＳ２１２）。これによって、周波数移行制御部１０１は、周波数比較部１０３の代わりに設定部１１１を制御し、設定値を上げる指示を設定部１１１に出す。

周波数移行制御部１０１は、ステップＳ２１２の処理の後、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングまで待機し（ステップＳ２１３）、ステップＳ２１４の処理を行う。なお、このとき、設定値は変化せずにＤ／Ａ１１３によって保持される。

周波数移行制御部１０１は、ステップＳ２１４において、待機を終了するかを判別する。周波数移行制御部１０１は、例えば、ステップＳ２１３の処理を予め設定されている回数繰り返した場合に待機を終了すると判別する（ステップＳ２１４；ＹＥＳ）。周波数移行制御部１０１は、例えば、ステップＳ２１３の処理の繰り返しが前記の回数未満の場合に待機を終了しないと判別する（ステップＳ２１４；ＮＯ）。

そして、周波数移行制御部１０１は、待機を終了しないと判別すると（ステップＳ２１４；ＮＯ）、ステップＳ２１３の処理を再び行う。このように、周波数移行制御部１０１は、第２クロック信号ＣＳ２の所定数のパルスが供給されるまで待機する。このような待機によって、第１クロック信号ＣＳ１の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号ＣＳ１の周波数が順次変化した場合に周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなるといったことが防止又は軽減される。

一方、周波数移行制御部１０１は、待機を終了すると判別すると（ステップＳ２１４；ＹＥＳ）、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）であるか否かを判別する（ステップＳ２１５）。そして、Ｌｏｃｋ信号ＬＳがインアクティブ（アンロック）であると判別すると（ステップＳ２１５；ＹＥＳ）、ステップＳ２１３、Ｓ２１４の処理を再び行う。このように、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなり、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）となると、クロック信号生成部１１５の電圧を保持することにより、周波数移行動作を中断する。このような待機によって、更に第１クロック信号ＣＳ１の周波数を下げる時間間隔を十分に取ることができ、第１クロック信号ＣＳ１の周波数が順次変化した場合に周波数の変化が速すぎて第１クロック信号ＣＳ１の供給先の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなるといったことが防止又は軽減される。

また、周波数移行制御部１０１は、クロック供給先の他デバイス（例えば、プリンタ２００）からのＬｏｃｋ信号ＬＳがインアクティブ（アンロック）でないと判別すると（ステップＳ２１５；ＮＯ）、設定値を下げる指示を示す制御信号を予め設定されている所定回数、供給したかを判別する（ステップＳ２１６）。周波数移行制御部１０１は、前記の制御信号の供給回数をカウントし、この判別を行う。なお、所定回数は、時間間隔によって表されても良い。前記の制御信号の供給は、一定間隔で行われるため、周波数移行制御部１０１は、ステップＳ２１１の処理でＹＥＳと判別したときからの時間を計時し、所定の時間間隔（例えば、前記の制御信号の供給を１８０回行うような間隔であり、予め設定されているものとする。）を経過した場合にのみ、前記の制御信号の供給を所定回数行ったと判別する（ステップＳ２１６；ＹＥＳ）

そして、周波数移行制御部１０１は、前記の制御信号の供給を所定回数行っていないと判別すると（ステップＳ２１６；ＮＯ）、ステップＳ２１２以降の処理を再び行う。このようにして、周波数移行制御部１０１は、所定回数の間（所定期間の間）、所定の時間間隔で、設定値を上げ続け、印加電圧を上げ続ける。

一方、周波数移行制御部１０１は、前記の制御信号の供給を所定回数行ったと判別すると（ステップＳ２１６；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されたタイミングで、設定部１１１と周波数比較部１０３とに比較設定値として「１」を設定するとともに、第１セレクタ１１７と第２セレクタ１２７とを制御し、第１カウンタ１０５に第１設定数として１３８８０（１６進数）を設定し、第２カウンタ１０７に第２設定数として４０（１６進数）を設定する（ステップＳ２１７）。なお、前記の数値がすでに設定されている場合、周波数移行制御部１０１はその数値については何もしない。

次に、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達したかを判別する（ステップＳ２１８）。この判別は、上記同様、周波数比較部１０３から周波数移行制御部１０１に供給される第２制御信号Ｃ２に基づいて行われる。周波数移行制御部１０１は、第２制御信号Ｃ２が設定値を上げる指示を示す信号から設定値を下げる指示を示す信号に変化したとき、又は、第２制御信号Ｃ２が供給されなくなったときに、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別し（ステップＳ２１８；ＹＥＳ）、第２制御信号Ｃ２が設定値を上げる指示で変わらなければ、目標周波数に達していないと判別する（ステップＳ２１８；ＮＯ）。

そして、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達していないと判別すると（ステップＳ２１８；ＮＯ）、ステップＳ２１７の処理を再び行う。このようにして、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達するまで待機する。

一方、周波数移行制御部１０１は、第１クロック信号ＣＳ１の周波数が目標周波数に達したと判別すると（ステップＳ２１８；ＹＥＳ）、ステップＳ２０１以降の処理を再び行う。

以上のような動作によって、周波数移行制御部１０１は、目標周波数の変更を検出すると、まず、周波数比較部１０３の代わりに設定部１１１を制御して、印加電圧を強制的に所定間隔で所定回数分変化させ続け、第１クロック信号ＣＳ１の周波数を目標周波数に近づかせる（適宜図５を参照）。これによって、パルスのカウントが行われずに、第１クロック信号ＣＳ１の周波数が目標周波数に近づくので、第１クロック信号ＣＳ１の周波数を素早く目標周波数に近づけることができる。

そして、上記周波数移行過程において、第１クロック信号ＣＳ１の周波数の変化が速すぎて供給先の他デバイス（例えば、プリンタ２００）の動作が第１クロック信号ＣＳ１の周波数の変化に追いつけなくなり、Ｌｏｃｋ信号ＬＳがインアクティブ（アンロック）となると、周波数移行制御部１０１は、周波数移行動作を中断し、他デバイス（例えば、プリンタ２００）のＰＬＬ動作が安定し、Ｌｏｃｋ信号ＬＳがアクティブ（ロック状態）となるまで待機する。そして、他デバイス（例えば、プリンタ２００）のＰＬＬ動作が安定し、Ｌｏｃｋ信号ＬＳが再びアクティブ（ロック状態）となると、周波数移行動作を再開する。これによって、他デバイス（例えば、プリンタ２００）の動作が不安定にならずに、又は不安定になることを少なくし、かつ、短時間で第１クロック信号ＣＳ１の周波数を目標周波数に一致させることができる。

また、周波数移行制御部１０１は、その後に、まず、小さい値の第１設定数と第２設定数とを設定することによって、精度は落ちるが、速くカウントが終了する比較動作が周波数比較部１０３で行われ、素早く、第１クロック信号ＣＳ１の周波数を目標周波数に到達させることができる。そして、その後、周波数移行制御部１０１は、大きい値の第１設定数と第２設定数とを設定することによって、時間はかかるが精度の良い比較が周波数比較部１０３で行われ、精度良く、第１クロック信号ＣＳ１の周波数を目標周波数に一致させることができる。

図９は、本実施形態による設定部１１１の動作を説明するためのフローチャートである。図９に示すフローチャートは、クロック信号生成装置１００が動作を開始すると、設定部１１１によって実行される。上述のように、周波数移行制御部１０１には基準信号生成部１０９から基準信号（第２クロック信号ＣＳ２）が供給される。また、設定部１１１は、クロック信号生成装置１００が動作を開始後、前記の初期値をＤ／Ａ１１３に設定した後、例えばステップＳ３０１の処理から動作する。

設定部１１１は、比較イネーブルについて判別する（ステップＳ３０１）。例えば、設定部１１１に、比較設定値として「１」が設定されていれば、ここでの判別はＹＥＳとする（ステップＳ３０１；ＹＥＳ）。例えば、設定部１１１に、比較設定値として「０」が設定されていれば、ここでの判別はＮＯとする（ステップＳ３０１；ＮＯ）。

設定部１１１は、比較イネーブルについてＹＥＳと判別した場合（ステップＳ３０１；ＹＥＳ）、つまり、比較設定値として「１」が設定されている場合には、周波数比較部１０３に制御される。そして、この場合、周波数比較部１０３から制御値を下げる指示を示す第２制御信号Ｃ２の供給があるかを判別する（ステップＳ３０２）。

設定部１１１は、制御値を下げる指示を示す第２制御信号Ｃ２の供給があった場合（ステップＳ３０２；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されるタイミングで、Ｄ／Ａ１１３に設定している設定値を１下げる（ステップＳ３０３）。これによって、印加電圧が下がり、新たに生成されるクロック信号の周波数が下がる。設定部１１１は、この後に、ステップＳ３０１の処理を行う。

設定部１１１は、制御値を下げる指示を示す第２制御信号Ｃ２の供給がない場合（ステップＳ３０２；ＮＯ）、周波数比較部１０３から制御値を上げる指示を示す第２制御信号Ｃ２の供給があるかを判別する（ステップＳ３０４）。

設定部１１１は、制御値を下げる指示を示す第２制御信号Ｃ２の供給があった場合（ステップＳ３０４；ＹＥＳ）、第２クロック信号ＣＳ２の次のパルスが供給されるタイミングで、Ｄ／Ａ１１３に設定されている設定値を１上げる（ステップＳ３０５）。これによって、印加電圧の電圧値は上がる。これによって、新たに生成される第１クロック信号ＣＳ１の周波数が上がる。設定部１１１は、この後に、ステップＳ３０１の処理を行う。

設定部１１１は、制御値を下げる指示を示す第２制御信号Ｃ２の供給がなかった場合（ステップＳ３０４；ＮＯ）、第２クロック信号ＣＳ２の次のパルスが設定部１１１に供給されるまで待機し（ステップＳ３０６）、次のパルスが供給されたらステップＳ３０１の処理を再度行う。

一方、設定部１１１は、比較イネーブルについてＮＯと判別した場合（ステップＳ３０１；ＮＯ）、つまり、比較設定値として「０」が設定されている場合には、周波数移行制御部１０１に制御される。そして、この場合、周波数移行制御部１０１から制御値を下げる指示を示す制御信号の供給があるかを判別する（ステップＳ３０７）。

設定部１１１は、制御値を下げる指示を示す制御信号の供給があった場合（ステップＳ３０７；ＹＥＳ）、上述したステップＳ３０３の処理を行う。

一方、設定部１１１は、制御値を下げる指示を示す制御信号の供給がない場合（ステップＳ３０７；ＮＯ）、周波数移行制御部１０１から制御値を上げる指示を示す制御信号の供給があるかを判別する（ステップＳ３０８）。

設定部１１１は、制御値を上げる指示を示す制御信号の供給があった場合（ステップＳ３０８；ＹＥＳ）、上述したステップＳ３０５の処理を行う。

一方、設定部１１１は、制御値を上げる指示を示す制御信号の供給がなかった場合（ステップＳ３０８；ＮＯ）、制御値を変化させる指示が周波数移行制御部１０１から来ていないことになるので、基準信号の次のパルスが設定部１１１に供給されるまで待機し（ステップＳ３０９）、次のパルスが供給されたらステップＳ３０１の処理を再度行う。

このように、設定部１１１は、周波数比較部１０３と周波数移行制御部１０１とによって制御され、Ｄ／Ａ１１３に設定された設定値を維持又は増減させ、印加電圧を維持又は増減させ、第１クロック信号ＣＳ１の周波数を維持又は増減させる。

上述した実施形態によれば、クロック信号生成部１１５が出力する第１クロック信号ＣＳ１の周波数を、第１の目標周波数（４０ＭＨｚ又は１６ＭＨｚ）から第２の目標周波数（１６ＭＨｚ又は４０ＭＨｚ）へ移行する指示があると、周波数移行制御部１０１により、直接、設定部１１１を制御してクロック信号生成部１１５の印加電圧を漸次制御し、急激に第１クロック信号ＣＳ１を第２の目標周波数に近づける周波数移行動作を実行し、該周波数移行動作の過程において、第１クロック信号ＣＳ１の供給先である他デバイス１３０〜１３２（例えば、プリンタ２００）の入力された第１クロック信号ＣＳ１に基づいて生成された第２の基準信号と第１クロック信号ＣＳ１の位相が同期状態（ロック状態）にあるか否かを監視し、他デバイス１３０〜１３２（例えば、プリンタ２００）が非同期状態になった場合に、再度、同期状態になるまで周波数移行動作を中断するようにしたので、第１クロック信号ＣＳ１の供給先である他デバイス１３０〜１３２（例えば、プリンタ２００）の動作安定性を保ちつつ、より迅速に第１クロック信号ＣＳ１の周波数を移行することができる。

上述した実施形態によれば、周波数移行制御部１０１は、周波数移行動作の過程において、クロック信号生成部１１５に印加される電圧の電圧値を、予め設定された所定回数かつ所定の間隔で定期的に変化させ続けることにより、第１クロック信号ＣＳ１の周波数を設定された目標周波数に近づけるようにしたので、第１クロック信号ＣＳ１の供給先である他デバイス１３０〜１３２（例えば、プリンタ２００）の動作安定性を保ちつつ、より迅速に第１クロック信号ＣＳ１の周波数を移行することができる。

上述した実施形態によれば、周波数移行制御部１０１は、クロック信号生成部１１５から出力される第１クロック信号ＣＳ１の周波数が設定された目標周波数に十分近づくと、周波数移行動作を停止し、周波数比較部１０３、第１カウンタ１０５、第２カウンタ１０７による、基準信号である第２クロック信号ＣＳ２と第１クロック信号ＣＳ１の位相とが同期するようにしてクロック信号生成部１１５に印加される電圧の電圧値を制御する動作を再開するようにしたので、設定された目標周波数に近づくと、より精度の高いＰＬＬ動作によって第１クロック信号ＣＳ１の周波数を目標周波数に一致させることができる。

上述した実施形態によれば、第１カウンタ１０５、第２カウンタ１０７、周波数比較部１０３、クロック信号生成部１１５、及び設定部１１１によって、目標周波数と第１クロック信号ＣＳ１との周波数を一致させるように動作するＰＬＬ回路を構成するようにしたので、容易に構成でＰＬＬ回路を実現することができる。

上述した実施形態によれば、周波数移行制御部１０１によって、所定のタイミングで、第１カウンタ１０５に設定する設定数と第２カウンタ１０７に設定する第２設定数との値を変えることによって、第１クロック信号ＣＳ１の周波数が設定された目標周波数に近づく際の移行速度、移行精度を変えられるようにしたので、第１クロック信号ＣＳ１の周波数が目標周波数との差分に応じて、周波数の移行速度、移行精度を制御することができる。

以上、この発明のいくつかの実施形態について説明したが、この発明は、これらに限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の特許請求の範囲に記載された発明を付記する。

（付記１）
付記１に記載の発明は、ＶＣＯが出力する出力信号と基準信号との位相を比較する位相比較部と、前記出力信号が入力された後段の装置に搭載された他のＶＣＯのロック状態を監視する監視部と、前記位相比較部の比較結果に基づいて前記ＶＣＯへの入力電圧を制御する第１制御部と、前記監視部の監視結果に基づいて前記ＶＣＯへの入力電圧を制御する第２制御部と、前記ＶＣＯへの入力電圧を前記第１制御部の制御による入力電圧と前記第２制御部の制御による入力電圧との間で切り替える切替部と、を備えることを特徴とする信号生成装置である。

（付記２）
付記２に記載の発明は、前記切替部は、前記ＶＣＯが出力する出力信号の目標周波数が切り替えられた場合、前記第１制御部の制御による入力電圧に代えて前記第２制御部の制御による入力電圧に切り替える、ことを特徴とする付記１に記載の信号生成装置である。

（付記３）
付記３に記載の発明は、前記第２制御部は、前記監視部により前記他のＶＣＯがロック状態にあると監視されている場合、前記ＶＣＯが出力する出力信号が切り替え後の前記目標周波数に到達するように、当該目標周波数に対応する所定の入力電圧へ段階的に変更する、ことを特徴とする付記２に記載の信号生成装置である。

（付記４）
付記４に記載の発明は、前記第２制御部は、前記監視部により前記他のＶＣＯがロック状態にないと監視された場合、前記ＶＣＯへの入力電圧の段階的な変更を中断し、再度、前記他のＶＣＯがロック状態にあると監視された場合、前記ＶＣＯへの入力電圧の段階的な変更を再開する、ことを特徴とする付記３に記載の信号生成装置である。

（付記５）
付記５に記載の発明は、前記第２制御部は、前記ＶＣＯへの入力電圧を、所定の電圧間隔で所定の回数により段階的に変化させる、ことを特徴とする付記３又は４に記載の信号生成装置である。

（付記６）
付記６に記載の発明は、前記切替部は、前記第２制御部の制御による入力電圧の変更が完了した場合、前記第１制御部の制御による入力電圧に切り替える、ことを特徴とする付記３乃至５のいずれか一つに記載の信号生成装置である。

（付記７）
付記７に記載の発明は、所定の周波数を有する信号を所定の回路に向けて出力する信号出力手段と、所定の周波数間での目標周波数の切り換え指示を受け付ける切換手段と、前記所定の回路が前記信号出力手段から出力された信号に対して同期が得られているか否かを示す同期確認信号を、前記所定の回路から取得する取得手段と、前記信号出力手段から出力される信号の周波数が前記目標周波数となるように前記信号出力手段への入力電圧値を制御する制御手段と、を備え、前記制御手段は、前記切換手段により受け付けた前記目標周波数の切り換え指示に従って前記入力電圧値を該切り換え後の目標周波数に対応した入力電圧値に移行制御する際は、前記入力電圧値を、該切り換え後の目標周波数に対応した入力電圧値に段階的に近づけるように制御するとともに前記取得手段により取得される前記同期確認信号に基づいて前記所定の回路が前記信号出力手段から出力された信号に対して同期が得られたことを確認してから次の段階の入力電圧値に移行制御することを特徴とする信号生成装置である。

（付記８）
付記８に記載の発明は、所定の基準信号と前記信号出力手段から前記所定の回路に向けて出力される信号との間の同期を検知する検知手段を備え、前記制御手段は、前記入力電圧値を前記切り換え後の目標周波数に対応した入力電圧値に移行制御した後は、前記検知手段により検知される前記同期が維持されるように前記入力電圧値を制御することを特徴とする付記７に記載の信号生成装置である。

（付記９）
付記９に記載の発明は、ＶＣＯが出力する出力信号と基準信号との位相を比較するステップと、前記出力信号が入力された後段の装置に搭載された他のＶＣＯのロック状態を監視するステップと、前記位相の比較結果に基づいて前記ＶＣＯへの入力電圧を制御するステップと、前記監視の結果に基づいて前記ＶＣＯへの入力電圧を制御するステップと、前記ＶＣＯへの入力電圧を前記位相の比較結果に基づいて制御される入力電圧と前記監視の結果に基づいて制御された入力電圧との間で切り替えるステップと、を含むことを特徴とする信号生成方法である。

１００…クロック信号生成装置、１０１…周波数移行制御部、１０３…周波数比較部、１０５…第１カウンタ、１０７…第２カウンタ、１０９…基準信号生成部、１１１…設定部、１１３…Ｄ／Ａ、１１５…クロック信号生成部、１１７…第１セレクタ、１１９…レジスタ、１２１…レジスタ、１２３…レジスタ、１２５…レジスタ、１２７…第２セレクタ、１２８…レジスタ、１２９…レジスタ、２００…プリンタ、２０１…ＣＰＵ、２０２…メモリ、２０３…オペレーションパネル、２０４…データ転送制御部、２０５…印刷エンジン、２０６…受信部、２０７…ＬＡＮ

Claims (5)

1. 印加された電圧の電圧値に応じた周波数を有するクロック信号を生成し、前記クロック信号を他の装置へ供給するクロック信号生成部と、
   前記クロック信号の周波数を目標周波数と比較する周波数比較部と、
   前記周波数比較部の比較結果に基づいて前記クロック信号が前記目標周波数となるように前記クロック信号生成部に印加する電圧の電圧値を設定する設定部と、
   前記周波数比較部の比較結果によらず前記設定部が設定する電圧値を段階的に変更させることで前記クロック信号の周波数を目標周波数に近づける周波数移行動作を行い、この周波数移行動作の過程において前記他の装置を監視し、前記他の装置のいずれかが前記クロック信号に対して非同期状態になった場合に、前記周波数移行動作を中断し、再び前記他の装置のすべてが前記クロック信号に対して同期状態になった場合に、前記周波数移行動作を再開するするよう前記周波数移行動作を制御する周波数移行制御部と、
   を備えることを特徴とする信号生成装置。
2. 前記設定部は、
   前記周波数比較部の比較結果に基づいて前記クロック信号が前記目標周波数となるように前記クロック信号生成部に印加する電圧の電圧値を維持又は増減させる、
   ことを特徴とする請求項１に記載の信号生成装置。
3. 前記周波数移行制御部は、
   前記クロック信号の周波数移行動作を行う場合、切り替え後の前記目標周波数に到達するように、前記設定部が設定する電圧値を当該目標周波数に対応する所定の電圧値へ段階的に変更させる、
   ことを特徴とする請求項１又は２に記載の信号生成装置。
4. 前記周波数移行制御部は、
   前記クロック信号の周波数移行動作を行う場合、前記クロック信号の周波数と目標周波数との差分に応じて、周波数の移行速度、移行精度を制御する、
   ことを特徴とする請求項３に記載の信号生成装置。
5. 印加電圧の電圧値に応じた周波数を有するクロック信号を生成し、前記クロック信号を他の装置へ供給するステップと、
   前記クロック信号の周波数を目標周波数と比較するステップと、
   前記比較の結果に基づいて前記クロック信号が前記目標周波数となるように前記印加電圧の電圧値を設定するステップと、
   前記比較の結果によらず前記印加電圧の電圧値を段階的に変更することで前記クロック信号の周波数を目標周波数に近づける周波数移行動作を行い、この周波数移行動作の過程において前記他の装置を監視し、前記他の装置のいずれかが前記クロック信号に対して非同期状態になった場合に、前記周波数移行動作を中断し、再び前記他の装置のすべてが前記クロック信号に対して同期状態になった場合に、前記周波数移行動作を再開するするよう前記周波数移行動作を制御するステップと、
   を含むことを特徴とする信号生成方法。

Images