JP2924154B2 - 時間計測方式 - Google Patents
時間計測方式Info
- Publication number
- JP2924154B2 JP2924154B2 JP2266912A JP26691290A JP2924154B2 JP 2924154 B2 JP2924154 B2 JP 2924154B2 JP 2266912 A JP2266912 A JP 2266912A JP 26691290 A JP26691290 A JP 26691290A JP 2924154 B2 JP2924154 B2 JP 2924154B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- interrupt
- cpu
- timing
- timer means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
【発明の詳細な説明】 〔概 要〕 CPUにおいて或る時刻から正確に所定時間経過した後
にタイミングを発生させるための時間計測方式に関し、 CPU搭載装置の性能を低下させることなく時間計測の
誤差を小さくすることを目的とし、 一定周期で発生するクロック信号を分周して所定の時
間間隔Ｔ毎に周期割込み信号を発生するタイマ手段と、
該割込み信号の発生回数を計数することにより装置の動
作開始からの経過時間および任意時刻から任意時間が経
過したことを認識するCPUとを有する装置において、周
期割込みのタイミングからT1時間遅れて時間幅Trの時間
計測要求が発生したら、CPUは該遅れ時間T1と該要求時
間幅Trとの和をタイミング周期Ｔで割って所要割込み回
数ｎと補正時間T2とを求め、ｎ回目の割込み処理時に該
補正時間T2に対応する分周値ｌを該タイマ手段に設定
し、該タイマ手段はｎ＋１回目の割込みをT2のタイミン
グで行い、該ｎ＋１回目の割込み時刻をもって該時間計
測要求の終了とする構成である。
にタイミングを発生させるための時間計測方式に関し、 CPU搭載装置の性能を低下させることなく時間計測の
誤差を小さくすることを目的とし、 一定周期で発生するクロック信号を分周して所定の時
間間隔Ｔ毎に周期割込み信号を発生するタイマ手段と、
該割込み信号の発生回数を計数することにより装置の動
作開始からの経過時間および任意時刻から任意時間が経
過したことを認識するCPUとを有する装置において、周
期割込みのタイミングからT1時間遅れて時間幅Trの時間
計測要求が発生したら、CPUは該遅れ時間T1と該要求時
間幅Trとの和をタイミング周期Ｔで割って所要割込み回
数ｎと補正時間T2とを求め、ｎ回目の割込み処理時に該
補正時間T2に対応する分周値ｌを該タイマ手段に設定
し、該タイマ手段はｎ＋１回目の割込みをT2のタイミン
グで行い、該ｎ＋１回目の割込み時刻をもって該時間計
測要求の終了とする構成である。
本発明は、CPUにおいて或る時刻から正確に所定時間
経過した後にタイミングを発生させるための時間計測方
式に関する。
経過した後にタイミングを発生させるための時間計測方
式に関する。
CPUの命令実行において、アプリケーションプログラ
ム（以下AP）がオペレーテングシステム（以下OS）に対
して、例えばTR秒後の再起動を要求した場合、OSは同要
求発生時刻からTR秒後のタイミングを発生させて、その
タイミングにAPを再起動しなければならない。そこで時
間計測方式としてはTR秒を精度良くかつOSによるCPUの
オーバーヘッドが最小限度で計測できるようにすること
が望まれる。
ム（以下AP）がオペレーテングシステム（以下OS）に対
して、例えばTR秒後の再起動を要求した場合、OSは同要
求発生時刻からTR秒後のタイミングを発生させて、その
タイミングにAPを再起動しなければならない。そこで時
間計測方式としてはTR秒を精度良くかつOSによるCPUの
オーバーヘッドが最小限度で計測できるようにすること
が望まれる。
第３図は、本発明が対象とするCPU搭載装置のブロッ
ク図、第４図は従来方式の動作タイミングチャートであ
る。
ク図、第４図は従来方式の動作タイミングチャートであ
る。
第３図において、１はクロック発生部、２はカウンタ
21を内蔵し所定時間毎に割込み信号を発生するプログラ
マブル・インターバル・タイマ等のタイマ手段、３はCP
U、４はメモリ、５は入出力制御部を示し、これらの各
部は共通バス６に接続されている。タイマ手段２および
入出力制御部６はCPU3からの指令により動作する。メモ
リ４には、CPUを制御するための、オペレーティングシ
ステム（以下OS），アプリケーションプログラム（A
P）、各種のデータ等が格納されている。
21を内蔵し所定時間毎に割込み信号を発生するプログラ
マブル・インターバル・タイマ等のタイマ手段、３はCP
U、４はメモリ、５は入出力制御部を示し、これらの各
部は共通バス６に接続されている。タイマ手段２および
入出力制御部６はCPU3からの指令により動作する。メモ
リ４には、CPUを制御するための、オペレーティングシ
ステム（以下OS），アプリケーションプログラム（A
P）、各種のデータ等が格納されている。
第３図および第４図により、時間計測動作を説明す
る。
る。
クロック発生部１は、常時、一定周期T0のクロック信
号をタイマ手段２に出力している。CPU3はタイマ手段２
のカウンタ21に特定の分周値ｍを設定する。タイマ手段
２は、クロック信号が入力されるごとに、カウンタ21に
設定された分周値を１づつ減算して、分周値が０になっ
た時点でCPU3に割込み信号INTRを出力すると共に、カウ
ンタにセットされる分周値をCPUが設定した最初の値ｍ
に戻す。このようにしてタイマ手段２はCPU3に対してＴ
＝mT0の一定周期で割込みを発生させる。CPU3はこの周
期割込み信号INTRに基づいて、OSに制御されてタイマ割
込み処理を実行することにより、割込み信号INTRの発生
回数を計数して現在の時刻を精度Ｔで得ることができ
る。
号をタイマ手段２に出力している。CPU3はタイマ手段２
のカウンタ21に特定の分周値ｍを設定する。タイマ手段
２は、クロック信号が入力されるごとに、カウンタ21に
設定された分周値を１づつ減算して、分周値が０になっ
た時点でCPU3に割込み信号INTRを出力すると共に、カウ
ンタにセットされる分周値をCPUが設定した最初の値ｍ
に戻す。このようにしてタイマ手段２はCPU3に対してＴ
＝mT0の一定周期で割込みを発生させる。CPU3はこの周
期割込み信号INTRに基づいて、OSに制御されてタイマ割
込み処理を実行することにより、割込み信号INTRの発生
回数を計数して現在の時刻を精度Ｔで得ることができ
る。
一例として、クロック発生部１が発生するクロック信
号周波数を100KHz（T0＝10μ秒）、タイマ割込み周期Ｔ
を100m秒とすれば、ｍ＝100×10-3（秒）÷10-5（秒）
＝10000がCPU3からタイマ手段２に設定される分周値と
なる。
号周波数を100KHz（T0＝10μ秒）、タイマ割込み周期Ｔ
を100m秒とすれば、ｍ＝100×10-3（秒）÷10-5（秒）
＝10000がCPU3からタイマ手段２に設定される分周値と
なる。
上記計数方式において、APが周期割込みからT1経過後
の時刻にTr時間後の時間計測要求を発生すると、CPUはT
1から数えてｎ回目（ｎは０≦Tr−nT＜Ｔを満たす整
数）のタイマ割込みが発生した時に、該時間計測要求の
終了処理を実行する。これにより、CPUは要求時間経過
をAPに通知して再起動等が行われる。
の時刻にTr時間後の時間計測要求を発生すると、CPUはT
1から数えてｎ回目（ｎは０≦Tr−nT＜Ｔを満たす整
数）のタイマ割込みが発生した時に、該時間計測要求の
終了処理を実行する。これにより、CPUは要求時間経過
をAPに通知して再起動等が行われる。
ところで、アプリケーションプログラムからの時間計
測要求は、割込み信号の発生周期とは無関係に独立に発
行される。また計測要求時間幅Trは、割込み周期Ｔの整
数倍とは限らない。
測要求は、割込み信号の発生周期とは無関係に独立に発
行される。また計測要求時間幅Trは、割込み周期Ｔの整
数倍とは限らない。
上記従来の方式では、第４図に示すように正規の割込
みタイミングt0からT1時間後（但しT1＜Ｔ）にTrの時間
計測要求が発生すると、その時点からTrを越えないt3の
割込みタイミングでOSは終了処理を実行し要求終了通知
をAPに出す。このためT2が時間計測の誤差となる。
みタイミングt0からT1時間後（但しT1＜Ｔ）にTrの時間
計測要求が発生すると、その時点からTrを越えないt3の
割込みタイミングでOSは終了処理を実行し要求終了通知
をAPに出す。このためT2が時間計測の誤差となる。
この誤差を小さくするためには、割込み周期Ｔを短く
すればよいが、この場合にはOSによる割込み処理の実行
回数が増加するので、CPUのオーバーヘッドが増大し、
アプリケーションプログラムの実行時間が減少して装置
の性能が低下する。
すればよいが、この場合にはOSによる割込み処理の実行
回数が増加するので、CPUのオーバーヘッドが増大し、
アプリケーションプログラムの実行時間が減少して装置
の性能が低下する。
以上のように、従来例では装置の性能を低下させるこ
となく時間計測の誤差を小さくすることは不可能である
という問題があった。
となく時間計測の誤差を小さくすることは不可能である
という問題があった。
本発明は上記問題点に鑑み送出されたもので、CPU搭
載装置の性能を低下させることなく時間計測の誤差を小
さくすることを目的とする。
載装置の性能を低下させることなく時間計測の誤差を小
さくすることを目的とする。
第１図は本発明の時間計測方式の原理構成図である。
上記問題点は、第１図に示すように、 一定周期で発生するクロック信号を分周して所定の時
間間隔Ｔ毎に周期割込み信号を発生するタイマ手段２
と、該割込み信号の発生回数を計数することにより装置
の動作開始からの経過時間および任意時刻から任意時間
が経過したことを認識するCPU3とを有する装置におい
て、 周期割込みのタイミングからT1時間遅れて時間幅Trの
時間計測要求が発生したら、CPU3は該遅れ時間T1と該要
求時間幅Trとの和をタイミング周期Ｔで割って所要割込
み回数ｎと補正時間T2とを求め、ｎ回目の割込み処理時
に該補正時間T2に対応する分周値ｌを該タイマ手段２に
設定し、該タイマ手段２はｎ＋１回目の割込みをT2のタ
イミングで行い、該ｎ＋１回目の割込み時刻をもって該
時間計測要求の終了とすることを特徴とする本発明の時
間計測方式により解決される。
間間隔Ｔ毎に周期割込み信号を発生するタイマ手段２
と、該割込み信号の発生回数を計数することにより装置
の動作開始からの経過時間および任意時刻から任意時間
が経過したことを認識するCPU3とを有する装置におい
て、 周期割込みのタイミングからT1時間遅れて時間幅Trの
時間計測要求が発生したら、CPU3は該遅れ時間T1と該要
求時間幅Trとの和をタイミング周期Ｔで割って所要割込
み回数ｎと補正時間T2とを求め、ｎ回目の割込み処理時
に該補正時間T2に対応する分周値ｌを該タイマ手段２に
設定し、該タイマ手段２はｎ＋１回目の割込みをT2のタ
イミングで行い、該ｎ＋１回目の割込み時刻をもって該
時間計測要求の終了とすることを特徴とする本発明の時
間計測方式により解決される。
タイマ手段２に補正時間T2に対応する分周値ｌを設定
してｎ＋１回目の割込み周期を変えることによって、通
常の割込み周期と計測要求時間終了時刻とのずれを補正
するので、任意時刻に発生した計測要求時間幅Trを周期
割込みの間隔Ｔに無関係にクロック周期の精度で計測す
ることができる。
してｎ＋１回目の割込み周期を変えることによって、通
常の割込み周期と計測要求時間終了時刻とのずれを補正
するので、任意時刻に発生した計測要求時間幅Trを周期
割込みの間隔Ｔに無関係にクロック周期の精度で計測す
ることができる。
以下添付図により本発明の実施例を説明する。第２図
は本発明方式の動作タイミングチャート、第３図は本発
明が対象とするCPU搭載装置のブロック図である。
は本発明方式の動作タイミングチャート、第３図は本発
明が対象とするCPU搭載装置のブロック図である。
第３図において、APからの時間要求が発行される時刻
以前は、前述したように割込み周期Ｔに対応する分周値
ｍが設定されたタイマ手段２は、クロック発生部１から
の周期T0のクロック信号を計数して、クロックパルスを
ｍ個計数する毎に周期Ｔ（＝mT0）の周期割込み信号を
発生しており、そのつどCPU3ではOSのタイマ割込み処理
が起動されて時刻の計数を行っている。（従来例と同
じ） 次に第２図の動作タイムチャートを共に用いて、或る
周期割込みタイミングt0からT1秒後に、アプリケーショ
ンプログラムがOSに対して時間幅Trの時間計測要求を発
行した場合の動作を説明する。
以前は、前述したように割込み周期Ｔに対応する分周値
ｍが設定されたタイマ手段２は、クロック発生部１から
の周期T0のクロック信号を計数して、クロックパルスを
ｍ個計数する毎に周期Ｔ（＝mT0）の周期割込み信号を
発生しており、そのつどCPU3ではOSのタイマ割込み処理
が起動されて時刻の計数を行っている。（従来例と同
じ） 次に第２図の動作タイムチャートを共に用いて、或る
周期割込みタイミングt0からT1秒後に、アプリケーショ
ンプログラムがOSに対して時間幅Trの時間計測要求を発
行した場合の動作を説明する。
CPU3はOSの指示により、タイマ手段２のカウンタ21か
ら現在のカウント値を読み込んで（これは現在から次回
の周期割込み発生までのクロック数に対応する）、設定
値ｍからこの値を減算することにより最後の割込みタイ
ミングt0から現在まで経過時間T1を計算する。そしてこ
の経過時間T1に要求時間幅Trを加ることによって、最後
の割込みタイミングt0から計測要求時間幅Trを与える時
刻tsまでの時間幅T1＋Trを求める。この時間幅を割込み
周期Ｔで割ることによって、商として時刻tsの直前まで
の割込み発生回数ｎと、剰余として補正時間T2とを求め
る。そして時間要求を発行したアプリケーションプログ
ラムを完了待ちの状態とする。
ら現在のカウント値を読み込んで（これは現在から次回
の周期割込み発生までのクロック数に対応する）、設定
値ｍからこの値を減算することにより最後の割込みタイ
ミングt0から現在まで経過時間T1を計算する。そしてこ
の経過時間T1に要求時間幅Trを加ることによって、最後
の割込みタイミングt0から計測要求時間幅Trを与える時
刻tsまでの時間幅T1＋Trを求める。この時間幅を割込み
周期Ｔで割ることによって、商として時刻tsの直前まで
の割込み発生回数ｎと、剰余として補正時間T2とを求め
る。そして時間要求を発行したアプリケーションプログ
ラムを完了待ちの状態とする。
以後CPU3は、割込み信号の計数を正規の割込み周期Ｔ
でｎ回行う。そしてｎ回目の割込み処理においてCPU3は
補正時間T2に対応するクロック数ｌをｌ＝T2÷T0より求
めタイマ手段２のカウンタ21へ設定する。そしてタイマ
手段２はクロックがｌ回入力されると臨時の割込み信号
を発生する。即ち、ｎ＋１回目の割込みは正規の周期Ｔ
ではなく、補正時間に相当するT2となる。このｎ＋１回
目の割込みによる割込み処理が起動されると、OSはAPへ
要求終了を通知するとともに、ｉ＝ｍ−ｌにより次の正
規割込みタイミングまでのクロック数ｉを求めこれをタ
イマ手段のカウンタに設定する。これによりｎ＋２回目
の割込みタイミングは、正規の時刻に復旧する。そして
この回の割込み処理が起動されると、CPU3は正規割込み
周期に相当する設定値ｍをタイマ手段２に設定する。こ
れにより、以降に発生する周期割込みの時間間隔は、正
規の時間間隔Ｔとなる。
でｎ回行う。そしてｎ回目の割込み処理においてCPU3は
補正時間T2に対応するクロック数ｌをｌ＝T2÷T0より求
めタイマ手段２のカウンタ21へ設定する。そしてタイマ
手段２はクロックがｌ回入力されると臨時の割込み信号
を発生する。即ち、ｎ＋１回目の割込みは正規の周期Ｔ
ではなく、補正時間に相当するT2となる。このｎ＋１回
目の割込みによる割込み処理が起動されると、OSはAPへ
要求終了を通知するとともに、ｉ＝ｍ−ｌにより次の正
規割込みタイミングまでのクロック数ｉを求めこれをタ
イマ手段のカウンタに設定する。これによりｎ＋２回目
の割込みタイミングは、正規の時刻に復旧する。そして
この回の割込み処理が起動されると、CPU3は正規割込み
周期に相当する設定値ｍをタイマ手段２に設定する。こ
れにより、以降に発生する周期割込みの時間間隔は、正
規の時間間隔Ｔとなる。
以上の如く、本発明の時間計測方式は、正規の割込み
信号の他に、時間計測要求発生時刻と周期割込みタイミ
ングとのずれ時間および要求時間幅が周期割込みの整数
倍でないことによる誤差時間とをクロック周期の精度で
補正した臨時の割込み信号が発生するので、割込み周期
Ｔとは無関係に要求時間幅を高精度で計測することが可
能となる。そして、その後は正規の割込みで時刻に戻る
ので時間計測処理以前の時刻と継続性をもたせることが
できる。
信号の他に、時間計測要求発生時刻と周期割込みタイミ
ングとのずれ時間および要求時間幅が周期割込みの整数
倍でないことによる誤差時間とをクロック周期の精度で
補正した臨時の割込み信号が発生するので、割込み周期
Ｔとは無関係に要求時間幅を高精度で計測することが可
能となる。そして、その後は正規の割込みで時刻に戻る
ので時間計測処理以前の時刻と継続性をもたせることが
できる。
以上説明した如く、本発明によれば、装置性能を低下
させることなくアプリケーションプログラからの時間計
測要求に対して、周期割込みの時間間隔とは無関係にク
ロック間隔の精度で時間計測を行うことが可能となり、
装置の性能を低下させることなく時間計測の高精度化が
可能となる。
させることなくアプリケーションプログラからの時間計
測要求に対して、周期割込みの時間間隔とは無関係にク
ロック間隔の精度で時間計測を行うことが可能となり、
装置の性能を低下させることなく時間計測の高精度化が
可能となる。
第１図は、本発明の時間計測方式の原理構成図、 第２図は、本発明の実施例の動作タイミングチャート、 第３図は、本発明が対象とするCPU搭載装置のブロック
図、 第４図は、従来方式の動作タイミングチャート、 である。 図において、 １……クロック発生部、２……タイマ手段（プログラマ
ブル・インターバル・タイマ、21……カウンタ、３……
CPU、 である。
図、 第４図は、従来方式の動作タイミングチャート、 である。 図において、 １……クロック発生部、２……タイマ手段（プログラマ
ブル・インターバル・タイマ、21……カウンタ、３……
CPU、 である。
Claims (1)
- 【請求項１】一定周期で発生するクロック信号を分周し
て所定の時間間隔Ｔ毎に周期割込み信号を発生するタイ
マ手段と、 該割込み信号に応じて時間を計測するCPUと、 を有し、 周期割込みのタイミングからT1時間遅れて時間幅Trの時
間計測要求が発生した時は、該CPUで、該遅れ時間T1と
該要求時間Trとの和をタイミング周期Ｔで除して、所要
割込み回数ｎと補正時間T2とを求めておき、ｎ回目の割
込み処理後に該補正時間T2に対応する分周値ｌを該タイ
マ手段に設定し、該タイマ手段は、ｎ＋１回目の割込み
を、ｎ回目の割込み処理時点からT2時間経過後のタイミ
ングで行ない、該ｎ＋１回目の割込み時刻をもって該時
間計測要求の終了とすることによって任意時刻から任意
時間が経過したことを計測することを特徴とする時間計
測方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266912A JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266912A JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04143816A JPH04143816A (ja) | 1992-05-18 |
| JP2924154B2 true JP2924154B2 (ja) | 1999-07-26 |
Family
ID=17437396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266912A Expired - Lifetime JP2924154B2 (ja) | 1990-10-04 | 1990-10-04 | 時間計測方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924154B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3690555B2 (ja) * | 1997-10-08 | 2005-08-31 | 富士通株式会社 | 時刻管理変更装置および外部割込み保護装置 |
| JP6476666B2 (ja) * | 2014-09-04 | 2019-03-06 | 沖電気工業株式会社 | 時報システム及びプログラム |
| CN113473506B (zh) * | 2021-07-06 | 2024-03-01 | 北京小米移动软件有限公司 | 测量指示方法及装置、电子设备、存储介质 |
-
1990
- 1990-10-04 JP JP2266912A patent/JP2924154B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04143816A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2369438B1 (en) | Calibration method of a real time clock signal | |
| JPH0463345B2 (ja) | ||
| JP2010182101A (ja) | フィールド制御システム | |
| JP2924154B2 (ja) | 時間計測方式 | |
| US6748444B1 (en) | Transmission system of short time lag | |
| US6442704B1 (en) | Ring oscillator clock frequency measuring method, ring oscillator clock frequency measuring circuit, and microcomputer | |
| JPS63184125A (ja) | 時刻一致システム | |
| US6981165B2 (en) | Method and apparatus for handling an interrupt from a real-time clock to increment a program clock | |
| JPS6322276B2 (ja) | ||
| JPH08249294A (ja) | 並列計算機システム及びプロセッサ数制御方法 | |
| US5325313A (en) | System for measuring timepiece beat interval accuracy | |
| JP2906254B2 (ja) | プログラマブル・コントローラ | |
| JPH0348522B2 (ja) | ||
| JPH10255489A (ja) | マイクロコンピュータ | |
| JPH1055224A (ja) | 計算機時刻の補正方法およびその補正方法を用いた計算機のソフトウェア | |
| JPH10253778A (ja) | 時刻交換式時計システム | |
| JPH0242167B2 (ja) | ||
| JPS61235790A (ja) | システム時計 | |
| JP2761306B2 (ja) | インタ−バルタイマのテスト方法 | |
| JP2002216280A (ja) | テレメータ監視装置 | |
| JPS6315607B2 (ja) | ||
| JP3951760B2 (ja) | コントローラ | |
| JPS63108292A (ja) | 基準時計制御方法 | |
| JP2527809B2 (ja) | プログラマブルコントロ―ラおよびその計時処理方法 | |
| JPS6248866B2 (ja) |