JPH04124893A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH04124893A JPH04124893A JP24474690A JP24474690A JPH04124893A JP H04124893 A JPH04124893 A JP H04124893A JP 24474690 A JP24474690 A JP 24474690A JP 24474690 A JP24474690 A JP 24474690A JP H04124893 A JPH04124893 A JP H04124893A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode pattern
- ceramic
- ceramic substrate
- ceramic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 239000000919 ceramic Substances 0.000 title claims abstract description 51
- 239000010410 layer Substances 0.000 description 15
- 239000002356 single layer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、少なくとも片面に電極パターンを有しかつ
基板ブレーク用の清を持つセラミック基板に関するもの
である。
基板ブレーク用の清を持つセラミック基板に関するもの
である。
第３図は従来の基板ブレーク用の溝を持つセラミック基
板の斜視図であり、第４図は基板ブレーク時の断面状態
を示す図である。これらの図において、１はセラミック
基板、２はブレーク用溝であり、３は基板ブレークを行
った時に発生するマイクロクラックを示す。
板の斜視図であり、第４図は基板ブレーク時の断面状態
を示す図である。これらの図において、１はセラミック
基板、２はブレーク用溝であり、３は基板ブレークを行
った時に発生するマイクロクラックを示す。
次にその使用態様について説明する。−枚のセラミック
基板から、実使用時のセラミック基板を多数個数る多面
取りの場合や、実使用時の形状が特別の場合に、−枚の
単層のセラミック基板の形状を実使用時の形状より大き
く形成し、かつ実使用時の形状に合わせて溝を形成し、
最終的に溝にそって基板を割って使用する。
基板から、実使用時のセラミック基板を多数個数る多面
取りの場合や、実使用時の形状が特別の場合に、−枚の
単層のセラミック基板の形状を実使用時の形状より大き
く形成し、かつ実使用時の形状に合わせて溝を形成し、
最終的に溝にそって基板を割って使用する。
従来のセラミック基板は以上のように構成されているの
で、セラミック基板を渭にそって割る基板ブレークの時
に、そのストレスにより第４図のマイクロクラック３と
呼ばれる小さな割れが基板の中に発生する。そしてこの
マイクロクラックが、実使用時の温度や外力のストレス
が加わった場合に成長し、セラミック基板表面に達した
場合、セラミック基板表面にある電極パターンの断線を
ひきおこすおそれがあるという問題があった。
で、セラミック基板を渭にそって割る基板ブレークの時
に、そのストレスにより第４図のマイクロクラック３と
呼ばれる小さな割れが基板の中に発生する。そしてこの
マイクロクラックが、実使用時の温度や外力のストレス
が加わった場合に成長し、セラミック基板表面に達した
場合、セラミック基板表面にある電極パターンの断線を
ひきおこすおそれがあるという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、基板ブレーク時にマイクロクラックが発生し
ても、セラミック基板表面の電極パターンの断線をひき
おこすおそれのないセラミック基板を得ることを目的と
する。
たもので、基板ブレーク時にマイクロクラックが発生し
ても、セラミック基板表面の電極パターンの断線をひき
おこすおそれのないセラミック基板を得ることを目的と
する。
この発明に係るセラミック基板は、基板部分を多層のラ
ミネート構造とし、電極パターンを表面に持つラミネー
トされたセラミック層より中へくい込む如く基板ブレー
ク用の溝を深く形成したものである。
ミネート構造とし、電極パターンを表面に持つラミネー
トされたセラミック層より中へくい込む如く基板ブレー
ク用の溝を深く形成したものである。
この発明におけるセラミック基板は、電極パターンを持
つラミネートされたセラミック層より基板ブレーク用の
溝を深く形成したため、基板ブレーク時に発生するマイ
クロクラックは電極パターンを持つラミネートされたセ
ラミック層には発生せず、従ってマイクロクラックに起
因する電極パターンの断線を防止し得る。
つラミネートされたセラミック層より基板ブレーク用の
溝を深く形成したため、基板ブレーク時に発生するマイ
クロクラックは電極パターンを持つラミネートされたセ
ラミック層には発生せず、従ってマイクロクラックに起
因する電極パターンの断線を防止し得る。
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図はこの発明のセラミック基板を示す斜視図であり、第
２図は基板ブレーク時の断面状態を示す、第１図、第２
図において、１はセラミック基板、４はこのセラミック
基板に形成された、電極パターンを持つセラミック層、
２はこのセラミック層の表面から該セラミック層より深
くセラミック基板１へくい込むように形成された基板ブ
レーク用の渭である。なお３はマイクロクラックを示す
。
図はこの発明のセラミック基板を示す斜視図であり、第
２図は基板ブレーク時の断面状態を示す、第１図、第２
図において、１はセラミック基板、４はこのセラミック
基板に形成された、電極パターンを持つセラミック層、
２はこのセラミック層の表面から該セラミック層より深
くセラミック基板１へくい込むように形成された基板ブ
レーク用の渭である。なお３はマイクロクラックを示す
。
以上のようなセラミック基板においては、実使用時の形
状より始めのセラミック基板の形成時の形状を大きくし
、実使用時の形状に合わせて溝を形成し、溝にそって基
板を割って使用する点は従来例と同様である。しかし、
電極パターンを持つセラミック層４よりブレーク用溝２
を深く形成したため、基板ブレーク時に発生するマイク
ロクラック３は電極パターンを持つセラミック層４以外
のセラミック基板１に発生する。このとき、温度又は機
械的ストレスによりマイクロクラックが成長した場合で
も電極パターンを持つセラミック層４とセラミック基板
１の間にある界面で止まり、電極パターンを持つセラミ
ック層４は割れを起こさず、このため電極パターンの断
線を防止し得る。
状より始めのセラミック基板の形成時の形状を大きくし
、実使用時の形状に合わせて溝を形成し、溝にそって基
板を割って使用する点は従来例と同様である。しかし、
電極パターンを持つセラミック層４よりブレーク用溝２
を深く形成したため、基板ブレーク時に発生するマイク
ロクラック３は電極パターンを持つセラミック層４以外
のセラミック基板１に発生する。このとき、温度又は機
械的ストレスによりマイクロクラックが成長した場合で
も電極パターンを持つセラミック層４とセラミック基板
１の間にある界面で止まり、電極パターンを持つセラミ
ック層４は割れを起こさず、このため電極パターンの断
線を防止し得る。
なお上記実施例では、セラミック基板の上下面にパター
ン及び電極パターンを持つセラミック層を形成したもの
を示したが、電極パターンを上面のみに持つものであっ
てもよく、また重ねるセラミック層を多くし、電極パタ
ーンを多層に構成しても同様の効果が得られる。またブ
レーク溝を電極パターンを持たない多層セラミック層か
らなるセラミック基板又は単層のセラミック基板として
も同様の効果が得られる。
ン及び電極パターンを持つセラミック層を形成したもの
を示したが、電極パターンを上面のみに持つものであっ
てもよく、また重ねるセラミック層を多くし、電極パタ
ーンを多層に構成しても同様の効果が得られる。またブ
レーク溝を電極パターンを持たない多層セラミック層か
らなるセラミック基板又は単層のセラミック基板として
も同様の効果が得られる。
以上のようにこの発明によれば、セラミック基板を多層
のラミネート構造とし、その基板ブレーク用溝を電極パ
ターンを持つセラミック層より深く形成したので、基板
ブレーク時に発生するマイクロクラックが熱的又は機械
的ストレスにより成長しても、電極パターンの断線をひ
きおこしにくいという効果がある。
のラミネート構造とし、その基板ブレーク用溝を電極パ
ターンを持つセラミック層より深く形成したので、基板
ブレーク時に発生するマイクロクラックが熱的又は機械
的ストレスにより成長しても、電極パターンの断線をひ
きおこしにくいという効果がある。
第１図はこの発明の一実施例によるセラミック基板の斜
視図、第２図はその基板ブレーク時の断面図、第３図は
従来のセラミック基板の斜視図、第４図はその基板ブレ
ーク時の断面図である。 図中、１はセラミック基板、２はブレーク用溝、３はマ
イクロクラック、４はセラミック層である。 なお、図中同一符号は同−又は相当部分を示す。
視図、第２図はその基板ブレーク時の断面図、第３図は
従来のセラミック基板の斜視図、第４図はその基板ブレ
ーク時の断面図である。 図中、１はセラミック基板、２はブレーク用溝、３はマ
イクロクラック、４はセラミック層である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- 基板ブレーク用の溝を有するセラミック基板において
、セラミック基板を多層に重ねるラミネート構造とし、
電極パターンを持つセラミック層より上記基板ブレーク
用の溝を深く形成したことを特徴とするセラミック基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24474690A JPH04124893A (ja) | 1990-09-14 | 1990-09-14 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24474690A JPH04124893A (ja) | 1990-09-14 | 1990-09-14 | セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124893A true JPH04124893A (ja) | 1992-04-24 |
Family
ID=17123279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24474690A Pending JPH04124893A (ja) | 1990-09-14 | 1990-09-14 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04124893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1061783B1 (de) | 1999-06-14 | 2013-11-20 | Curamik Electronics GmbH | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat |
-
1990
- 1990-09-14 JP JP24474690A patent/JPH04124893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1061783B1 (de) | 1999-06-14 | 2013-11-20 | Curamik Electronics GmbH | Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508089A (en) | Multiple substrate and process for its production | |
| JPS62264638A (ja) | 静電チヤツク基盤の製造方法 | |
| JPH04124893A (ja) | セラミック基板 | |
| MY136656A (en) | Film bulk acoustic resonator structure and method of making | |
| JP2006286940A (ja) | 電子部品搭載用パッケージ及びパッケージ集合基板 | |
| WO2009096243A1 (ja) | 電子部品及びその実装方法 | |
| DE60002090D1 (de) | Strukturierte trennfolie zwischen zwei laminierten oberflächen | |
| JPS616804A (ja) | 小型抵抗器の製造方法 | |
| KR950021817A (ko) | 다층 전계발광소자 | |
| JP2001167914A (ja) | 絶縁基板の分割溝形状 | |
| GB1510891A (en) | Capacitor | |
| JPH1022160A (ja) | ワイヤボンディング用セラミック電子部品 | |
| JP2001257473A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0220046A (ja) | ホウロウ基板及びその製造方法 | |
| JP2546379B2 (ja) | 圧電共振部品の製造方法 | |
| JP3124853B2 (ja) | トリマブルチップ抵抗器の製造方法 | |
| KR20040030795A (ko) | 세라믹 적층체의 제조방법 | |
| JPH0353444Y2 (ja) | ||
| JP4383141B2 (ja) | 積層セラミック部品の製造方法 | |
| JP2007230801A (ja) | セラミック基板の製造方法 | |
| JP2653557B2 (ja) | 電極配線基板 | |
| JP2001203103A (ja) | チップ部品及びチップ部品の製造方法 | |
| JPS6327090A (ja) | 厚膜混成集積回路 | |
| JPH0382194A (ja) | セラミック多層回路基板 | |
| JP2009087965A (ja) | 多層配線基板 |